CN103607197A - 一种计1器电路 - Google Patents

一种计1器电路 Download PDF

Info

Publication number
CN103607197A
CN103607197A CN201310488850.6A CN201310488850A CN103607197A CN 103607197 A CN103607197 A CN 103607197A CN 201310488850 A CN201310488850 A CN 201310488850A CN 103607197 A CN103607197 A CN 103607197A
Authority
CN
China
Prior art keywords
carry
signal output
save adder
carry save
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310488850.6A
Other languages
English (en)
Other versions
CN103607197B (zh
Inventor
雷绍充
王兴全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Original Assignee
SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHAANXI WANDA INFORMATION ENGINEERING Co Ltd filed Critical SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Priority to CN201310488850.6A priority Critical patent/CN103607197B/zh
Publication of CN103607197A publication Critical patent/CN103607197A/zh
Application granted granted Critical
Publication of CN103607197B publication Critical patent/CN103607197B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Traffic Control Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种计1器电路，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括进位保留加法器。本发明可以快速实现计1。

Description

一种计1器电路
技术领域
本发明属于集成电路设计领域，具体涉及一种计1器电路。
背景技术
目前，计数1的个数的电路广泛应用于各类系统中，这些计1电路通常采用的方案是，将待计数的数据逐位输出，并判断每一位的高低电平，高电平则计数器加1，否则计数器保持。整个设计方案是由移位寄存器和计数器构成的时序电路，整个计数时间长度由待计数的数据长度决定。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供了一种计1器电路，该电路可以快速的实现计1的功能。
为达到上述目的，本发明所述的计1器电路包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；
所述一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括若干进位保留加法器。
所述一级进位保留加法器网络包括第一进位保留加法器(1)、第二进位保留加法器(2)、第三进位保留加法器(3)、第四进位保留加法器(4)及第五进位保留加法器(5)；第一进位保留加法器(1)的信号输入端分别与第十三路输入信号端、第十四路输入信号端及第十五路输入信号端相连接；第二进位保留加法器(2)的信号输入端分别与第十路输入信号端、第十一路输入信号端及第十二路输入信号端相连接；第三进位保留加法器(3)的信号输入端分别与第七路输入信号端、第八路输入信号端及第九路输入信号端相连接；第四进位保留加法器(4)的信号输入端分别与第四路输入信号端、第五路输入信号端及第六路输入信号端相连接；第五进位保留加法器(5)的信号输入端分别与第一路输入信号端、第二路输入信号端及第三路输入信号端相连接。
所述二级进位保留加法器网络包括第一进位C S A网络(16)及第一和位C S A网络(17)，第一进位C S A网络(16)的信号输入端分别与第一进位保留加法器(1)的进位信号输出端、第二进位保留加法器(2)的进位信号输出端、第三进位保留加法器(3)的进位信号输出端、第四进位保留加法器(4)的进位信号输出端及第五进位保留加法器(5)的进位信号输出端相连接；第一和位C S A网络(17)的信号输入端分别与第一进位保留加法器(1)的和位信号输出端、第二进位保留加法器(2)的和位信号输出端、第三进位保留加法器(3)的和位信号输出端、第四进位保留加法器(4)的和位信号输出端及第五进位保留加法器(5)的和位信号输出端相连接。
所述三级进位保留加法器网络包括第二进位C S A网络(18)、第二进位/和位C S A网络(19)及第二和位C S A网络(20)，第二进位C S A网络(18)的信号输入端分别与第一进位C S A网络(16)的进位信号输出端及第二进位／和位C S A网络(19)的进位信号输出端相连接，第二进位C S A网络(18)的信号输出端分别与第四路信号输出端及第三路信号输出端相连接；第二进位／和位C S A网络(19)的信号输入端分别与第一进位C S A网络(16)的和位信号输出端、第一和位C S A网络(17)的进位信号输出端及第二和位C S A网络(20)的进位信号输出端相连接，第二进位/和位C S A网络(19)的信号输出端与第二路信号输出端相连接；第二和位C S A网络(20)的信号输入端与第一和位C S A网络(17)的和位信号输出端相连接，第二和位C S A网络(20)的信号输出端与第一路信号输出端相连接。
所述第一进位C S A网络(16)包括第六进位保留加法器(6)及第七进位保留加法器(7)，第六进位保留加法器(6)的信号输入端分别与第一进位保留加法器(1)的进位信号输出端、第二进位保留加法器(2)的进位信号输出端及第三进位保留加法器(3)的进位信号输出端相连接，第七进位保留加法器(7)的信号输入端分别与第四进位保留加法器(4)的进位信号输出端及第五进位保留加法器(5)的进位信号输出端相连接；
所述第一和位C S A网络(17)包括第八进位保留加法器(8)及第九进位保留加法器(9)，第八进位保留加法器(8)的信号输入端分别与第一进位保留加法器(1)的和位信号输出端及第二进位保留加法器(2)的和位信号输出端相连接，第九进位保留加法器(9)的信号输入端分别与第三进位保留加法器(3)的和位信号输出端、第四进位保留加法器(4)的和位信号输出端及第五进位保留加法器(5)的和位信号输出端相连接；
所述三级进位保留加法器网络包括第十进位保留加法器(10)、第十一进位保留加法器(11)、第十二进位保留加法器(12)、第十三进位保留加法器(13)、第十四进位保留加法器(14)及第十五进位保留加法器(15)；
所述第十进位保留加法器(10)的信号输入端分别与第六进位保留加法器(6)的进位信号输出端、第七进位保留加法器(7)的进位信号输出端及第十一进位保留加法器(11)的进位信号输出端相连接；
所述第十一进位保留加法器(11)的信号输入端分别与第六进位保留加法器(6)的和位信号输出端、第七进位保留加法器(7)的和位信号输出端及第八进位保留加法器(8)的进位信号输出端相连接；
所述第十二进位保留加法器(12)的信号输入端分别与第八进位保留加法器(8)的和位信号输出端及第九进位保留加法器(9)的和位信号输出端相连接，第十二进位保留加法器(12)的和位信号输出端与第一路信号输出端相连接；
所述第十三进位保留加法器(13)的信号输入端分别与第九进位保留加法器(9)的进位信号输出端、第十一进位保留加法器(11)的和位信号输出端及第十二进位保留加法器(12)的进位信号输出端相连接，第十三进位保留加法器(13)的和位信号输出端与第二路信号输出端相连接；
所述第十四进位保留加法器(14)的信号输入端分别与第十三进位保留加法器(13)的进位信号输出端及第十进位保留加法器(10)的和位信号输出端相连接，第十四进位保留加法器(14)的和位信号输出端与第三路信号输出端相连接；
所述第十五进位保留加法器(15)的信号输入端分别与第十四进位保留加法器(14)的进位信号输出端及第十进位保留加法器(10)的进位信号输出端相连接，第十五进位保留加法器(15)的和位信号输出端与第四路信号输出端相连接。
本发明具有以下有益效果：
本发明所述的计1器电路包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络均包括若干进位保留加法器，在计1的过程中，通过进位保留加法器的纯组合电路来实现计1，计1快速，同时本发明所述的计1器电路完成封装后面积小，便于集成。
附图说明
图1为本发明中进位保留加法器的电路图；
图2为本发明的工作原理图；
图3为本发明的电路图。
其中，1为第一进位保留加法器、2为第二进位保留加法器、3为第三进位保留加法器、4为第四进位保留加法器、5为第五进位保留加法器、6为第六进位保留加法器、7为第七进位保留加法器、8为第八进位保留加法器、9为第九进位保留加法器、10为第十进位保留加法器、11为第十一进位保留加法器、12为第十二进位保留加法器、13为第十三进位保留加法器、14为第十四进位保留加法器、15为第十五进位保留加法器、16为第一进位CSA网络、17为第一和位CSA网络、18为第二进位CSA网络、19为第二进位／和位CSA网络、20为第二和位C S A网络。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参考图1及图2，本发明所述的计1器电路，其特征在于，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括若干进位保留加法器。
所述进位保留加法器的输入端与三路信号输入端相连接，所述进位保留加法器包括第一与门电路、第二与门电路、第三与门电路、第一或门电路、第二或门电路、第一异或门电路及第二异或门电路，第一与门电路的信号输入端分别与第一路信号输入端及第二路信号输入端相连接，第二与门电路的信号输入端分别与第一路信号输入端及第三路信号输入端相连接，第三与门电路的信号输入端分别与第二路信号输入端及第三路信号输入端相连接，第一或门电路的信号输入端分别与第一与门电路的信号输出端及第二与门电路的信号输出端相连接，第二或门电路的信号输入端分别与第三与门电路的信号输出端及第一或门电路的信号输出端相连接，第二或门电路的信号输出端输出进位信号，第一异或门电路的输入端分别与第一路信号输入端及第二路信号输入端相连接，第二异或门电路的输入端分别与第三路信号输入端及第一异或门电路的输出端相连接，第二异或门电路的输出端输出和位信号。
参考图3，实线所示为进位信号，虚线所示为和位信号，进位保留加法器网络对进位信号进行编码，和位保留加法器网络对和位信号进行编码。从而将15位输入信号编码为4位输出信号，计数输入信号中1的个数。
所述一级进位保留加法器网络包括第一进位保留加法器1、第二进位保留加法器2、第三进位保留加法器3、第四进位保留加法器4及第五进位保留加法器5；第一进位保留加法器1的信号输入端分别与第十三路输入信号端、第十四路输入信号端及第十五路输入信号端相连接；第二进位保留加法器2的信号输入端分别与第十路输入信号端、第十一路输入信号端及第十二路输入信号端相连接；第三进位保留加法器3的信号输入端分别与第七路输入信号端、第八路输入信号端及第九路输入信号端相连接；第四进位保留加法器4的信号输入端分别与第四路输入信号端、第五路输入信号端及第六路输入信号端相连接；第五进位保留加法器5的信号输入端分别与第一路输入信号端、第二路输入信号端及第三路输入信号端相连接。
所述二级进位保留加法器网络包括第一进位C S A网络16及第一和位C S A网络17，第一进位C S A网络16的信号输入端分别与第一进位保留加法器1的进位信号输出端、第二进位保留加法器2的进位信号输出端、第三进位保留加法器3的进位信号输出端、第四进位保留加法器4的进位信号输出端及第五进位保留加法器5的进位信号输出端相连接；第一和位C S A网络17的信号输入端分别与第一进位保留加法器1的和位信号输出端、第二进位保留加法器2的和位信号输出端、第三进位保留加法器3的和位信号输出端、第四进位保留加法器4的和位信号输出端及第五进位保留加法器5的和位信号输出端相连接。
所述三级进位保留加法器网络包括第二进位C S A网络18、第二进位／和位C S A网络19及第二和位C S A网络20，第二进位C S A网络18的信号输入端分别与第一进位C S A网络16的进位信号输出端及第二进位／和位C S A网络19的进位信号输出端相连接，第二进位C S A网络18的信号输出端分别与第四路信号输出端及第三路信号输出端相连接；第二进位/和位C S A网络19的信号输入端分别与第一进位C S A网络16的和位信号输出端、第一和位C S A网络17的进位信号输出端及第二和位C S A网络20的进位信号输出端相连接，第二进位／和位C S A网络19的信号输出端与第二路信号输出端相连接；第二和位C S A网络20的信号输入端与第一和位C S A网络17的和位信号输出端相连接，第二和位C S A网络20的信号输出端与第一路信号输出端相连接。
所述第一进位C S A网络16包括第六进位保留加法器6及第七进位保留加法器7，第六进位保留加法器6的信号输入端分别与第一进位保留加法器1的进位信号输出端、第二进位保留加法器2的进位信号输出端及第三进位保留加法器3的进位信号输出端相连接，第七进位保留加法器7的信号输入端分别与第四进位保留加法器4的进位信号输出端及第五进位保留加法器5的进位信号输出端相连接；
所述第一和位C S A网络17包括第八进位保留加法器8及第九进位保留加法器9，第八进位保留加法器8的信号输入端分别与第一进位保留加法器1的和位信号输出端及第二进位保留加法器2的和位信号输出端相连接，第九进位保留加法器9的信号输入端分别与第三进位保留加法器3的和位信号输出端、第四进位保留加法器4的和位信号输出端及第五进位保留加法器5的和位信号输出端相连接；
所述三级进位保留加法器网络包括第十进位保留加法器10、第十一进位保留加法器11、第十二进位保留加法器12、第十三进位保留加法器13、第十四进位保留加法器14及第十五进位保留加法器15；第十进位保留加法器10的信号输入端分别与第六进位保留加法器6的进位信号输出端、第七进位保留加法器7的进位信号输出端及第十一进位保留加法器11的进位信号输出端相连接；第十一进位保留加法器11的信号输入端分别与第六进位保留加法器6的和位信号输出端、第七进位保留加法器7的和位信号输出端及第八进位保留加法器8的进位信号输出端相连接；第十二进位保留加法器12的信号输入端分别与第八进位保留加法器8的和位信号输出端及第九进位保留加法器9的和位信号输出端相连接，第十二进位保留加法器12的和位信号输出端与第一路信号输出端相连接；第十三进位保留加法器13的信号输入端分别与第九进位保留加法器9的进位信号输出端、第十一进位保留加法器11的和位信号输出端及第十二进位保留加法器12的进位信号输出端相连接，第十三进位保留加法器13的和位信号输出端与第二路信号输出端相连接；第十四进位保留加法器14的信号输入端分别与第十三进位保留加法器13的进位信号输出端及第十进位保留加法器10的和位信号输出端相连接，第十四进位保留加法器14的和位信号输出端与第三路信号输出端相连接；第十五进位保留加法器15的信号输入端分别与第十四进位保留加法器14的进位信号输出端及第十进位保留加法器10的进位信号输出端相连接，第十五进位保留加法器15的和位信号输出端与第四路信号输出端相连接。
表1所示为本发明计1器的真值表。可以看出，当输入信号a15a14a13a12a11a10a9a8a7a6a5a4a3a2a1分别有0，1，2，……，15个“1”时，输出信号Q按照二进制编码形式对其进行编码，分别为0000，0001，0010，……，1111，这就解释了上述输出实际上是5位，但是最高位恒为0的原因，因为输入最多有15个“1”，对应Q的最大值是1111。
表1
a15a14a13a12a11a10a9a8a7a6a5a4a3a2a1 Q4Q3Q2Q1
0个“1” 0000
1个“1” 0001
2个“1” 0010
3个“1” 0011
4个“1” 0100
5个“1” 0101
6个“1” 0110
7个“1” 0111
8个“1” 1000
9个“1” 1001
10个“1” 1010
11个“1” 1011
12个“1” 1100
13个“1” 1101
14个“1” 1110
15个“1” 1111

Claims (6)

1.一种计1器电路，其特征在于，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；
所述一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括若干进位保留加法器。
2.根据权利要求1所述的计1器电路，其特征在于，所述一级进位保留加法器网络包括第一进位保留加法器(1)、第二进位保留加法器(2)、第三进位保留加法器(3)、第四进位保留加法器(4)及第五进位保留加法器(5)；第一进位保留加法器(1)的信号输入端分别与第十三路输入信号端、第十四路输入信号端及第十五路输入信号端相连接；第二进位保留加法器(2)的信号输入端分别与第十路输入信号端、第十一路输入信号端及第十二路输入信号端相连接；第三进位保留加法器(3)的信号输入端分别与第七路输入信号端、第八路输入信号端及第九路输入信号端相连接；第四进位保留加法器(4)的信号输入端分别与第四路输入信号端、第五路输入信号端及第六路输入信号端相连接；第五进位保留加法器(5)的信号输入端分别与第一路输入信号端、第二路输入信号端及第三路输入信号端相连接。
3.根据权利要求1所述的计1器电路，其特征在于，所述二级进位保留加法器网络包括第一进位C S A网络(16)及第一和位C S A网络(17)，第一进位C S A网络(16)的信号输入端分别与第一进位保留加法器(1)的进位信号输出端、第二进位保留加法器(2)的进位信号输出端、第三进位保留加法器(3)的进位信号输出端、第四进位保留加法器(4)的进位信号输出端及第五进位保留加法器(5)的进位信号输出端相连接；第一和位C S A网络(17)的信号输入端分别与第一进位保留加法器(1)的和位信号输出端、第二进位保留加法器(2)的和位信号输出端、第三进位保留加法器(3)的和位信号输出端、第四进位保留加法器(4)的和位信号输出端及第五进位保留加法器(5)的和位信号输出端相连接。
4.根据权利要求1所述的计1器电路，其特征在于，所述三级进位保留加法器网络包括第二进位C S A网络(18)、第二进位／和位C S A网络(19)及第二和位C S A网络(20)，第二进位C S A网络(18)的信号输入端分别与第一进位C S A网络(16)的进位信号输出端及第二进位／和位C S A网络(19)的进位信号输出端相连接，第二进位C S A网络(18)的信号输出端分别与第四路信号输出端及第三路信号输出端相连接；第二进位／和位C S A网络(19)的信号输入端分别与第一进位C S A网络(16)的和位信号输出端、第一和位C S A网络(17)的进位信号输出端及第二和位C S A网络(20)的进位信号输出端相连接，第二进位/和位C S A网络(19)的信号输出端与第二路信号输出端相连接；第二和位C S A网络(20)的信号输入端与第一和位C S A网络(17)的和位信号输出端相连接，第二和位C S A网络(20)的信号输出端与第一路信号输出端相连接。
5.根据权利要求3所述的计1器电路，其特征在于，所述第一进位C S A网络(16)包括第六进位保留加法器(6)及第七进位保留加法器(7)，第六进位保留加法器(6)的信号输入端分别与第一进位保留加法器(1)的进位信号输出端、第二进位保留加法器(2)的进位信号输出端及第三进位保留加法器(3)的进位信号输出端相连接，第七进位保留加法器(7)的信号输入端分别与第四进位保留加法器(4)的进位信号输出端及第五进位保留加法器(5)的进位信号输出端相连接；
所述第一和位C S A网络(17)包括第八进位保留加法器(8)及第九进位保留加法器(9)，第八进位保留加法器(8)的信号输入端分别与第一进位保留加法器(1)的和位信号输出端及第二进位保留加法器(2)的和位信号输出端相连接，第九进位保留加法器(9)的信号输入端分别与第三进位保留加法器(3)的和位信号输出端、第四进位保留加法器(4)的和位信号输出端及第五进位保留加法器(5)的和位信号输出端相连接。
6.根据权利要求4所述的计1器电路，其特征在于，所述三级进位保留加法器网络包括第十进位保留加法器(10)、第十一进位保留加法器(11)、第十二进位保留加法器(12)、第十三进位保留加法器(13)、第十四进位保留加法器(14)及第十五进位保留加法器(15)；
所述第十进位保留加法器(10)的信号输入端分别与第六进位保留加法器(6)的进位信号输出端、第七进位保留加法器(7)的进位信号输出端及第十一进位保留加法器(11)的进位信号输出端相连接；
所述第十一进位保留加法器(11)的信号输入端分别与第六进位保留加法器(6)的和位信号输出端、第七进位保留加法器(7)的和位信号输出端及第八进位保留加法器(8)的进位信号输出端相连接；
所述第十二进位保留加法器(12)的信号输入端分别与第八进位保留加法器(8)的和位信号输出端及第九进位保留加法器(9)的和位信号输出端相连接，第十二进位保留加法器(12)的和位信号输出端与第一路信号输出端相连接；
所述第十三进位保留加法器(13)的信号输入端分别与第九进位保留加法器(9)的进位信号输出端、第十一进位保留加法器(11)的和位信号输出端及第十二进位保留加法器(12)的进位信号输出端相连接，第十三进位保留加法器(13)的和位信号输出端与第二路信号输出端相连接；
所述第十四进位保留加法器(14)的信号输入端分别与第十三进位保留加法器(13)的进位信号输出端及第十进位保留加法器(10)的和位信号输出端相连接，第十四进位保留加法器(14)的和位信号输出端与第三路信号输出端相连接；
所述第十五进位保留加法器(15)的信号输入端分别与第十四进位保留加法器(14)的进位信号输出端及第十进位保留加法器(10)的进位信号输出端相连接，第十五进位保留加法器(15)的和位信号输出端与第四路信号输出端相连接。
CN201310488850.6A 2013-10-17 2013-10-17 一种计1器电路 Expired - Fee Related CN103607197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310488850.6A CN103607197B (zh) 2013-10-17 2013-10-17 一种计1器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310488850.6A CN103607197B (zh) 2013-10-17 2013-10-17 一种计1器电路

Publications (2)

Publication Number Publication Date
CN103607197A true CN103607197A (zh) 2014-02-26
CN103607197B CN103607197B (zh) 2016-08-10

Family

ID=50125401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310488850.6A Expired - Fee Related CN103607197B (zh) 2013-10-17 2013-10-17 一种计1器电路

Country Status (1)

Country Link
CN (1) CN103607197B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334508A (zh) * 2000-07-18 2002-02-06 柳士俊 用于快速乘法部件的多进位保留矢量加法器
US20060179105A1 (en) * 2003-07-26 2006-08-10 Koninklijke Philips Electronics N.V. Long-integer multiplier
CN102722352A (zh) * 2012-05-21 2012-10-10 华南理工大学 一种Booth乘法器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334508A (zh) * 2000-07-18 2002-02-06 柳士俊 用于快速乘法部件的多进位保留矢量加法器
US20060179105A1 (en) * 2003-07-26 2006-08-10 Koninklijke Philips Electronics N.V. Long-integer multiplier
CN1829957A (zh) * 2003-07-26 2006-09-06 皇家飞利浦电子股份有限公司 长整数乘法器
CN102722352A (zh) * 2012-05-21 2012-10-10 华南理工大学 一种Booth乘法器

Also Published As

Publication number Publication date
CN103607197B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN104597748B (zh) 一种基于fpga的时间数字变换器
WO2016127357A1 (zh) 一种基于fpga的时间数字变换器
CN104808966A (zh) 有效编码的方法和装置
CN106775577B (zh) 一种高性能非精确冗余二进制乘法器的设计方法
CN110690891B (zh) 一种基于忆阻器的四输入-四输出多功能编码器电路
CN104579352B (zh) 基于fpga的温度计码到二进制码的编码转换装置和方法
CN103559161B (zh) 一种用于fpga配置的总线多宽度转换电路
CN102916691B (zh) 基于可逆逻辑的bcd码十进制计数器
CN103607197A (zh) 一种计1器电路
CN203617974U (zh) 一种基于fpga的可配置系数的滤波器及电子设备
CN202433889U (zh) 一种串行通讯数据奇偶校验的装置
CN103138889A (zh) 高速8b/10b编码装置及编码器
CN102130744B (zh) 计算循环冗余校验码的方法和装置
CN103546169A (zh) Fpga中实现3/4速率(2,1,7)卷积编码的方法
CN103701450A (zh) 一种支持多值逻辑的三稳态rs触发器
CN102902510B (zh) 一种有限域求逆器
CN105099458A (zh) 温度计译码器
CN103297063B (zh) 格雷码转李氏制约竞争计数编码的码制转换电路
CN103678231A (zh) 一种两通道并行信号处理模块
CN103001736B (zh) 一种基于cmmb的rs编码系统及其实现方法
CN203104406U (zh) 一种异步计数器
CN203457135U (zh) 格雷码计数器装置
Shirakol et al. Design and implementation of 16-bit carry skip adder using efficient low power high performance full adders
CN104469366B (zh) 一种0阶指数哥伦布码解码器及解码方法
CN204216885U (zh) 温度计码编码电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20161017