CN1334508A - 用于快速乘法部件的多进位保留矢量加法器 - Google Patents
用于快速乘法部件的多进位保留矢量加法器 Download PDFInfo
- Publication number
- CN1334508A CN1334508A CN 00121069 CN00121069A CN1334508A CN 1334508 A CN1334508 A CN 1334508A CN 00121069 CN00121069 CN 00121069 CN 00121069 A CN00121069 A CN 00121069A CN 1334508 A CN1334508 A CN 1334508A
- Authority
- CN
- China
- Prior art keywords
- lambda
- mcsa
- chain
- node
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
用于快速乘法部件的多进位保留矢量的加法器,为m个n位输入数之和的逻辑网络,将产生[log2m]+1个[log2m]+n位输出数,简记为MCSA(m)。用MCSA(m)可构造一个链状结构的乘法器,链中节点为MCSA(m),首端仍为部分积再编码逻辑电路,中间为MCSA(m)链,链接规则为上一节点的出度等于下一节点的入度,末端为CPA。与目前最广泛使用的最佳方案Wallace CSA树方法比较,有更快的速度和更合适的规模。
Description
本发明属于计算机信息处理系统领域,特别涉及到一种用于快速乘法部件的多进位保留矢量的加法器链的构成。
乘法器部件,是计算密集型的高性能数字计算机中的一个极为关键的单元,为了提高计算机的运算速度,乘法部件通常要用复杂的电路构成,这种构成又限制了运算速度的进一步提高。因此,乘法器性能的选取,就直接影响到进行计算密集型应用的计算机的整体性能。对于典型的二进制乘法器,目前较多使用的是一种称之为Wallace CSA树的结构,其基本结构单元为进位保留加法器(CSA),按照Wallace树构造法,两个k位数A,B之积
部分积Pi有(k+i)位长,尾部有i个零,其余k位为ABi。Pi由部分积再编码逻辑电路产生,然后是若干个CSA构成的Wallace CSA树,末端由进位传送加法器(CPA)完成。此种结构,当输入位数k很大时,是相当庞大冗长的,由于链路数的增加,致使速度降低而无法满足越来越需要的高速度要求。这就有待进一步提高,去寻求一种具有更快速度、更合适规模的结构方案问世。
本发明的目的,是为了克服现有的乘法部件运算速度不够快的缺陷,需要重新设计一种加快乘法部件运算速度的加法器结构。
本发明的目的是依靠下述技术方案来实现的,一种用于快速乘法部件的多进位保留矢量加法器,为m个n位输入数X1,X2,Λ,Xm之和的逻辑网络,将产生[log2m]+1个[log2m]+n位输出数Y1,Y2,Λ,
,简记为MCSA(m),设
,其中i=1,2,3,Λ,m,任一第j数位列中m个数执行按位加操作,结果为按位和
,其中j=0,1,2,3,Λ,n-1,p=[log2]+1
」表示截断取整运算。按位和的每一个数位yj i上标为不同输出数的标号,有p个;下标为每个输出数内数位的标号,有n个,其余的补零;将其按权重分配在不同的输出数y1,Y2,Λ,YP中,具体表示如下: M N N N N M M N N N N M
上式中,Y1为本位和。与CSA所不同的是,进位矢量有p-1个:Y2,Y3,Λ,Yp,通常所谓的CSA不过是MCSA的特例,即MCSA(3),其输入输出关系为: M M M (2) i=1,2,Λ,n-1其中,S(Ai|m)为m个变量,特征集为Ai的对称函数,Ai={2ik+2i-1,2ik+2i-1+1,Λ,2ik+2i-1} (3)
且i=1,2,Λ,p;k=0,1,2,Λ;max(Ai)≤m
由(2),(3)结合对称逻辑函数的有关定理公式可直接得到MCSA(m)的具体逻辑表达式,而勿需采用繁杂的真值表法。
按照以上MCSA(m)的定义,现在,我们用MCSA(m)构造一个链状结构的乘法器,链中节点为MCSA(m),首端仍为部分积再编码逻辑电路,中间为MCSA(m)链,链接规则为上一节点的出度等于下一节点的入度,末端为CPA。
本方案的积极效果是,由多进位保留矢量加法器MCSA链构成的硬件乘法器,具有速度快,规模适中的优点。与目前最广泛使用的最佳方案Wallace CSA树方法比较,具有更快的速度和更合适的规模。以一个16×16的Wallace CSA树的构成为例,其链路数为8,节点数为16;而用本发明方案构造同样一个16×16的MCSA链乘法器的结构,其链路数为5,节点数为5,因而本发明的后一种结构方案比之前一种结构方案,链路数减少3层,节点数减少11个。根据链路数越小速度越快;节点数越少结构越简单的道理,可知,采用MCSA方法比原有的Wallace CSA树方法更具有快速性及简洁性。
下面结合附图进一步说明实施例。
附图说明:
图1为一个16×16的Wallace CSA树乘法部件;
图2为采用本发明的一个16×16的MCSA链乘法部件;
图中:CSA1、CSA2、CSA3、CSA4、CSA5、CSA6、CSA7、CSA8、CSA9、CSA10、CSA11、CSA12、CSA13、CSA14为进位保留加法器;
MCSA(3)、MCSA(5)、MCSA(16)为多进位保留矢量加法器;
CPA为进位传送加法器。
具体实施例,给出了计算机运算器中不同规模乘法部件的两种结构方案的实际比较,即MCSA链乘法部件结构与Wallace CSA树乘法部件结构性能指标与复杂度指标的对比,其中,性能用链路数表示,复杂度用节点数表示。从下列表中我们看到,随着乘法规模的增大,MCSA链乘法部件的链路数变化不大,而Wallace CSA树乘法部件的链路数却接近于线性增加,对于节点数,MCSA链乘法部件的变化也不大,而Wallace CSA树乘法部件的却呈指数增加。
表MCSA链乘法部件与CSA树乘法部件之性能复杂度比较
乘法规模 | MCSA链 | Wallace CSA树 | ||
链路数 | 节点数 | 链路数 | 节点数 | |
8×8 | 5 | 5 | 6 | 8 |
16×16 | 5 | 5 | 8 | 16 |
32×32 | 5 | 5 | 10 | 32 |
64×64 | 5 | 5 | 12 | 64 |
128×128 | 6 | 6 | 13 | 128 |
由此体现了本发明的MCSA链结构具有更快捷的速度及更简练的结构。
Claims (2)
1.一种用于快速乘法部件的多进位保留矢量加法器,其特征在于,设定有m个n位输入数X1,X2,Λ,Xm之和的逻辑网络,将产生位输出数Y1,Y2,Λ,
,简记为MCSA(m),设
,其中i=1,2,3,Λ,m,任一第j数位列中m个数执行按位加操作,结果为按位和
其中j=0,1,2,3,Λ,n-1,p=[log2m]+1,
」表示截断取整运算;按位和的每一个数位yj i上标为不同输出数的标号,有p个;下标为每个输出数内数位的标号,有n个,其余的补零;将其按权重分配在不同的输出数Y1,Y2,Λ,YP中,具体表示如下: M N N N N M M N N N N M
上式中,Y1为本位和;与CSA所不同的是,进位矢量有p-1个:Y2,Y3,Λ,YP。
2.按照权利要求1所述的加法器,其特征在于,用MCSA(m)构造一个链状结构的乘法器,链中节点为MCSA(m),首端仍为部分积再编码逻辑电路,中间为MCSA(m)链,链接规则为上一节点的出度等于下一节点的入度,末端为CPA。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00121069 CN1334508A (zh) | 2000-07-18 | 2000-07-18 | 用于快速乘法部件的多进位保留矢量加法器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00121069 CN1334508A (zh) | 2000-07-18 | 2000-07-18 | 用于快速乘法部件的多进位保留矢量加法器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1334508A true CN1334508A (zh) | 2002-02-06 |
Family
ID=4588570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 00121069 Pending CN1334508A (zh) | 2000-07-18 | 2000-07-18 | 用于快速乘法部件的多进位保留矢量加法器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1334508A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103607197A (zh) * | 2013-10-17 | 2014-02-26 | 陕西万达信息工程有限公司 | 一种计1器电路 |
-
2000
- 2000-07-18 CN CN 00121069 patent/CN1334508A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103607197A (zh) * | 2013-10-17 | 2014-02-26 | 陕西万达信息工程有限公司 | 一种计1器电路 |
CN103607197B (zh) * | 2013-10-17 | 2016-08-10 | 陕西万达信息工程有限公司 | 一种计1器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3244506B2 (ja) | 小型乗算器 | |
Swartzlander | Merged arithmetic | |
DE69632978T2 (de) | Multi-Operand-Addierer, der Parallelzähler benutzt | |
KR100308723B1 (ko) | 올림수-보존 가산기회로 및 복수의 이진 데이터 비트 합산 방법 | |
CN110826719A (zh) | 一种量子程序的处理方法、装置、存储介质和电子装置 | |
CN1503938A (zh) | 乘法逻辑电路 | |
US5161119A (en) | Weighted-delay column adder and method of organizing same | |
CN106951211A (zh) | 一种可重构定浮点通用乘法器 | |
CN105913118A (zh) | 一种基于概率计算的人工神经网络硬件实现装置 | |
CN102982205B (zh) | 一种用于数字电路设计的固定极性转换方法 | |
Makino et al. | A 8.8-ns 54/spl times/54-bit multiplier using new redundant binary architecture | |
Dadda | Composite parallel counters | |
EP0467524A2 (en) | Lookahead adder | |
CN1334508A (zh) | 用于快速乘法部件的多进位保留矢量加法器 | |
EP0109137A2 (en) | Partial product accumulation in high performance multipliers | |
Kalaiselvi et al. | A modular technique of Booth encoding and Vedic multiplier for low-area and high-speed applications | |
CA2055900C (en) | Binary tree multiplier constructed of carry save adders having an area efficient floor plan | |
US6622154B1 (en) | Alternate booth partial product generation for a hardware multiplier | |
CN106873941B (zh) | 一种快速模乘和模平方电路及其实现方法 | |
Ong | Time-component complexity of two approaches to multioperand binary addition | |
JPH07141150A (ja) | 乗算器 | |
Ram et al. | Delay Enhancement of Wallace Tree Multiplier with Binary to Excess-1 Converter | |
CN217034731U (zh) | 选择控制器及运算电路及芯片 | |
Hagerup | The parallel complexity of integer prefix summation | |
Saxena et al. | On parallel prefix computation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |