CN103607177B

CN103607177B - 一种解决芯片批次间增益不一致性的电路

Info

Publication number: CN103607177B
Application number: CN201310651847.1A
Authority: CN
Inventors: 王晓东; 段宗明; 马强; 王曾祺; 李智群
Original assignee: CETC 38 Research Institute
Current assignee: CETC 38 Research Institute
Priority date: 2013-12-05
Filing date: 2013-12-05
Publication date: 2016-04-20
Anticipated expiration: 2033-12-05
Also published as: CN103607177A

Abstract

本发明公开了一种解决芯片批次间增益不一致性的电路，其用于解决CMOS射频接收前端芯片批次间增益的不一致性。电路包括片内固定电阻分压模块、片内开关电阻阵列分压模块、增益随控制电压指数性变化的差分可变增益放大器模块。片内开关电阻阵列分压模块的端点VC通过若干控制字端口控制分压产生VC电压值，VC电压值结合该片内固定电阻分压模块产生控制电压。差分射频信号经低噪声放大器放大后，通过混频器与本振信号混频输出正、负输出信号。差分可变增益放大器模块的同相端与反相端分别接收混频器的正、负输出信号，差分可变增益放大器模块的控制端接收控制电压，控制电压控制差分可变增益放大器模块输出若干档增益供选择。

Description

一种解决芯片批次间增益不一致性的电路

技术领域

本发明涉及一种解决芯片批次间增益不一致性的电路，尤其涉及一种解决CMOS射频接收前端芯片批次间增益不一致性的电路。

背景技术

射频接收前端作为射频接收机的核心部分，其增益的稳定性对整个系统的增益和噪声等性能影响重大，而工艺厂家的工艺流程一般极其复杂且要求精准，任何一道工艺流程的微小变化都可能导致芯片批次间的增益不一致性，这种芯片批次间增益不一致问题常有存在，只是这种变化有大小之异，实际中，较小的芯片增益不一致性可能不会给系统带来较大的影响，但是较大的芯片增益不一致性可能影响系统的正常工作，严重的情况下直接影响整个批次芯片的应用，造成成本的浪费和工程周期的延长。可变增益放大器在射频接收前端中的作用就是为系统提供一个扩展动态增益范围，保证增益的稳定性。

可变增益放大器在射频接收前端中属于常用的增益模块，不仅提供增益，还为射频接收前端提供一个扩展动态增益范围，目的是为了保证系统增益的稳定性。通常情况下，可变增益放大器提供增益范围，结合辅助电路实现增益可控，常规的方法有两种。第一种是可变增益放大器与自动增益控制电路相结合，通过片内的运算放大器、反馈电路和比较器等组成的自动检测电路，在可变增益放大器的动态增益范围内实现稳定的增益输出，这种方法电路结构复杂，设计困难，而且还会增加额外的系统功耗，由于电路中存在反馈环路，涉及稳定性问题，对具体的设计提出了很高的要求；第二种方法是可变增益放大器结合片外的电阻分压，首先通过测试找到所需增益对应的控制电压，然后从芯片外部通过片外电阻分压获得相应的控制电压，这种方法依赖于片外元器件，不利于系统集成，也额外增加了设计成本。

发明内容

为克服上述缺陷，本发明要解决的技术问题是提出一种解决CMOS射频接收前端芯片批次间增益不一致性的电路，为解决CMOS射频接收前端芯片批次间增益不一致性问题提供一种设计方案。该设计采用片上集成，不依赖片外元器件，结构简单，不影响系统内部稳定性，可操作性强，仅通过对控制字端口键合到电源或地，便可实现增益的选择，不增加额外功耗，不影响系统噪声性能。

本发明是这样实现的，一种解决芯片批次间增益不一致性的电路，其用于解决CMOS射频接收前端芯片批次间增益的不一致性，该CMOS射频接收前端芯片包括低噪声放大器、混频器，差分射频信号经该低噪声放大器放大后，通过该混频器与本振信号混频输出正输出信号Vin+与负输出信号Vin-；其中：该电路包括片内固定电阻分压模块、片内开关电阻阵列分压模块、增益随控制电压指数性变化的差分可变增益放大器模块；该片内开关电阻阵列分压模块的端点VC通过若干控制字端口控制分压产生VC电压值，该VC电压值结合该片内固定电阻分压模块产生控制电压V_CONT；该差分可变增益放大器模块的同相端与反相端分别接收正输出信号Vin+与负输出信号Vin-，该差分可变增益放大器模块的控制端接收控制电压V_CONT，控制电压V_CONT控制该差分可变增益放大器模块输出若干档增益供选择。

作为上述方案的进一步改进，该片内固定电阻分压模块包括电阻R₁～R₅，电阻R₁的一端连接电源VDD，电阻R₁的另一端依次经由电阻R₂、电阻R₃电性接地，电阻R₄的一端连接于电阻R₂、电阻R₃之间，电阻R₄的另一端通过电阻R₅连接该端点VC，电阻R₄、电阻R₅之间输出控制电压V_CONT。

再进一步地，该片内开关电阻阵列分压模块包括译码器、开关阵列、电阻阵列，由该译码器根据该若干控制字端口产生若干位控制信号用于控制该开关阵列，该开关阵列控制该电阻阵列输出不同的该VC电压值以产生不同的控制电压V_CONT，最终控制该差分可变增益放大器模块能输出若干档增益。

优选地，该若干控制字端口为四个控制字端口P0、P1、P2、P3，相应的译码器为4-16译码器，开关阵列由16个开关K0～K15组成，该电阻阵列提供16个电阻电压信号V0～V15；该4-16译码器输出16个控制信号分别控制16个开关K0～K15在16个电阻电压信号V0～V15中选择相应的电阻电压信号生成相应的VC电压值。

再优选地，控制电压V_CONT满足以下公式：

V_{C O N T} = (V C - V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}}) \cdot \frac{R_{4}}{R_{4} + R_{5}} + V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}};

其中VDD表示上述电源VDD的电源电压，VC表示端点VC的VC电压值，R1～R5表示电阻R1～R5的阻值。

再优选地，差分可变增益放大器模块采用一种工作在线性区的共源共柵差分放大器结构，包括差分对晶体管M₁、差分对晶体管M₂、共栅晶体管M₃、共栅晶体管M₄；差分对晶体管M₁的栅极端和差分对晶体管M₂的栅极端作为信号输入，差分对晶体管M₁的源极端和差分对晶体管M₂的源极端连接尾电流源I_SS的正极端，尾电流源I_SS的负极端接地，差分对晶体管M₁的漏极端和差分对晶体管M₂的漏极端分别连接共栅晶体管M₃的源极端和共栅晶体管M₄的源极端，共栅晶体管M₃的漏极端和共栅晶体管M₄的漏极端分别连接负载电阻R_L1的负极端和负载电阻R_L2的负极端，负载电阻R_L1的正极端和负载电阻R_L2的正极端连接电源，控制电压施加在共栅晶体管M₃的栅极端和共栅晶体管M₄的栅极端，差分信号分别从共栅晶体管M₃的漏极端与负载电阻R_L1的负极端的连接处、共栅晶体管M₄的漏极端与负载电阻R_L2的负极端的连接处输出。

本发明的优点及显著效果：

(1)结构简单，不依赖额外的控制电路和片外元器件，本发明在可变增益放大器的基础上，通过片内固定电阻分压与开关电阻阵列分压相结合的分压模式产生可变增益放大器的控制电压，进而实现增益可控，设计简单，完全片内集成；

(2)不增加系统功耗，不影响系统噪声和稳定性等性能，本发明除可变增益放大器自身的功耗外，控制电压产生电路的电流基本上可以忽略，控制电压产生电路仅由数字逻辑和电阻阵列模块构成，且与链路的信号相对独立，不会影响系统的噪声性能，同时，这种结构与系统中的主体模块不构成环路，所以也不会影响系统的稳定性；

(3)可操作性强，本发明在实际应用时，仅需要选择性的对控制字端口进行到电源或地的键合即可实现增益的控制，操作简单方便。

附图说明

图1是射频接收前端的电路框图；

图2是本发明一种解决CMOS射频接收前端芯片批次间增益不一致性的电路方框图；

图3是本发明一种解决CMOS射频接收前端芯片批次间增益不一致性的电路原理图；

图4是本发明一种解决CMOS射频接收前端芯片批次间增益不一致性的电路中片内开关电阻阵列电路图；

图5是本发明一种解决CMOS射频接收前端芯片批次间增益不一致性的电路增益曲线图；

图6是4位控制字对应的16种组合及4-16译码器所产生的16组16位编码表。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图1，CMOS射频接收前端芯片包括低噪声放大器1、混频器2。差分射频信号RFin经该低噪声放大器1放大后，通过该混频器2与本振信号LOin混频输出正输出信号Vin+与负输出信号Vin-。

本发明的电路用于解决图1中CMOS射频接收前端芯片批次间增益的不一致性的问题。请结合图2，该电路包括片内固定电阻分压模块3、片内开关电阻阵列分压模块4、增益随控制电压指数性变化的差分可变增益放大器模块5。

该片内开关电阻阵列分压模块4的端点VC通过若干控制字端口控制分压产生VC电压值，该VC电压值结合该片内固定电阻分压模块3产生控制电压V_CONT；该差分可变增益放大器模块5的同相端与反相端分别接收正输出信号Vin+与负输出信号Vin-，该差分可变增益放大器模块5的控制端接收控制电压V_CONT，控制电压V_CONT控制该差分可变增益放大器模块5输出若干档增益Vout+、Vout-供选择。

如图3所示，该片内固定电阻分压模块3包括电阻R₁～R₅，电阻R₁的一端连接电源VDD，电阻R₁的另一端依次经由电阻R₂、电阻R₃电性接地，电阻R₄的一端连接于电阻R₂、电阻R₃之间，电阻R₄的另一端通过电阻R₅连接该端点VC，电阻R₄、电阻R₅之间输出控制电压V_CONT。

该片内开关电阻阵列分压模块4包括译码器、开关阵列、电阻阵列，由该译码器根据该若干控制字端口产生若干位控制信号用于控制该开关阵列，该开关阵列控制该电阻阵列输出不同的该VC电压值以产生不同的控制电压V_CONT，最终控制该差分可变增益放大器模块5能输出若干档增益。

在本实施方式中，通过P0、P1、P2、P3共4个控制字端口，由片内开关电阻阵列分压模块4分压产生VC，结合片内固定电阻分压模块3产生控制电压V_CONT，作用于差分可变增益放大器模块5，实现增益的控制。

再次参看图3，差分可变增益放大器模块5采用一种工作在线性区的共源共柵差分放大器结构，差分对晶体管M₁和M₂的栅端作为信号输入，M₁和M₂源端连接尾电流源I_SS的正端，尾电流源I_SS的负端接地，M₁和M₂漏端分别连接共栅晶体管M₃和M₄的源端，M₃和M₄的漏端分别连接负载电阻R_L1和R_L2的负端，R_L1和R_L2的正端连接电源，控制电压施加在M₃和M₄的栅端，差分信号分别从M₃和M₄漏端与电阻R_L1和R_L2负端的连接处输出。通过改变控制电压，差分可变增益放大器模块5的增益呈指数性变化。

由于片内固定电阻分压模块3由电阻R₁、R₂、R₃、R₄、R₅构成，R₁的正端连接电源，负端连接电阻R₂的正端，电阻R₂的负端连接电阻R₃的正端，电阻R₃的负端接地，电阻R₂负端与电阻R₃正端的连接处连接电阻R₄的正端，电阻R₄的负端连接电阻R₅的正端，电阻R₅的负端连接端点VC，电阻R₄负端与电阻R₅正端的连接处作为差分可变增益放大器模块5的控制电压V_CONT。

片内开关电阻阵列分压模块4包括4-16译码器、16位开关阵列和电阻阵列。通过4位控制字P0、P1、P2、P3，共16种组合，由4-16译码器产生16组16位控制信号S0～S15，用于控制16位开关阵列K0～K15所控制的电阻阵列，生成的分压连接端点VC，即端点VC的电压值由片内开关电阻阵列产生，结合片内固定电阻产生的分压，生成16档可变增益放大器的控制电压V_CONT，作用于差分可变增益放大器，从而形成16档增益可供选择。

参看图4，片内开关电阻阵列分压模块由4-16译码器、16位开关阵列和电阻阵列构成。4-16译码器由4个反相器INV和16个四端口与门AND4构成，16位开关阵列由16个传输门和16个反相器构成，电阻阵列由33个固定电阻构成。4位控制字P0、P1、P2、P3通过反相器产生P0-、P1-、P2-、P3-，再通过16个与门产生16位编码S1～S15，作用于开关阵列控制的电阻阵列，产生分压VC。4位控制字共16种组合，通过4-16译码器产生一一对应的16组16位编码，作用于开关阵列和电阻阵列进而产生16档VC。

参看图5，4位控制字的16种组合对应的16档增益曲线图。

参看图6，由4位控制字P0～P3对应的16种组合及4-16译码器所产生一一对应的16组16位编码S0～S15，控制字端口键合到电源表示“1”，键合到地表示“0”。

综上所述，本专利在通过增益可控解决芯片批次间增益不一致性的同时，完全采用片上集成，不依赖片外元器件，结构简单，不影响系统内部稳定性，可操作性强，仅通过对控制字端口键合到电源或地，便可实现增益的选择，不增加额外功耗，不影响系统噪声性能。

本发明设计的一种解决CMOS射频接收前端芯片批次间增益不一致性的电路，在3.3V电源电压下，在无需片内开关电阻阵列分压的情况下，仅由片内固定电阻分压模块产生默认控制电压，整个CMOS射频接收前端芯片的默认增益为12dB；在片内固定电阻分压与开关电阻阵列分压的结合模式下，通过4位控制字端口，实现在5.4～17.7dB范围内的16档增益，可以有效解决CMOS射频接收前端芯片批次间增益不一致性。本发明采用CMOS工艺，电路结构简单，不增加系统功耗，不影响系统噪声性能，可操作性强，在射频接收和发射前端等射频集成电路中可广泛应用。在不影响可变增益放大器原有功能的基础上，通过选择性的将4位控制字端口键合到电源或地，即可实现16档增益，为芯片批次间增益不一致问题提供了有效的解决方案。

综上所述，差分可变增益放大器模块5采用一种工作在线性区的共源共柵结构差分可变增益放大器，增益随控制电压指数性变化。共源级采用工作在线性区的差分对晶体管M₁和M₂，工作在饱和区的共柵级晶体管M₃和M₄用于施加控制电压，负载级采用固定电阻R_L1和R_L2。共源级晶体管的跨导随控制电压指数性变化，因而可变增益放大器的增益变化呈现指数特性。差分可变增益放大器模块5控制电压的产生方式采用片内固定电阻分压与开关电阻阵列分压相结合的分压模式，片内固定电阻分压模块3由电阻R₁、R₂、R₃和电阻R₄、R₅构成，片内开关电阻阵列分压模块4由4-16译码器、16位开关阵列和电阻阵列构成。由4位控制字端口控制的开关电阻阵列分压作为片内固定电阻分压的辅助，不影响可变增益放大器在射频接收前端中的原有功能，将4位控制字端口悬空即可屏蔽辅助电路的作用，固定电阻分压产生的控制电压作用于可变增益放大器，获得原有的默认增益；在需要利用4位控制字端口进行增益控制时，仅通过将4位控制字端口选择性的键合到电源或地，共16种组合，由4-16译码器产生16组16位控制信号，用于控制16位开关阵列所控制的电阻阵列，产生的分压结合片内固定电阻产生的分压，生成16组16档可变增益放大器的控制电压，从而产生可变增益放大器的16档增益。实际应用时，仅通过择性地将4位控制字端口键合到电源或地，即可实现16档增益，可以有效地解决CMOS射频接收前端芯片的批次间增益不一致性问题。

可变增益放大器控制电压的产生方式采用片内固定电阻分压模块3与片内开关电阻阵列分压模块4相结合的分压模式。片内固定电阻分压模块3由电阻R₁、R₂、R₃和电阻R₄、R₅构成，R₁的正端连接电源，负端连接R₂的正端，R₂的负端连接R₃的正端，R₃的负端接地，R₂负端与R₃正端的连接处连接R₄的正端，R₄的负端连接R₅的正端，R₅的负端连接端点VC，R₄负端与R₅正端的连接处作为可变增益放大器控制电压V_CONT。片内开关电阻阵列分压由4-16译码器、16位开关阵列和电阻阵列构成，通过4位控制字，共16种组合，由4-16译码器产生16组16位控制信号，用于控制16位开关阵列所控制的电阻阵列，生成的分压连接端点VC，即端点VC的电压值由片内开关电阻阵列产生，结合片内固定电阻产生的分压，生成16档可变增益放大器的控制电压，从而形成16档增益可供选择。V_CONT可以表示为：

V_{C O N T} = (V C - V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}}) \cdot \frac{R_{4}}{R_{4} + R_{5}} + V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}}

其中VDD表示电源电压，VC表示端点VC的电压值。

本发明的优点及显著效果：

(1)结构简单，不依赖额外的控制电路和片外元器件。本发明在可变增益放大器的基础上，通过片内固定电阻分压与开关电阻阵列分压相结合的分压模式产生可变增益放大器的控制电压，进而实现增益可控，设计简单，完全片内集成。

(2)不增加系统功耗，不影响系统噪声和稳定性等性能。本发明除可变增益放大器自身的功耗外，控制电压产生电路的电流基本上可以忽略。控制电压产生电路仅由数字逻辑和电阻阵列模块构成，且与链路的信号相对独立，不会影响系统的噪声性能，同时，这种结构与系统中的主体模块不构成环路，所以也不会影响系统的稳定性。

(3)可操作性强。本发明在实际应用时，仅需要选择性的对控制字端口进行到电源或地的键合即可实现增益的控制，操作简单方便。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种解决芯片批次间增益不一致性的电路，其用于解决CMOS射频接收前端芯片批次间增益的不一致性，该CMOS射频接收前端芯片包括低噪声放大器、混频器，差分射频信号经该低噪声放大器放大后，通过该混频器与本振信号混频输出正输出信号Vin+与负输出信号Vin-；其特征在于：该电路包括片内固定电阻分压模块、片内开关电阻阵列分压模块、增益随控制电压指数性变化的差分可变增益放大器模块；该片内开关电阻阵列分压模块的端点VC通过若干控制字端口控制分压产生VC电压值，该VC电压值结合该片内固定电阻分压模块产生控制电压V_CONT；该差分可变增益放大器模块的同相端与反相端分别接收正输出信号Vin+与负输出信号Vin-，该差分可变增益放大器模块的控制端接收控制电压V_CONT，控制电压V_CONT控制该差分可变增益放大器模块输出若干档增益供选择。

2.如权利要求1所述的解决芯片批次间增益不一致性的电路，其特征在于：该片内固定电阻分压模块包括电阻R₁～R₅，电阻R₁的一端连接电源VDD，电阻R₁的另一端依次经由电阻R₂、电阻R₃电性接地，电阻R₄的一端连接于电阻R₂、电阻R₃之间，电阻R₄的另一端通过电阻R₅连接该端点VC，电阻R₄、电阻R₅之间输出控制电压V_CONT。

3.如权利要求2所述的解决芯片批次间增益不一致性的电路，其特征在于：该片内开关电阻阵列分压模块包括译码器、开关阵列、电阻阵列，由该译码器根据该若干控制字端口产生若干位控制信号用于控制该开关阵列，该开关阵列控制该电阻阵列输出不同的该VC电压值以产生不同的控制电压V_CONT，最终控制该差分可变增益放大器模块能输出若干档增益。

4.如权利要求3所述的解决芯片批次间增益不一致性的电路，其特征在于：该若干控制字端口为四个控制字端口P0、P1、P2、P3，相应的译码器为4-16译码器，开关阵列由16个开关K0～K15组成，该电阻阵列提供16个电阻电压信号V0～V15；该4-16译码器输出16个控制信号分别控制16个开关K0～K15在16个电阻电压信号V0～V15中选择相应的电阻电压信号生成相应的VC电压值。

5.如权利要求4所述的解决芯片批次间增益不一致性的电路，其特征在于：控制电压V_CONT满足以下公式：

V_{C O N T} = (V C - V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}}) \cdot \frac{R_{4}}{R_{4} + R_{5}} + V D D \cdot \frac{R_{3}}{R_{1} + R_{2} + R_{3}};

6.如权利要求5所述的解决芯片批次间增益不一致性的电路，其特征在于：差分可变增益放大器模块采用一种工作在线性区的共源共柵差分放大器结构，包括差分对晶体管M₁、差分对晶体管M₂、共栅晶体管M₃、共栅晶体管M₄；差分对晶体管M₁的栅极端和差分对晶体管M₂的栅极端作为信号输入，差分对晶体管M₁的源极端和差分对晶体管M₂的源极端连接尾电流源I_SS的正极端，尾电流源I_SS的负极端接地，差分对晶体管M₁的漏极端和差分对晶体管M₂的漏极端分别连接共栅晶体管M₃的源极端和共栅晶体管M₄的源极端，共栅晶体管M₃的漏极端和共栅晶体管M₄的漏极端分别连接负载电阻R_L1的负极端和负载电阻R_L2的负极端，负载电阻R_L1的正极端和负载电阻R_L2的正极端连接电源，控制电压施加在共栅晶体管M₃的栅极端和共栅晶体管M₄的栅极端，差分信号分别从共栅晶体管M₃的漏极端与负载电阻R_L1的负极端的连接处、共栅晶体管M₄的漏极端与负载电阻R_L2的负极端的连接处输出。