CN103606563B - 无结型隧穿场效应晶体管及其形成方法 - Google Patents
无结型隧穿场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103606563B CN103606563B CN201310499924.6A CN201310499924A CN103606563B CN 103606563 B CN103606563 B CN 103606563B CN 201310499924 A CN201310499924 A CN 201310499924A CN 103606563 B CN103606563 B CN 103606563B
- Authority
- CN
- China
- Prior art keywords
- region
- channel layer
- effect transistor
- source electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 43
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000008901 benefit Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910006990 Si1-xGex Inorganic materials 0.000 description 1
- 229910007020 Si1−xGex Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出一种无结型隧穿场效应晶体管，包括：衬底；衬垫层，衬垫层位于衬底之上；沟道层，沟道层位于衬垫层之上，包括位于中间的沟道区和位于沟道区两侧的源区和漏区，其中，沟道区、源区和漏区的掺杂类型相同；源极，源极包覆源区的上方、侧方及下方，源极包覆沟道区的下方并且与沟道区形成肖特基接触；漏极，漏极包覆漏区的上方及侧方；以及栅堆叠结构，栅堆叠结构位于沟道区之上。该无结型隧穿场效应晶体管具有的结构简单、隧穿电流大、能有效抑制短沟道效应等优点。本发明还提出一种无结型隧穿场效应晶体管的形成方法。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种无结型隧穿场效应晶体管及其形成方法。
背景技术
无结型隧道场效应晶体管(JunctionlessTunnelingFieldEffectTransistor，JLTFET)因为具有关态漏电小，亚阈值摆幅低，有效克服短沟道效应的优点而广泛应用。
现有的JLTFET的沟道掺杂浓度为较低的掺杂，并且源区和漏区具有不同类型的掺杂浓度，源极金属仅仅在源区上方或者侧面。该JLTFET有关态漏电小，亚阈值摆幅低，有效克服短沟道效应的优点。但是，现有的JLTFET由于难以获得理想的掺杂浓度，导致实际生产出的器件仍存在开态电流低、亚阈值摆幅仍然较大的问题。因此亟需提出一种新的JLTFET器件。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种隧穿电流大的无结型隧穿场效应晶体管及其形成方法。
根据本发明第一方面实施例的无结型隧穿场效应晶体管，包括：衬底；衬垫层，所述衬垫层位于所述衬底之上；沟道层，所述沟道层位于所述衬垫层之上，包括位于中间的沟道区和位于所述沟道区两侧的源区和漏区，其中，所述沟道区、源区和漏区的掺杂类型相同；源极，所述源极包覆所述源区的上方、侧方及下方，所述源极包覆所述沟道区的下方并且与所述沟道区形成肖特基接触；漏极，所述漏极包覆所述漏区的上方及侧方；以及栅堆叠结构，所述栅堆叠结构位于所述沟道区之上。
根据本发明实施例的无结型隧穿场效应晶体管至少具有以下优点：(1)器件中只有一种掺杂类型，工艺难度小，工艺步骤简化；(2)横向隧穿有利于增大隧穿截面积，器件的隧穿电流较大；(3)沟道层的厚度较小，隧穿长度较短，隧穿电流较大。(4)器件的开态电流大。
另外，根据本发明实施例的无结型隧穿场效应晶体管还具有如下附加技术特征：
在本发明的一个实施例中，当所述沟道层的掺杂类型为N型时，所述源极的材料的功函数高于所述沟道层的材料的功函数。
在本发明的一个实施例中，当所述沟道层的掺杂类型为P型时，所述源极的材料的功函数低于所述沟道层的材料的功函数。
在本发明的一个实施例中，所述源极的材料为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中的一种或多种的组合。
在本发明的一个实施例中，所述沟道层的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着所述栅堆叠结构至所述衬底方向逐渐降低。
在本发明的一个实施例中，所述沟道层为复合结构，其中，所述沟道层沿着所述栅堆叠结构至所述衬底方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，x和y的取值范围为0至1。
在本发明的一个实施例中，所述沟道层的厚度小于50nm。
无结型隧穿场效应晶体管的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成衬垫层，并在所述衬垫层顶部表面形成沉积窗口；形成台阶状结构的牺牲层，所述牺牲层包括交错堆叠的第一牺牲结构和第二牺牲结构，所述第一牺牲结构填充所述沉积窗口，所述第二牺牲结构位于所述衬垫层与所述第一牺牲结构的单侧交界处的上方；所述衬垫层之上形成沟道层，所述沟道层包括位于中间的沟道区和位于所述沟道区两侧的源区和漏区，其中，所述沟道区、源区和漏区的掺杂类型相同，所述沟道区覆盖所述第一牺牲结构的顶部表面，所述源区与所述第二牺牲结构的侧面相邻接；去除所述牺牲层；在所述沟道区之上形成栅堆叠结构；形成源极，所述源极填充所述牺牲层被去除后形成的空隙，所述源极包覆所述源区的上方、侧方及下方，所述源极包覆所述沟道区的下方并且与所述沟道区形成肖特基接触；以及形成漏极，所述漏极包覆所述漏区的上方及侧方。
根据本发明实施例的无结型隧穿场效应晶体管的形成方法至少具有以下优点：(1)器件中只有一种掺杂类型，工艺难度小，工艺步骤简化；(2)横向隧穿有利于增大隧穿截面积，器件的隧穿电流较大；(3)沟道层的厚度较小，隧穿长度较短，隧穿电流较大。(4)器件的开态电流大。
另外，根据本发明实施例的无结型隧穿场效应晶体管的形成方法还具有如下附加技术特征：
在本发明的一个实施例中，当所述沟道层的掺杂类型为N型时，所述源极的材料的功函数高于所述沟道层的材料的功函数。
在本发明的一个实施例中，当所述沟道层的掺杂类型为P型时，所述源极的材料的功函数低于所述沟道层的材料的功函数。
在本发明的一个实施例中，所述源极的材料为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中的一种或多种的组合。
在本发明的一个实施例中，所述沟道层的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着所述栅堆叠结构至所述衬底方向逐渐降低。
在本发明的一个实施例中，所述沟道层为复合结构，其中，所述沟道层沿着所述栅堆叠结构至所述衬底方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，其中x和y的取值范围为0-1。
在本发明的一个实施例中，所述沟道层的厚度小于50nm。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明的无结型隧穿场效应晶体管的结构示意图；
图2本发明的无结型隧穿场效应晶体管在关态时的工作原理图；
图3本发明的无结型隧穿场效应晶体管在开态时的工作原理图；
图4是本发明的无结型隧穿场效应晶体管的形成方法的流程图；和
图5a至图5h是本发明的无结型隧穿场效应晶体管的形成方法的具体过程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明第一方面提出一种无结型隧穿场效应晶体管。
如图1所示，本发明一个实施例的无结型隧穿场效应晶体管，包括：衬底10、衬垫层20、沟道层30、源极40、漏极50和栅堆叠结构60。具体地：衬垫层20位于衬底10之上。沟道层30位于衬垫层20之上，包括位于中间的沟道区301和位于沟道区301两侧的源区302和漏区303，其中，沟道区301、源区302和漏区303的掺杂类型相同。源极40包覆源区302的上方、侧方及下方，包覆沟道区301的下方并且与沟道区301形成肖特基接触。漏极50包覆漏区303的上方及侧方。栅堆叠结构60位于沟道区301之上。通常地，栅堆叠结构60进一步包括栅介质层601、栅电极602和两侧的侧墙603。
在本发明的一个实施例中，衬底10可为体硅、绝缘体上硅(SOI)、Ge片、砷化镓、蓝宝石、GaN或其他三五族半导体材料。
在本发明的一个实施例中，衬垫层20可为轻掺杂或者本征的硅材料，也可以为单晶的稀土氧化物材料，例如氧化铍(BeO)。衬垫层20的作用在于为埋于沟道区301下方的部分源极提供衬垫空间，同时也为外延生长牺牲层提供籽晶，以形成晶格质量良好的牺牲层结构。
在本发明的一个实施例中，优选地，采用绝缘体上硅(SOI)同时作为衬底10和衬垫层20，具有结构简单、成本较低的优点。
在本发明的一个实施例中，当沟道层30的掺杂类型为N型时，源极40的材料的功函数高于沟道层30的材料的功函数。例如，当沟道层30材料为Si时，源极40材料可以为Pt、Co、Ni、Pd等等。设置上述条件的原因有三个：其一，是为了使源极与沟道区的接触处形成肖特基接触；其二，是这样的组合可以在源极与沟道区形成较高的肖特基势垒高度，不仅仅有利于抑制电子通过热电子发射越过势垒形成关态漏电流，同时也使沟道区内部能带向下弯曲，利于隧穿的发生；其三，可以使得在源极与沟道区之间形成势垒，降低流经底部源极的关态漏电流。
在本发明的一个实施例中，当沟道层30的掺杂类型为P型时，源极40的材料的功函数低于沟道层30的材料的功函数。例如当沟道层30材料为Si时，源极40材料可以为Al、Ta、Mo、Zr、Hf、Ti等等。设置上述条件的原因有三个：其一，是为了使源极与沟道区的接触处形成肖特基接触；其二，是这样的组合可以在源极与沟道区形成较高的肖特基势垒高度，不仅仅有利于抑制空穴通过热电子发射越过势垒形成关态漏电流，同时也使沟道区内部能带向下弯曲，利于隧穿的发生；其三，可以使得在源极与沟道区之间形成势垒，降低流经底部源极的关态漏电流。在本发明的一个实施例中，源极40的材料可以为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物等等多种材料中的一种或多种的组合。
需要说明的是，漏极50的材料的功函数不受限制，可以根据需要灵活选择。优选地，选择能与沟道层30形成欧姆接触的材料。常见的漏极50的材料可为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中等等多种材料中的一种或多种的组合。
沟道层30的下部(即临近衬底10的部分)采用较低的掺杂浓度，是为了保证底部源极40与沟道层30能形成良好的肖特基接触而非欧姆接触，这样能够保证晶体管在开启状态下具有较大的隧穿电流，并且能够抑制关态电流。
在本发明的一个实施例中，沟道层30的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着栅堆叠结构60至衬底10方向逐渐降低。即在沟道层30中形成N+/N-或P+/P-分布结构。其中N+区域掺杂浓度可以为1018-1020cm-3而N-区域掺杂浓度可以为1016-1017cm-3；或者，其中P+区域掺杂浓度可以为1018-1020cm-3和P-区域掺杂浓度可以为1016-1017cm-3。载流子在沟道层中的运动主要有两种形式。第一种，是载流子隧穿过肖特基势垒由源极进入沟道层内部；第二种，则是载流子在漏极电场下的漂移运动。沟道层30的下部(即临近衬底10的部分)采用较低的掺杂浓度，是为了保证源极40的底部部分与沟道层30能形成良好的肖特基接触而非欧姆接触，这样能够保证本发明实施例的无结型隧穿场效应晶体管在开启状态下具有较大的隧穿电流，同时能够抑制关态电流。在沟道层30的上部(即临近栅堆叠结构60的部分)采用较高的掺杂浓度，为沟道层30内部载流子的漂移运动提供一个低阻通路，能够进一步提高开态电流。与此同时，较高的掺杂浓度也有利于器件一侧的源极40的顶部部分与源区302形成欧姆接触，可以减小串联电阻的影响。
在本发明的一个实施例中，沟道层30为复合结构，其中，沟道层30沿着栅堆叠结构60至衬底10方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，x和y的取值范围为0至1。即沟道层30的材料结构由两层或多层材料的复合结构组成。此时沟道层30的内部在垂直方向形成了异质结，能够增大载流子的隧穿概率，并且有利于抑制反向的关态泄漏电流。与此同时，还可以在沟道层30内部引入应变，能够提高沟道内载流子的迁移率，补偿部分因重掺杂而带来的迁移率的损失。
在本发明的一个实施例中，沟道层30的厚度小于50nm。原因有两二：第一，厚度越薄，在相同的外置偏压下，栅对沟道内的控制能力就越强，沟道内部沿着垂直于沟道长度方向的能带弯曲越大，使得沟道内部的隧穿更容易发生。第二，厚度薄也是为了隔离源区和漏区，以起到关闭沟道的作用，如果沟道层很厚，无法将沟道内部耗尽，那么就有可能产生源区-沟道区-漏区的导电通路，器件无法关断。
在本发明的一个实施例中，如果沟道层的掺杂类型为N型，为了在低栅压下将沟道耗尽，即关断沟道，需要使栅极602的材料的功函数低于沟道层30的材料的功函数。
在本发明的一个实施例中，如果沟道层的掺杂类型为P型，为了在低栅压将沟道耗尽，即关断沟道，需要使栅极602的材料的功函数高于沟道层30的材料的功函数。
为使本领域技术人员更好地理解本发明，申请人结合图2和图3对本发明实施例的以沟道掺杂浓度为N型为例的无结型隧穿场效应晶体管的开态和关态时的工作原理进行介绍。
如图2所示，当栅极上施加较低的电压时，由于栅具有较低的功函数，所以沟道层内部的重掺杂层被完全耗尽，阻断了由源区到漏区之间的导电通路。与此同时，将沟道层的电势降低(能带向上移动)，使得底部源极与沟道层之间形成的肖特基接触无法产生隧穿电流。因此，源极与漏极之间的电流通路被隔断，器件处于关态。
如图3所示，当栅极上施加较高的电压时，被栅极所耗尽的耗尽层的厚度不断减小，沟道内部的电势不断升高(能带下移)。当栅压增加到一定程度时，沟道层中出现未耗尽的部分。此部分富含电子，使得源区与漏区之间形成导电通路，器件导通。于此同时，由于未耗尽部分的存在，使得漏极电压被施加在底部的肖特基接触上，再加之沟道电势升高，肖特基势垒厚度降低，肖特基接触将产生隧穿电流。因此，在器件导通的时候，存在两种电流成分：第一种是由源区到漏区流经沟道内部的未耗尽层的漂移电流；第二种是经过底部肖特基接触，由源极隧穿进入沟道内部的隧穿电流。
综上所述，本发明的无结型隧穿场效应晶体管至少具有以下优点：
(1)器件中只有一种掺杂类型，工艺难度小，工艺步骤简化；
(2)横向隧穿有利于增大隧穿截面积，器件的隧穿电流较大；
(3)沟道层的厚度较小，隧穿长度较短，隧穿电流较大。
(4)器件的开态电流大。
本发明第一方面提出一种无结型隧穿场效应晶体管的形成方法。
如图4所示，本发明实施例的无结型隧穿场效应晶体管的形成方法包括以下步骤：
S1.提供衬底10，参见图5a。
在本发明的一个实施例中，衬底10可为体硅、绝缘体上硅(SOI)、Ge片、砷化镓、蓝宝石、GaN或其他三五族半导体材料。
S2.在衬底10之上形成衬垫层201，并在衬垫层20顶部表面形成沉积窗口。参见图5b。
在本发明的一个实施例中，衬垫层20可为轻掺杂或者本征的硅材料以及稀土氧化物材料，优选为单晶的稀土氧化物或单晶的氧化铍等材料。
需要说明的是，优选地，提供采用绝缘体上硅(SOI)同时作为衬底10和衬垫层20，然后在绝缘体上硅(SOI)顶部表面形成沉积窗口，可以将步骤S1和S2同时完成，具有工艺简单、成本较低的优点。
S3.形成台阶状结构的牺牲层201，该牺牲层201包括交错堆叠的第一牺牲结构201a和第二牺牲结构201b，第一牺牲结构201a填充沉积窗口，第二牺牲结构201b位于衬垫层20与第一牺牲结构201a的单侧交界处的上方。参见图5c。
在本发明的一个实施例中，衬垫层201可为锗硅或者氧化铍。需要注意的是，衬垫层201和沟道层30的材料不同，以便于后续步骤中进行选择性去除。
S4.衬垫层20之上形成沟道层30，沟道层30包括位于中间的沟道区301和位于沟道区301两侧的源区302和漏区303，其中，沟道区301、源区302和漏区303的掺杂类型相同，沟道区301覆盖第一牺牲结构201a的顶部表面，源区40与第二牺牲结构201b的侧面相邻接。参见图5d。
在本发明的一个实施例中，沟道层30的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着栅堆叠结构60至衬底10方向逐渐降低。即在沟道层30中形成N+/N-或P+/P-分布结构。其中N+区域掺杂浓度可以为1018-1020cm-3而N-区域掺杂浓度可以为1016-1017cm-3；或者，其中P+区域掺杂浓度可以为1018-1020cm-3和P-区域掺杂浓度可以为1016-1017cm-3。载流子在沟道层中的运动主要有两种形式。第一种，是载流子隧穿过肖特基势垒由源极进入沟道层内部；第二种，则是载流子在漏极电场下的漂移运动。沟道层30的下部(即临近衬底10的部分)采用较低的掺杂浓度，是为了保证源极40的底部部分与沟道层30能形成良好的肖特基接触而非欧姆接触，这样能够保证本发明实施例的无结型隧穿场效应晶体管在开启状态下具有较大的隧穿电流，同时能够抑制关态电流。在沟道层30的上部(即临近栅堆叠结构60的部分)采用较高的掺杂浓度，为沟道层30内部载流子的漂移运动提供一个低阻通路，能够进一步提高开态电流。与此同时，较高的掺杂浓度也有利于器件一侧的源极40的顶部部分与源区302形成欧姆接触，可以减小串联电阻的影响。
在本发明的一个实施例中，沟道层30为复合结构，其中，沟道层30沿着栅堆叠结构60至衬底10方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，x和y的取值范围为0至1。即沟道层30的材料结构由两层或多层材料的复合结构组成。此时沟道层30的内部在垂直方向形成了异质结，能够增大载流子的隧穿概率，并且有利于抑制反向的关态泄漏电流。与此同时，还可以在沟道层30内部引入应变，能够提高沟道内载流子的迁移率，补偿部分因重掺杂而带来的迁移率的损失。
在本发明的一个实施例中，沟道层30的厚度小于50nm。原因有两二：第一，厚度越薄，在相同的外置偏压下，栅对沟道内的控制能力就越强，沟道内部沿着垂直于沟道长度方向的能带弯曲越大，使得沟道内部的隧穿更容易发生。第二，厚度薄也是为了隔离源区和漏区，以起到关闭沟道的作用，如果沟道层很厚，无法将沟道内部耗尽，那么就有可能产生源区-沟道区-漏区的导电通路，器件无法关闭。
S5.去除牺牲层201。参见图5e。
在本发明的一个实施例中，通过高选择比的选择性刻蚀或湿法腐蚀，可以选择性的将牺牲层去掉，以达到将沟道下方掏空的目的，用来引出源极电极。
S6.在沟道区301之上形成栅堆叠结构60。参见图5f。
通常地，栅堆叠结构60进一步包括栅介质层601、栅电极602和两侧的栅侧墙603。
S7.形成源极40，源极40填充牺牲层201被去除后形成的空隙，包覆源区302的上方、侧方及下方，并且包覆沟道区301的下方。形成源极的方法优选物理气相沉积(PVD)、原子层沉积(atomiclayerdeposition)等技术，参见图5g。
在本发明的一个实施例中，当沟道层30的掺杂类型为N型时，源极40的材料的功函数高于沟道层30的材料的功函数。例如，当沟道层30材料为Si时，源极40材料可以为Pt、Co、Ni、Pd等等。设置上述条件的原因有三个：其一，是为了使源极与沟道区的接触处形成肖特基接触；其二，是这样的组合可以在源极与沟道区形成较高的肖特基势垒高度，不仅仅有利于抑制电子通过热电子发射越过势垒形成关态漏电流，同时也使沟道区内部能带向下弯曲，利于隧穿的发生；其三，可以使得在源极与沟道区之间形成势垒，降低流经底部源极的关态漏电流。
在本发明的一个实施例中，当沟道层30的掺杂类型为P型时，源极40的材料的功函数低于沟道层30的材料的功函数。例如当沟道层30材料为Si时，源极40材料可以为Al、Ta、Mo、Zr、Hf、Ti等等。设置上述条件的原因有三个：其一，是为了使源极与沟道区的接触处形成肖特基接触；其二，是这样的组合可以在源极与沟道区形成较高的肖特基势垒高度，不仅仅有利于抑制空穴通过热电子发射越过势垒形成关态漏电流，同时也使沟道区内部能带向下弯曲，利于隧穿的发生；其三，可以使得在源极与沟道区之间形成势垒，降低流经底部源极的关态漏电流。
在本发明的一个实施例中，源极40的材料可为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中等等多种材料中的一种或多种的组合。
S8.形成漏极50，漏极50包覆漏区303的上方及侧方。参见图5h。
需要说明的是，漏极50的材料的功函数不受限制，可以根据需要灵活选择。优选地，选择能与沟道层30形成欧姆接触的材料。常见的漏极50的材料可为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中等等多种材料中的一种或多种的组合。
需要说明的是，步骤S5-S8的顺序可以根据实际情况灵活调整，仅需要保证先执行S5后执行S7即可，即只需要保证先去除牺牲层后形成源极即可，其他顺序的方案并不改变本发明的实质。
综上所述，本发明的无结型隧穿场效应晶体管的形成方法至少具有以下优点：
(1)仅需进行一种类型掺杂，降低了工艺难度，减少了工艺步骤；
(2)横向隧穿有利于增大隧穿截面积，以提升隧穿电流；
(3)通过控制沟道层厚度,可以有效降低隧穿长度，增大隧穿电流；
(4)器件的开态电流大。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (14)
1.一种无结型隧穿场效应晶体管，其特征在于，包括：
衬底；
衬垫层，所述衬垫层位于所述衬底之上；
沟道层，所述沟道层位于所述衬垫层之上，包括位于中间的沟道区和位于所述沟道区两侧的源区和漏区，其中，所述沟道区、源区和漏区的掺杂类型相同；
源极，所述源极包覆所述源区的上方、侧方及下方，所述源极包覆所述沟道区的下方并且与所述沟道区形成肖特基接触；
漏极，所述漏极包覆所述漏区的上方及侧方；以及
栅堆叠结构，所述栅堆叠结构位于所述沟道区之上。
2.如权利要求1所述的无结型隧穿场效应晶体管，其特征在于，当所述沟道层的掺杂类型为N型时，所述源极的材料的功函数高于所述沟道层的材料的功函数。
3.如权利要求1所述的无结型隧穿场效应晶体管，其特征在于，当所述沟道层的掺杂类型为P型时，所述源极的材料的功函数低于所述沟道层的材料的功函数。
4.如权利要求1-3任一项所述的无结型隧穿场效应晶体管，其特征在于，所述源极的材料为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中的一种或多种的组合。
5.如权利要求1-3任一项所述的无结型隧穿场效应晶体管，其特征在于，所述沟道层的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着所述栅堆叠结构至所述衬底方向逐渐降低。
6.如权利要求1-3任一项所述的无结型隧穿场效应晶体管，其特征在于，所述沟道层为复合结构，其中，所述沟道层沿着所述栅堆叠结构至所述衬底方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，x和y的取值范围为0至1，不包括0。
7.如权利要求1-3任一项所述的无结型隧穿场效应晶体管，其特征在于，所述沟道层的厚度小于50nm。
8.一种无结型隧穿场效应晶体管的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成衬垫层，并在所述衬垫层顶部表面形成沉积窗口；
形成台阶状结构的牺牲层，所述牺牲层包括交错堆叠的第一牺牲结构和第二牺牲结构，所述第一牺牲结构填充所述沉积窗口，所述第二牺牲结构位于所述衬垫层与所述第一牺牲结构的单侧交界处的上方；
所述衬垫层之上形成沟道层，所述沟道层包括位于中间的沟道区和位于所述沟道区两侧的源区和漏区，其中，所述沟道区、源区和漏区的掺杂类型相同，所述沟道区覆盖所述第一牺牲结构的顶部表面，所述源区与所述第二牺牲结构的侧面相邻接；
去除所述牺牲层；
在所述沟道区之上形成栅堆叠结构；
形成源极，所述源极填充所述牺牲层被去除后形成的空隙，所述源极包覆所述源区的上方、侧方及下方，所述源极包覆所述沟道区的下方并且与所述沟道区形成肖特基接触；以及
形成漏极，所述漏极包覆所述漏区的上方及侧方。
9.如权利要求8所述的无结型隧穿场效应晶体管的形成方法，其特征在于，当所述沟道层的掺杂类型为N型时，所述源极的材料的功函数高于所述沟道层的材料的功函数。
10.如权利要求8所述的无结型隧穿场效应晶体管的形成方法，其特征在于，当所述沟道层的掺杂类型为P型时，所述源极的材料的功函数低于所述沟道层的材料的功函数。
11.如权利要求8-10任一项所述的无结型隧穿场效应晶体管的形成方法，其特征在于，所述源极的材料为Pt、Au、Ni、Co、Al、Cu、金属硅化物、金属锗硅化物或金属锗化物中的一种或多种的组合。
12.如权利要求8-10任一项所述的无结型隧穿场效应晶体管的形成方法，其特征在于，所述沟道层的杂质掺杂浓度具有梯度分布，其中，掺杂浓度沿着所述栅堆叠结构至所述衬底方向逐渐降低。
13.如权利要求8-10任一项所述的无结型隧穿场效应晶体管的形成方法，其特征在于，所述沟道层为复合结构，其中，所述沟道层沿着所述栅堆叠结构至所述衬底方向的材料为Si1-xGex/Si、Ge1-ySny/Ge或Ge/SiGe/Si，其中x和y的取值范围为0-1，不包括0。
14.如权利要求8-10任一项所述的无结型隧穿场效应晶体管的形成方法，其特征在于，所述沟道层的厚度小于50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310499924.6A CN103606563B (zh) | 2013-10-22 | 2013-10-22 | 无结型隧穿场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310499924.6A CN103606563B (zh) | 2013-10-22 | 2013-10-22 | 无结型隧穿场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103606563A CN103606563A (zh) | 2014-02-26 |
| CN103606563B true CN103606563B (zh) | 2016-06-01 |
Family
ID=50124778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310499924.6A Active CN103606563B (zh) | 2013-10-22 | 2013-10-22 | 无结型隧穿场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103606563B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104332500A (zh) * | 2014-09-04 | 2015-02-04 | 北京大学 | 一种阻变栅隧穿场效应晶体管及制备方法 |
| US9419016B2 (en) | 2014-11-10 | 2016-08-16 | International Business Machines Corporation | Junctionless tunnel FET with metal-insulator transition material |
| CN107636809B (zh) * | 2015-06-27 | 2023-01-13 | 英特尔公司 | 用于隧穿场效应晶体管的截止状态寄生漏电减少 |
| CN110391300B (zh) * | 2019-08-13 | 2023-06-09 | 上海华力集成电路制造有限公司 | 肖特基场效应管及其制造方法 |
| CN113241370B (zh) * | 2021-05-08 | 2022-07-12 | 西安电子科技大学 | 基于铁电掺杂的隧穿场效应晶体管及其制备方法 |
| WO2023092478A1 (zh) * | 2021-11-26 | 2023-06-01 | 华为技术有限公司 | 半导体器件及其制作方法、电子设备 |
| WO2023226043A1 (zh) * | 2022-05-27 | 2023-11-30 | 京东方科技集团股份有限公司 | 隧穿场效应晶体管及其制备方法、显示面板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964073A (zh) * | 2006-12-08 | 2007-05-16 | 北京大学 | 一种mos晶体管及其制作方法 |
| CN102142461A (zh) * | 2011-01-07 | 2011-08-03 | 清华大学 | 栅控肖特基结隧穿场效应晶体管及其形成方法 |
| CN102723367A (zh) * | 2012-06-29 | 2012-10-10 | 昆山工研院新型平板显示技术中心有限公司 | 一种氧化物半导体薄膜晶体管 |
| CN103268889A (zh) * | 2013-05-23 | 2013-08-28 | 清华大学 | 一种无结型横向隧穿场效应晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110248343A1 (en) * | 2010-04-07 | 2011-10-13 | International Business Machines Corporation | Schottky FET With All Metal Gate |
-
2013
- 2013-10-22 CN CN201310499924.6A patent/CN103606563B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964073A (zh) * | 2006-12-08 | 2007-05-16 | 北京大学 | 一种mos晶体管及其制作方法 |
| CN102142461A (zh) * | 2011-01-07 | 2011-08-03 | 清华大学 | 栅控肖特基结隧穿场效应晶体管及其形成方法 |
| CN102723367A (zh) * | 2012-06-29 | 2012-10-10 | 昆山工研院新型平板显示技术中心有限公司 | 一种氧化物半导体薄膜晶体管 |
| CN103268889A (zh) * | 2013-05-23 | 2013-08-28 | 清华大学 | 一种无结型横向隧穿场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103606563A (zh) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103606563B (zh) | 无结型隧穿场效应晶体管及其形成方法 | |
| US9136363B2 (en) | Compound tunneling field effect transistor integrated on silicon substrate and method for fabricating the same | |
| US8368127B2 (en) | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current | |
| CN101740621B (zh) | 具有金属源极的隧道场效应晶体管 | |
| KR101307191B1 (ko) | 터널 전계 효과 트랜지스터, 그 제조 방법 및 평면 터널 전계 효과 트랜지스터 제조 방법 | |
| EP2528099B1 (en) | Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| KR20170126392A (ko) | 수평 나노시트 전계 효과 트랜지스터 및 그 제조 방법 | |
| US8637851B2 (en) | Graphene device having physical gap | |
| WO2012085715A1 (en) | Nanowire field -effect device with multiple gates | |
| CN104517847B (zh) | 无结晶体管及其形成方法 | |
| US9773904B2 (en) | Vertical field effect transistor with biaxial stressor layer | |
| CN103500758A (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 | |
| US9276102B2 (en) | Tunnel transistor with high current by bipolar amplification | |
| US8878251B2 (en) | Silicon-compatible compound junctionless field effect transistor | |
| KR20140088658A (ko) | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | |
| CN105118858B (zh) | 纵向隧穿场效应晶体管 | |
| KR101515071B1 (ko) | 실리콘 집적가능한 게르마늄 기반의 높은 정공이동도를 갖는 트랜지스터 | |
| KR101682420B1 (ko) | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 | |
| CN102569405B (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 | |
| KR102273935B1 (ko) | 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터 | |
| Claeys et al. | Trends and challenges in Si and hetero-junction tunnel field effect transistors | |
| US20200335606A1 (en) | Vertical tunneling field-effect transistor and method of fabricating the same | |
| CN102544105B (zh) | 具有准同轴电缆结构的隧穿晶体管及其形成方法 | |
| CN203521424U (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |