CN103594416A - 一种形成双镶嵌结构的方法 - Google Patents

一种形成双镶嵌结构的方法 Download PDF

Info

Publication number
CN103594416A
CN103594416A CN201210287350.1A CN201210287350A CN103594416A CN 103594416 A CN103594416 A CN 103594416A CN 201210287350 A CN201210287350 A CN 201210287350A CN 103594416 A CN103594416 A CN 103594416A
Authority
CN
China
Prior art keywords
layer
hard mask
metal
interlayer dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210287350.1A
Other languages
English (en)
Other versions
CN103594416B (zh
Inventor
周俊卿
胡敏达
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210287350.1A priority Critical patent/CN103594416B/zh
Publication of CN103594416A publication Critical patent/CN103594416A/zh
Application granted granted Critical
Publication of CN103594416B publication Critical patent/CN103594416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种形成双镶嵌结构的方法，包括步骤：提供包括金属布线层的半导体衬底，在所述衬底上形成第一层间介电层和镶嵌于所述第一层间介电层中的第一金属互连结构；在所述第一层间介电层上依次形成蚀刻停止层、低k材料的第二层间介电层、第一硬掩膜层和金属硬掩膜层；在所述第二层间介电层中形成通孔和沟槽；干刻蚀去除所述金属硬掩膜层；用金属填充所述通孔和沟槽。在金属硬掩膜保护低k材料层的保护作用达到之后，在填充导电层金属的一个干刻蚀步骤中把之彻底去除，即不存在湿刻蚀中氧化导电材料的缺点并极大的降低了填充导电层金属后平坦化步骤的负担，从而可以在很好的控制晶圆内的导电材料层的厚度。

Description

一种形成双镶嵌结构的方法
技术领域
本发明是涉及一种半导体制造技术领域，更确切的说，本发明涉及一种形成双镶嵌结构的方法。
背景技术
在大规模集成电路中，经常使用双镶嵌工艺来形成多层互连结构，即多层互连结构相互堆叠，并使用层间介电层对这些多层互连结构进行隔离，往往使用低k材料来形成这里的层间介电层，然后在层间介电层中形成互连的沟槽和通孔，最后利用导电材料，例如Cu，来填充所述沟槽和通孔。在该工艺过程中往往包含有若干个刻蚀的步骤，因此经常会使用硬掩膜对器件进行隔离或保护，其中包括使用金属硬掩膜对低k层间介电层进行保护以及在之后将之去除。
虽然金属硬掩膜对低k层间介电层的保护效果理想，但是由于其在沟槽刻蚀和蚀刻停止层去除的过程中相对于氧化物和氮化物具有高度的选择性，所以其会在刻蚀之后会残留下来。
而大量残留的金属硬掩膜对沟槽的填充会产生负面影响并会对CMP步骤造成负担进而影响抛光的效果，例如CMP步骤中造成晶圆内的导电材料厚度不均等。
现有技术中也有一些去除金属硬掩膜的尝试，例如使用H2O2来湿刻蚀硬掩膜层，但是在此过程中作为互连材料的Cu会被氧化，此外器件的寿命也会受到影响
可见现有技术中没有这样一种形成双镶嵌结构的方法，其中金属硬掩膜能被彻底的去除。
发明内容
鉴于以上问题，本发明提供一种形成双镶嵌结构的方法，包括步骤：a)提供包括金属布线层的半导体衬底，在所述衬底上形成第一层间介电层和镶嵌于所述第一层间介电层中的第一金属互连结构；b)在所述第一层间介电层上依次形成蚀刻停止层、低k材料的第二层间介电层、第一硬掩膜层和金属硬掩膜层；c)在所述第二层间介电层中形成通孔和沟槽；d)干刻蚀去除所述金属硬掩膜层；e)用金属填充所述通孔和沟槽。
进一步，其中所述干刻蚀的温度为60-90摄氏度。
进一步，其中所述干刻蚀的反应气体包括CF4和N2，CF4的流量为100-300sccm,N2的流量为50-200sccm。
进一步，其中所述金属硬掩膜的材料是TiN或AlN。
进一步，其中所述干刻蚀的步骤还切割第一硬掩膜层以形成漏斗状的开口于所述沟槽中，所述漏斗状开口直径较小的一边朝下。
进一步，其中使用低k材料形成所述第一层间介电层。
进一步，其中使用氮化硅、氧化硅或nBLoK形成所述刻蚀停止层。
进一步，其中使用TEOS形成所述第一硬掩膜层。
进一步，其中所述低k材料包括：氟氧化硅、掺碳的氧化硅、掺氮的碳化硅、芳香族碳氢化合物或二甲苯塑料。
进一步，还包括步骤d）之后进行刻蚀后处理的步骤。
进一步，其中使用Cu执行步骤e)中的填充。
进一步，还包括步骤e）之后进行平坦化的步骤以去除所述通孔和沟槽外的金属。
进一步，还包括步骤e）之后进行平坦化的步骤，所述平坦化步骤终止于漏斗状的开口较小直径一边的下方。
进一步，其中所述第一金属互连结构的材料是Cu。
在本发明的形成双镶嵌结构的方法中，使用金属硬掩膜可以很好保护低k材料层，并且在它的保护作用达到之后，在填充导电层金属之前可以在一个干刻蚀步骤中把之彻底去除并形成便于高效填充的漏斗状的开口于第一硬掩膜层中，且该漏斗状的开口位于平坦化终止位置之上。由于该步骤使用的是干刻蚀的方法，不存在湿刻蚀中氧化导电材料的缺点，另外由于金属硬掩膜可以被彻底去除，极大的降低了填充导电层金属后平坦化步骤的负担，从而可以在很好的控制晶圆内的导电材料层，例如Cu层的厚度。同时还可以具有增大低k材料层上所形成的层，例如第一硬掩膜层的最小线宽（CD），从而使得填充导电材料的步骤优化。
附图说明
图1-8是本发明各个工艺步骤的器件剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成双镶嵌结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本发明。
参见图1。提供半导体衬底100，其中包括源极、漏极、栅极电极、金属布线层等，图中未示出。
在衬底上具有第一刻蚀停止层101，其可以是SiN、SiC、NDC，在一个实施例中使用CVD的方法来形成具有100-1000埃的nBLoK的第一刻蚀停止层。
在第一刻蚀停止层101上还具有第一层间介电层102，可以使用低k材料，例如氟氧化硅（FSG）、掺碳的氧化硅、掺氮的碳化硅（BLoK）等无机材料，或者芳香族碳氢化合物（SILK）、二甲苯塑料等有机化合物，形成具有厚度为900-5900的低k介电层，这里使用SiCOH来形成所述第一层间介电层。
在衬底上形成镶嵌于第一刻蚀停止层101和第一层间介电层102中的第一金属互连结构106，可以使用Cu来形成该金属互连结构。
然后在第一层间介电层102以及第一金属互连结构106上形成刻蚀停止层103，在之后形成沟槽和孔的过程中，刻蚀的步骤将止于该刻蚀停止层103，且其下的金属互连结构106可以得到保护。该刻蚀停止层可以用nBLoK、NDC、氮化硅或氧化硅等材料通过CVD等方法来形成的，可以具有100-1000埃的厚度。
在刻蚀停止层103上形成有第二层间介电层104，使用低k材料，例如氟氧化硅（FSG）、掺碳的氧化硅、掺氮的碳化硅（BLoK）等无机材料，或者芳香族碳氢化合物（SILK）、二甲苯塑料等有机化合物，形成该层间介电层，可以具有厚度900-5900埃，这里使用SiCOH来形成所述第二层间介电层。
在第二层间介电层104上形成有第一硬掩膜层105，可以使用氮化物或氧化物来形成该第一硬掩膜层，厚度可以是100-1000埃，这里使用TEOS来形成所述第一硬掩膜层。
在第一硬掩膜层上形成有第二硬掩膜层200，该第二硬掩膜是金属硬掩膜层，可以使用TiN、AlN、BN等来形成所述第二金属硬掩膜层。在本发明的一个实施例中使用CVD或PVD的方法来形成TiN的第二硬掩膜层，其厚度可以是50-500埃。
然后还可以在第二硬掩膜上形成BARC层301，然后在BARC层301上形成光刻胶掩膜302。然后对其进行图案化处理以形成沟槽的图案。
然后根据所形成的沟槽的图案对第二硬掩膜执行刻蚀的步骤以部分去除第二硬掩膜层200形成开口10，该开口的宽度与将要形成的沟槽的宽度相对应。刻蚀的方法可以是反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。该步骤后，第一硬掩膜层的一部分将暴露于所形成的开口10中,然后把光刻胶掩膜302和/或BARC层301去除。参见图2。
参见图3。然后还可以在所剩下的第二硬掩膜层200和所暴露的第一硬掩膜层105上形成覆盖层401，可以使用非晶碳、掺杂的非晶硅或金刚石薄膜来形成该覆盖层。在一个实施例中形成的是低摩擦碳膜（NFC）覆盖层。
还可以在覆盖层401上形成第三硬掩膜层402，其可以是在低温条件下形成的氧化硅或氮化硅层。
然后还可以在402上形成BARC层403，然后在BARC层403上形成光刻胶掩膜404。然后使用光刻工艺进行图案化以形成通孔的图案。
参照图4。根据所形成的通孔的图案，依次对第三硬掩膜层402、第三层间介电层401、第一硬掩膜层105和第二层间介电层104执行刻蚀的步骤以形成通孔40’于部分第二层间介电层104中。刻蚀的方法可以是反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻。
然后去除光刻胶掩膜层404、BARC层403、第三硬掩膜层402和覆盖层401以形成开口20，其宽度与沟槽的宽度相对应。
参照图5。以具有开口的金属硬掩膜为刻蚀图案对第一硬掩膜、第二层间介电层104执行刻蚀以形成沟槽30于第二层间介电层中。
在以上所形成的通孔40’的基础上，继续对第二层间介电层104执行去除的步骤且去除通孔中的刻蚀停止层103以完成通孔40的形成。第一层间介电层102中的金属互连结构106也会暴露于所述通孔40中。
由于在上述刻蚀的步骤中金属硬掩膜的第二硬掩膜层200的存在，其下的低k层间介电层可以得到很好的保护。
参见图6。然后进行去除金属硬掩膜的第二硬掩膜层200的步骤。在一个实施例中使用干刻蚀的方法来去除TiN的金属硬掩膜，其中干刻蚀条件包括60-90摄氏度的温度，反应气体为CF4和N2，其中CF4的流量为100-300sccm,N2的流量为50-200sccm。
此外该步骤还可以切割一部分第一硬掩膜层105以形成漏斗状的开口50于双镶嵌通孔中，其直径较大的一边在上，直径较小的一边在下且位于之后将进行的平坦化终止的位置以上。这样还可以使得在之后的沟槽填充步骤中，扩大顶部窗口的关键尺寸（CD），导电材料金属可以容易地填充到沟槽中，以及在之后CMP的步骤中取得更好平坦化的效果。
还可以进行刻蚀后处理（PET）的步骤。该步骤中可以使用流量为100-500sccn的O2,流量为10-300sccm的H2，其中O2与h2的流量比为10:1至5:3。或者可以使用NH3，其流量为10-300sccm。反应室的压强可以为10-60mTorr，反应时间可以是5-10分钟。
参照图7。还可以进行沟槽填充步骤之前在器件上形成另一覆盖层于沟槽30以及通孔40的侧墙和底部的步骤，图中未示出。然后通过漏斗形状的开口50向沟槽30和通孔40填充金属以形成金属层500，所填充的金属可以是Cu或其他金属，优选的使用Cu。
参照图8。然后进行金属层500平坦化的步骤，以去除双镶嵌沟槽和通孔之外的金属，在一个实施例中使用CMP的方法来进行该平坦化的步骤，该步骤终止于漏斗状开口较小直径一边的下方，即把在非垂直侧墙上形成的金属互连结构去除。
之后还可以进行后续工艺以完成半导体元件的制造。
为了说明和描述的目的，给出了本发明各个方面的以上描述。其并不旨在穷尽列举或将本发明限制为所公开的精确形式，且明显地，可以进行多种修改和变化。本发明旨在将对本领域技术人员是显而易见的
这些修改和变化包括在由所附权利要求限定的本发明的范围内。

Claims (14)

1.一种形成双镶嵌结构的方法，包括步骤：
a)提供包括金属布线层的半导体衬底，在所述衬底上形成第一层间介电层和镶嵌于所述第一层间介电层中的第一金属互连结构；
b)在所述第一层间介电层上依次形成蚀刻停止层、低k材料的第二层间介电层、第一硬掩膜层和金属硬掩膜层；
c)在所述第二层间介电层中形成通孔和沟槽；
d)干刻蚀去除所述金属硬掩膜层；
e)用金属填充所述通孔和沟槽。
2.根据权利要求1所述的方法，其中所述干刻蚀的温度为60-90摄氏度。
3.根据权利要求1所述的方法，其中所述干刻蚀的反应气体包括CF4和N2，CF4的流量为100-300sccm,N2的流量为50-200sccm。
4.根据权利要求1所述的方法，其中所述金属硬掩膜的材料是TiN或AlN。
5.根据权利要求1所述的方法，其中所述干刻蚀的步骤还切割第一硬掩膜层以形成漏斗状的开口于所述沟槽中，所述漏斗状开口直径较小的一边朝下。
6.根据权利要求1所述的方法，其中使用低k材料形成所述第一层间介电层。
7.根据权利要求1所述的方法，其中使用氮化硅、氧化硅或nBLoK形成所述刻蚀停止层。
8.根据权利要求1所述的方法，其中使用TEOS形成所述第一硬掩膜层。
9.根据权利要求1或6所述的方法，其中所述低k材料包括：氟氧化硅、掺碳的氧化硅、掺氮的碳化硅、芳香族碳氢化合物或二甲苯塑料。
10.根据权利要求1所述的方法，还包括步骤d）之后进行刻蚀后处理的步骤。
11.根据权利要求1所述的方法，其中使用Cu执行步骤e)中的填充。
12.根据权利要求1所述的方法，还包括步骤e）之后进行平坦化的步骤以去除所述通孔和沟槽外的金属。
13.根据权利要求5所述的方法，还包括步骤e）之后进行平坦化的步骤，所述平坦化步骤终止于漏斗状的开口较小直径一边的下方。
14.根据权利要求1所述的方法，其中所述第一金属互连结构的材料是Cu。
CN201210287350.1A 2012-08-13 2012-08-13 一种形成双镶嵌结构的方法 Active CN103594416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210287350.1A CN103594416B (zh) 2012-08-13 2012-08-13 一种形成双镶嵌结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210287350.1A CN103594416B (zh) 2012-08-13 2012-08-13 一种形成双镶嵌结构的方法

Publications (2)

Publication Number Publication Date
CN103594416A true CN103594416A (zh) 2014-02-19
CN103594416B CN103594416B (zh) 2016-09-21

Family

ID=50084501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287350.1A Active CN103594416B (zh) 2012-08-13 2012-08-13 一种形成双镶嵌结构的方法

Country Status (1)

Country Link
CN (1) CN103594416B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105087184A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法
CN105336664A (zh) * 2014-06-13 2016-02-17 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN112289738A (zh) * 2020-10-14 2021-01-29 上海华虹宏力半导体制造有限公司 金属互连结构的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295906A (ja) * 1993-04-08 1994-10-21 Toshiba Corp 半導体装置の製造方法
US20030003715A1 (en) * 2001-06-27 2003-01-02 Hynix Semiconductor Inc. Method for forming dual damascene line structure
TW200529319A (en) * 2004-02-17 2005-09-01 Northrop Grumman Corp Polymer via etching process
US20100055897A1 (en) * 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
US20100225003A1 (en) * 2007-10-09 2010-09-09 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295906A (ja) * 1993-04-08 1994-10-21 Toshiba Corp 半導体装置の製造方法
US20030003715A1 (en) * 2001-06-27 2003-01-02 Hynix Semiconductor Inc. Method for forming dual damascene line structure
TW200529319A (en) * 2004-02-17 2005-09-01 Northrop Grumman Corp Polymer via etching process
US20100225003A1 (en) * 2007-10-09 2010-09-09 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method
US20100055897A1 (en) * 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105087184A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 清洗试剂、清洗半导体器件中刻蚀残留物的方法及金属互连层的制作方法
CN105336664A (zh) * 2014-06-13 2016-02-17 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN105336664B (zh) * 2014-06-13 2018-06-01 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN112289738A (zh) * 2020-10-14 2021-01-29 上海华虹宏力半导体制造有限公司 金属互连结构的形成方法
CN112289738B (zh) * 2020-10-14 2024-01-23 上海华虹宏力半导体制造有限公司 金属互连结构的形成方法

Also Published As

Publication number Publication date
CN103594416B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US10937694B2 (en) Chamferless via structures
US8298935B2 (en) Dual damascene process
US9911691B2 (en) Interconnection structure and manufacturing method thereof
US9728501B2 (en) Method of forming trenches
US7790601B1 (en) Forming interconnects with air gaps
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
US8951907B2 (en) Semiconductor devices having through-contacts and related fabrication methods
US10229918B2 (en) Methods of forming semiconductor devices using semi-bidirectional patterning
US10269567B2 (en) Multi-layer mask and method of forming same
US11929258B2 (en) Via connection to a partially filled trench
KR20190052108A (ko) 조셉슨 접합 기반 초전도 장치의 제조 방법
US20130270704A1 (en) Semiconductor Device with Self-Aligned Interconnects
CN103594416A (zh) 一种形成双镶嵌结构的方法
US20170018459A1 (en) Interconnect structure including middle of line (mol) metal layer local interconnect on etch stop layer
US20180261538A1 (en) Interconnect structure having power rail structure and related method
US9490136B1 (en) Method of forming trench cut
CN110838464B (zh) 金属内连线结构及其制作方法
TWI787907B (zh) 製造半導體元件的方法
US11127683B2 (en) Semiconductor structure with substantially straight contact profile
TWI793329B (zh) 連接至深溝渠隔離結構的接觸結構
CN112242351A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant