CN103582107B - 一种符号定时环的输出控制方法和装置 - Google Patents

Abstract

本发明公开了一种符号定时环的输出控制方法，该方法包括：检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。该方法能够降低符号定时环的最大输出速率，避免符号定时环不匀速输出造成的下游基带信号处理模块的时钟频率升高，提高整个基带处理系统的稳定性，减少功耗。本发明还公开了一种符号定时环的输出控制装置。

Description

一种符号定时环的输出控制方法和装置

技术领域

本发明涉及微波通信技术领域，尤其涉及的是一种符号定时环的输出控制方法和装置。

背景技术

微波通信与光纤通信、卫星通信一起被称为现代通信传输的三大主要手段。微波通信一般采用点对点的传输方式，目前主要应用于2G/3G移动的承载网络，为移动运营商提供语音和数据业务的传输，具有传输容量大，长途传输质量稳定，投资少，建设周期短，维护方便等特点。

如图1所示，微波通信基带处理系统的符号同步采用符号定时环10实现，符号定时环10的输入信号为M(比如，M＝4)倍过采样信号。其中，符号定时环10包括依次相连的插值滤波器101(比如，拉格朗日插值滤波器)、脉冲成型滤波器102、误差估计器103、环路滤波器104和插值控制器105。M倍过采样信号进入符号定时环10之后，误差估计器103计算出定时误差信号，该定时误差信号经过环路滤波器104滤波后送入插值控制器105中，插值控制器105的输出控制插值滤波器101对符号定时环10的输入信号进行插值处理，插值滤波器101的输出经过脉冲成型滤波器102滤除噪声后送入下游的基带信号处理模块中。其中，下游的基带信号处理包括帧同步等。

如图2所示，插值控制器105根据累加的时钟偏差信号产生插值速率mk信号和插值距离uk信号，其中，插值控制器由累加的时钟偏差信号的整数倍溢出信号产生插值速率mk信号控制插值滤波器101将M倍过采样的输入信号变成(M*mk)倍采样的输出信号，插值控制器由累加的时钟偏差信号的小数部分产生插值距离uk信号控制插值滤波器101按照插值距离uk对每个样点进行权值计算，插值滤波器101对每个经过权值计算的采样点加权后输出(M*mk)倍采样的输出信号。

由于微波通信系统收发两端的时钟偏差的存在，导致符号定时环10中的插值滤波器101对信号的抽取不能做到严格的匀速抽取，比如，符号定时环10的输出信号有时为一拍一个符号，有时两拍一个符号甚至三拍一个符号，其中，一拍是指符号定时环的一个时钟周期(比如，符号定时环的工作频率是200MHz，那么1拍就是5ns)，则符号定时环的最大输出速率达到一拍一个符号。假设下游的基带信号处理模块处理每个符号需要N个时钟，那么下游的基带信号处理模块的时钟频率就要设置为符号定时环最大输出速率的N倍，过高的时钟频率导致时序问题和功耗增加。其中，高时钟频率可能引发的时序问题比如：当时钟周期变短时，如果硬件的组合逻辑比较大，那么每个时钟周期内将来不及处理数据，导致数据处理出错。

因此，为了防止基带处理系统中的符号定时环10的符号输出速率过快导致的下游基带信号处理模块的时钟频率升高，现有的符号定时环的输出控制方法还需要改进。

发明内容

本发明所要解决的技术问题是提供一种符号定时环的输出控制方法和装置，能够降低符号定时环的最大输出速率，避免符号定时环不匀速输出造成的下游基带信号处理模块的时钟频率升高，提高整个基带处理系统的稳定性，减少功耗。

为了解决上述技术问题，本发明提供了一种符号定时环的输出控制方法，该方法包括：

检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

进一步地，所述速率阈值a设定为1，也即，所述速率阈值a设定为插值滤波器达到连续抽取时的抽取速率值。

进一步地，所述固定抽取速率b设定为1/2，也即，所述固定抽取速率b设定为插值滤波器折半抽取时的抽取速率值。

进一步地，所述速率阈值a＝1，所述固定抽取速率b＝1/2，所述次数阈值N＝10。

进一步地，所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。

为了解决上述技术问题，本发明提供了一种符号定时环的控制装置，该装置包括：

限速处理模块，用于检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

速率恢复模块，用于当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

进一步地，所述速率阈值a设定为1，也即，所述速率阈值a设定为插值滤波器达到连续抽取时的抽取速率值。

进一步地，所述固定抽取速率b设定为1/2，也即，所述固定抽取速率b设定为插值滤波器折半抽取时的抽取速率值。

进一步地，所述速率阈值a＝1，所述固定抽取速率b＝1/2，所述次数阈值N＝10。

进一步地，所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。

与现有技术相比，本发明提供的一种符号定时环的输出控制方法和装置，通过检测到插值滤波器的抽取速率达到速率阈值后暂停由累加的时钟偏差信号的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取并维持一段时间，能够降低符号定时环的最大输出速率，避免符号定时环不匀速输出造成的下游基带信号处理模块的时钟频率升高，提高整个基带处理系统的稳定性，减少功耗。

附图说明

图1为现有技术中基带处理系统中符号定时环的结构示意图。

图2为图1所示符号定时环中插值控制器的工作原理示意图。

图3为本发明实施例的一种符号定时环的输出控制方法的流程图。

图4为本发明实施例的一种符号定时环的输出控制装置的结构示意图。

图5为本发明实施例的改进的插值控制器的工作原理示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

如图3所示，本发明实施例提供了一种符号定时环的输出控制方法，该方法包括：

S10，检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

S20，当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

步骤S10进一步包括下述特点：

其中，插值滤波器的抽取速率v表示所述插值滤波器对输入数据进行v倍采样，v小于或等于1，比如，当符号定时环的输入信号为M倍过采样数据时，插值滤波器的抽取速率v表示所述插值滤波器的输出为M*v倍采样数据。

其中，所述速率阈值a设定为1，也即，插值滤波器达到连续抽取时的抽取速率值；

其中，所述固定抽取速率b设定为1/2，也即，插值滤波器折半抽取时的抽取速率值；

步骤S20进一步包括下述特点：

其中，所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。

比如，将所述速率阈值a设定为1，将所述固定抽取速率b设定为1/2，将所述次数阈值N设定为10，假设符号定时环的时钟频率f为200MHz(1拍为5ns)，则采用本实施例的输出控制方法后，检测到插值滤波器的抽取速率达到连续抽取时的抽取速率(也即1拍抽取1次)时，所述插值控制器暂停由累加的时钟偏差信号的整数倍溢出触发所述插值滤波器的抽取，强制2拍输出一个控制插值滤波器进行抽取的控制信号，也即，插值滤波器以折半抽取的固定抽取速率抽取，维持折半抽取10次，也即，100ns(2*10*5ns＝100ns)的时间后，插值控制器重行恢复由累加的时钟偏差信号的整数倍溢出触发所述插值滤波器的抽取。因此，采用本实施例的方法后，能够强制降低符号定时环的峰值输出速率，缓解下游处理模块的数据处理压力。

如图4所示，本发明实施例提供了一种符号定时环的输出控制装置，该装置包括：

限速处理模块，用于检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

速率恢复模块，当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

其中，图5所示为本实施例的符号定时环的输出控制装置的原理示意图。在原有的符号定时环的插值控制器中增加了检测插值滤波器抽取速率的检测支路、强制抽取速率为固定抽取速率的的控制支路和二选一开关控制支路，该开关控制支路用于在“时钟偏差决定抽取速率的控制支路”和“强制抽取速率为固定抽取速率的的控制支路”之间进行输出选通切换。

其中，所述速率阈值a设定为1，也即，所述速率阈值a设定为插值滤波器达到连续抽取时的抽取速率值。

其中，所述固定抽取速率b设定为1/2，也即，所述固定抽取速率b设定为插值滤波器折半抽取时的抽取速率值。

其中，所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。

优选地，所述速率阈值a＝1，所述固定抽取速率b＝1/2，所述次数阈值N＝10。

上述实施例提供的一种符号定时环的输出控制方法和装置，检测到插值滤波器的抽取速率达到速率阈值后，暂停由累加的时钟偏差信号的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取并维持一段时间，然后再恢复由累加的时钟偏差信号的整数倍溢出信号控制所述插值滤波器的抽取。该方法和装置能够降低符号定时环的最大输出速率，避免符号定时环不匀速输出造成的下游基带信号处理模块的时钟频率升高，提高整个基带处理系统的稳定性，减少功耗。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种符号定时环的输出控制方法，该方法包括：

检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

2.如权利要求1所述的方法，其特征在于：

所述速率阈值a设定为1，也即，所述速率阈值a设定为插值滤波器达到连续抽取时的抽取速率值。

3.如权利要求1或2所述的方法，其特征在于：

所述固定抽取速率b设定为1/2，也即，所述固定抽取速率b设定为插值滤波器折半抽取时的抽取速率值。

4.如权利要求2所述的方法，其特征在于：

所述固定抽取速率b＝1/2，所述次数阈值N＝10。

5.如权利要求1所述的方法，其特征在于：

所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。

6.一种符号定时环的控制装置，该装置包括：

限速处理模块，用于检测到插值滤波器的抽取速率达到速率阈值a，暂停由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取，控制所述插值滤波器以固定抽取速率b进行抽取；所述固定抽取速率b小于所述速率阈值a；

速率恢复模块，用于当所述插值滤波器以所述固定抽取速率b进行抽取的次数达到次数阈值N后，恢复由累加的时钟偏差的整数倍溢出信号控制所述插值滤波器的抽取。

7.如权利要求6所述的装置，其特征在于：

所述速率阈值a设定为1，也即，所述速率阈值a设定为插值滤波器达到连续抽取时的抽取速率值。

8.如权利要求6或7所述的装置，其特征在于：

所述固定抽取速率b设定为1/2，也即，所述固定抽取速率b设定为插值滤波器折半抽取时的抽取速率值。

9.如权利要求7所述的装置，其特征在于：

所述固定抽取速率b＝1/2，所述次数阈值N＝10。

10.如权利要求6所述的装置，其特征在于：

所述次数阈值N根据下游处理模块的数据处理能力和基带处理系统的符号同步性能进行设置，为经验值。