CN103579008A - 一种焊盘结构及其制备方法 - Google Patents

一种焊盘结构及其制备方法 Download PDF

Info

Publication number
CN103579008A
CN103579008A CN201210261996.2A CN201210261996A CN103579008A CN 103579008 A CN103579008 A CN 103579008A CN 201210261996 A CN201210261996 A CN 201210261996A CN 103579008 A CN103579008 A CN 103579008A
Authority
CN
China
Prior art keywords
layer
thickness
pad
dusts
pad metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210261996.2A
Other languages
English (en)
Other versions
CN103579008B (zh
Inventor
彭冰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210261996.2A priority Critical patent/CN103579008B/zh
Publication of CN103579008A publication Critical patent/CN103579008A/zh
Application granted granted Critical
Publication of CN103579008B publication Critical patent/CN103579008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种焊盘结构及其制备方法，包括：提供具有顶部金属层和顶部通孔的叠层；在所述叠层上沉积第一钝化层；蚀刻所述第一钝化层，形成第一开口以露出所述顶部金属层；沉积焊盘金属层，通过所述第一开口与顶部金属层相连；平坦化所述焊盘金属层；蚀刻所述焊盘金属层的两侧部分，以露出所述第一钝化层；沉积第二钝化层；蚀刻所述第二钝化层形成第二开口，以露出所述焊盘金属层。本发明中在沉积焊盘金属材料层时，增加所述焊盘金属材料层的厚度，然后执行一平坦化步骤，使所述焊盘金属材料层的表面更加平整，在进行结合线焊接过程中，所述焊接线球与所述焊盘金属材料层表面的接触面积变大，粘合力更强。

Description

一种焊盘结构及其制备方法
技术领域
本发明涉及半导体器件领域，具体地，本发明涉及一种焊盘结构及其制备方法。
背景技术
焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步，半导体的几何尺寸不断缩小，因此线结合焊盘的尺寸变得较小。在40nm以及小于该尺寸的器件中，越来越小的焊盘尺寸给焊线结合以及封装过程带来挑战。
例如目前焊盘结构的制备方法为：首先在介电质102中形成顶部金属层104，以及位于顶部金属层104下方的顶部通孔103，如图1a所示，在所述介电质以及所述顶部金属层104上方形成第一钝化层101，然后蚀刻所述第一钝化层101中间部位形成开口，以露出所述顶部金属层，如图1b所示，沉积焊盘金属层105并通过所述第一钝化层101上的开口与所述顶部金属层104连通，如图1c所示，蚀刻所述焊盘金属层105，保留位于顶部金属层104上方的焊盘金属层105，去除两侧的部分，如图1d所示，沉积第二钝化层106，如图1e所示，蚀刻所述第二钝化层，以露出所述焊盘金属层105，如图1f所示。
在半导体器件尺寸较大时，结合线和Al焊盘的粘合不存在技术问题，因为以往器件以及焊盘的尺寸足够大，所以结合线和焊盘之间的相接触、粘合的面积较大，较大的面积产生的粘合力可以满足焊接线结合以及封装的需要，但是随着器件尺寸的缩小，结合线和Al焊盘的粘合已经达到极限程度，特别是器件尺寸发展到28nm级别时，结合线和焊盘相互接触的面积变的很小，如图1g所示，目前焊盘金属层例如是Al层的表面层为一定弧度的凹形，导致焊接线球与Al焊盘之间的接触面积以及粘合力进一步降低，焊接线球很容易从焊盘表面脱落，使封装过程的稳定性降低。
因此，随着器件尺寸的不断缩小，如何克服结合线与焊盘金属层之间接触面积小，粘合力小，焊接线球容易脱落的问题，成为器件封装过程中必须要解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前在制备集成电路封装过程中所述焊盘容易发生裂纹以及损害的问题，提供了一种焊盘结构的制备方法，包括：
提供具有顶部金属层和顶部通孔的叠层；
在所述叠层上沉积第一钝化层；
蚀刻所述第一钝化层，形成第一开口以露出所述顶部金属层；
沉积焊盘金属层，通过所述第一开口与顶部金属层相连；
平坦化所述焊盘金属层；
蚀刻所述焊盘金属层的两侧部分，以露出所述第一钝化层；
沉积第二钝化层；
蚀刻所述第二钝化层形成第二开口，以露出所述焊盘金属层。
作为优选，所述第一钝化层包括依次层叠的PESIN层、PETEOS层、SiN层和TEOS层。
作为优选，所述PESIN层的厚度为650-850埃，所述PETEOS层的厚度为3800-4200埃，所述SiN层的厚度为650-850埃，所述TEOS层的厚度为2400-2600埃。
作为优选，所述PESIN层的厚度为750埃，所述PETEOS层的厚度为4000埃，所述SiN层的厚度为750埃，所述TEOS层的厚度为2500埃。
作为优选，所述第一钝化层的沉积方法为化学气相沉积法。
作为优选，所述焊盘金属层包括三层，自下而上依次为TaN层，第一Al层，第二Al层。
作为优选，所述TaN层的厚度为600-800埃，第一Al层的厚度为7.5-9.5千埃，第二Al层的厚度为7.5-9.5千埃。
作为优选，所述TaN层的厚度为700埃，第一Al层的厚度为8.5千埃，第二Al层的厚度为8.5千埃。
作为优选，所述焊盘金属层的沉积方法为物理气相沉积法。
作为优选，所述焊盘金属层的厚度比目标厚度多800-2000埃。
作为优选，所述焊盘金属层的厚度比目标厚度多1000埃
作为优选，所述平坦化所述焊盘金属层的过程中去除800-2000埃厚度的Al层。
作为优选，所述平坦化所述焊盘金属层的过程中去除1000埃厚度的Al层。
作为优选，所述第二钝化层包括依次层叠的PETEOS层和SiN层。
作为优选，所述PETEOS层厚度为5000-6000埃，所述SiN层的厚度为5000-7000埃。
作为优选，所述PETEOS层厚度为4000埃，所述SiN层的厚度为6000埃。
作为优选，所述第二钝化层的沉积方法为化学气相沉积法。
本发明还提供了一种上述方法制备得到的焊盘结构，其中，所述第二钝化层中第二开口所露出的焊盘金属层的表面为平面。
本发明中在沉积焊盘金属材料层时，增加所述焊盘金属材料层的厚度，然后执行一平坦化步骤，去除沉积过程中多余的焊盘金属材料层，得到想要的厚度，同时使所述焊盘金属材料层的表面更加平整，在进行结合线焊接过程中，所述焊接线球与所述焊盘金属材料层表面的接触面积变大，粘合力更强，在封装过程中不再发生焊接线球脱落的现象，使得封装过程更加稳定，效率更高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-g为现有技术中制备焊盘结构过程示意图；
图2为本发明制备焊盘结构流程示意图；
图3a-f为本发明制备焊盘结构过程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述焊盘结构以及制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明提供一种焊盘的制作方法。图2为根据本发明一个实施方式来制作焊盘的工艺流程图，图3a-f为根据本发明一个实施方式来制作焊盘工艺过程中各步骤所获得的器件的剖视图。
首先执行步骤201，形成具有顶部金属层和顶部通孔的叠层；
具体地，首先提供包含顶部金属层305和顶部通孔303的叠层，所述顶部金属层305和顶部通孔303下方可以为金属层和通孔形成的另一叠层，所述叠层最下方与所述器件的基板相连，所述部分并不是本发明的改进部分，因此在图3a中并没有画出。具体地，在本发明的一种实施方式中该叠层的形成方式可以为顶部通孔303下的金属层叠层形成后在所述介电质绝缘层302中形成顶部通孔303，然后在所述介电质绝缘层302中形成顶部金属层305，具体步骤包括首先以特定的图案为掩膜蚀刻所述介电质绝缘层以形成沟槽开口，利用金属材料填充开口以及进行平坦化工艺，即形成所述的顶部金属层305。需要说明的是，所述顶部金属层305和顶部通孔303的形成方法仅仅是示例性的，并不局限于所述方法，本领域技术人员可以根据需要进行选择。
执行步骤202在所述叠层上沉积第一钝化层，然后蚀刻所述第一钝化层，露出所述顶部金属层；
具体地，在所述叠层上方沉积第一钝化层301，所述钝化层包括等离子增强氮化硅层PESIN层、等离子增强正硅酸乙酯PETEOS层、SiN层以及正硅酸乙酯TEOS，层中的一种或多种的组合，在本发明中，所述第一钝化层301为上述各种材料的组合，所述第一钝化层包括依次层叠的PESIN层、PETEOS层、SiN层和TEOS层，作为优选，所述PESIN层的厚度为650-850埃，所述PETEOS层的厚度为3800-4200埃，所述SiN层的厚度为650-850埃，所述TEOS层的厚度为2400-2600埃；作为进一步优选，所述PESIN层的厚度为750埃，所述PETEOS（Plasma Enhanced TEOS）层的厚度为4000埃，所述SiN层的厚度为750埃，所述TEOS层的厚度为2500埃。作为优选，所述第一钝化层301的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法。
蚀刻所述第一钝化层301形成第一开口以露出所述顶部金属层305，具体地，在本发明的一具体实施方式中，在所述第一钝化层301上方形成光刻胶图案，然后在光刻胶两侧部位涂覆抗蚀剂，进行曝光在所述第一钝化层301上方形成光刻胶图案，所述图案位于第一钝化层的中间部位，以所述光刻胶图案为掩膜进行蚀刻，将图案转移至所述第一钝化层301上，同时露出所述顶部金属层305，所述蚀刻方法并不仅仅局限于上述事例，本领域技术人员可以根据需要进行选择，在此不再赘述。
执行步骤203然后沉积焊盘金属材料层；
沉积焊盘金属材料层304，所述通过所述开口与所述所述顶部金属层305相连，具体地，所述焊盘金属层可以为Al层，在本发明中所述焊盘金属层比现有技术中的金属层厚度要大，比现有技术中的焊盘金属层要厚1000埃左右，作为优选，所述焊盘金属层的厚度比目标厚度多800-2000埃；作为优选，所述焊盘金属层的厚度比目标厚度多1000埃，以便于后面的平坦化步骤。在本发明一种具体实施方式中，所述焊盘金属层包括三层，自下而上依次为TaN层，第一Al层，第二Al层，作为优选，所述TaN层的厚度为600-800埃，第一Al层的厚度为7.5-9.5千埃，第二Al层的厚度为7.5-9.5千埃。作为优选，所述TaN层的厚度为700埃，第一Al层的厚度为8.5千埃，第二Al层的厚度为8.5千埃。如图3a所示，其中所述虚线部分为两次沉积的示意图。作为优选，所述焊盘金属材料层304的沉积方法可以为化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积（PVD）法，其中在上述沉积过程中，第三次沉积所述厚度为6千埃的Al层时延长所述沉积时间。
执行步骤204平坦化所述焊盘金属材料层；
具体地，平坦化所述焊盘金属材料层304，以形成平坦的表面，所述平坦化步骤选用化学机械平坦化方法（CMP）,平坦化过程中去除所述步骤203中多沉积焊盘金属材料层304，作为优选，所述平坦化所述焊盘金属层的过程中去除800-2000埃厚度的Al层，作为优选，所述平坦化所述焊盘金属层的过程中去除1000埃厚度的Al层，在该步骤中去除800-2000埃厚度的焊盘金属材料层304，以得到目标厚度的焊盘金属材料层304，当然本发明中并局限于所述示例性厚度。经过所述平坦化，所述焊盘金属材料层304的表面为平面，如图3b所示，而不再是具有弧度“凹面”，在沉积、蚀刻第二钝化层后形成的凹槽的底面更加平整，在进行结合线焊接时所述焊接线球与所述平面的接触面积更大，粘合力更强，在封装过程中不再发生焊接线球脱落的现象，使得封装过程更加稳定，效率更高。
执行步骤205蚀刻所述焊盘金属材料层304，以露出所述第一钝化层301；
具体地，蚀刻所述焊盘金属材料层304，去除位于两侧的金属层，保留其中间部位，在本发明的一具体实施例中，可以在所述焊盘金属材料层304的中间部位形成光刻胶图案，以所述的光刻胶图案为掩膜进行蚀刻，将图案转移至所述焊盘金属材料层304，形成岛型的焊盘金属层，露出所述第一钝化层301，如图3c所示，最后去除所述光刻胶图案，去除方法可以选用本领域常用方法，例如高温氧化灰化法去除。
执行步骤206沉积第二钝化层；
具体地，沉积第二钝化层306覆盖所述剩余焊盘金属材料层304和露出的所述第一钝化层301，如图3d所示，所述第二钝化层可以包含两层，可以选用PESIN层、PETEOS层、SiN层以及TEOS层中的任意两种，作为优选，在本发明的具体实施方式中，所述第二钝化层306包括依次层叠的PETEOS层和SiN层。作为优选，所述PETEOS层厚度为5000-6000埃，所述SiN层的厚度为5000-7000埃。作为优选，所述PETEOS层厚度为4000埃，所述SiN层的厚度为6000埃。所述第二钝化层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为化学气相沉积（CVD）法。
执行步骤207蚀刻所述第二钝化层，形成第二开口，以露出所述焊盘金属材料层304；
具体地，在本发明一具体实施方式中可以在所述第二钝化层306上形成光刻胶层，在中间部分涂覆抗蚀剂，曝光在所述第二钝化层306中间部分形成光刻胶图案，然后以所述光刻胶图案为掩膜进行蚀刻，将图案转移至第二钝化层上，同时露出所述焊盘金属材料层304，作为焊接线结合的表面，最后去除所述光刻胶图案。
需要说明的是在本发明所述方法中多次涉及蚀刻步骤，所述蚀刻步骤可以选择本领域常用方法，例如干法、湿法蚀刻等，并没有严格限制，本领域技术人员可以根据需要进行选择，其中优选与蚀刻层和位于蚀刻层上方或者下方的材料层具有较大选择率的蚀刻方法。
本发明中在沉积焊盘金属材料层时，增加所述焊盘金属材料层的厚度，然后执行一平坦化步骤，去除沉积过程中多余的焊盘金属材料层，得到想要的厚度，同时使所述焊盘金属材料层的表面更加平整，在进行结合线焊接过程中，所述焊接线球与所述焊盘金属材料层表面的接触面积变大，粘合力更强，在封装过程中不再发生焊接线球脱落的现象，使得封装过程更加稳定，效率更高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (18)

1.一种焊盘结构的制备方法，包括：
提供具有顶部金属层和顶部通孔的叠层；
在所述叠层上沉积第一钝化层；
蚀刻所述第一钝化层，形成第一开口以露出所述顶部金属层；
沉积焊盘金属层，通过所述第一开口与顶部金属层相连；
平坦化所述焊盘金属层；
蚀刻所述焊盘金属层的两侧部分，以露出所述第一钝化层；
沉积第二钝化层；
蚀刻所述第二钝化层形成第二开口，以露出所述焊盘金属层。
2.根据权利要求1所述的方法，其特征在于，所述第一钝化层包括依次层叠的PESIN层、PETEOS层、SiN层和TEOS层。
3.根据权利要求2所述的方法，其特征在于，所述PESIN层的厚度为650-850埃，所述PETEOS层的厚度为3800-4200埃，所述SiN层的厚度为650-850埃，所述TEOS层的厚度为2400-2600埃。
4.根据权利要求2或3所述的方法，其特征在于，所述PESIN层的厚度为750埃，所述PETEOS层的厚度为4000埃，所述SiN层的厚度为750埃，所述TEOS层的厚度为2500埃。
5.根据权利要求1所述的方法，其特征在于，所述第一钝化层的沉积方法为化学气相沉积法。
6.根据权利要求1所述的方法，其特征在于，所述焊盘金属层包括三层，自下而上依次为TaN层，第一Al层和第二Al层。
7.根据权利要求6所述的方法，其特征在于，所述TaN层的厚度为600-800埃，第一Al层的厚度为7.5-9.5千埃，第二Al层的厚度为7.5-9.5千埃。
8.根据权利要求6或7所述的方法，其特征在于，所述TaN层的厚度为700埃，第一Al层的厚度为8.5千埃，第二Al层的厚度为8.5千埃。
9.根据权利要求1所述的方法，其特征在于，所述焊盘金属层的沉积方法为物理气相沉积法。
10.根据权利要求1所述的方法，其特征在于，所述焊盘金属层的厚度比目标厚度多800-2000埃。
11.根据权利要求1所述的方法，其特征在于，所述焊盘金属层的厚度比目标厚度多1000埃 。
12.根据权利要求1所述的方法，其特征在于，所述平坦化所述焊盘金属层的过程中去除800-2000埃厚度的Al层。
13.根据权利要求1所述的方法，其特征在于，所述平坦化所述焊盘金属层的过程中去除1000埃厚度的Al层。
14.根据权利要求1所述的方法，其特征在于，所述第二钝化层包括依次层叠的PETEOS层和SiN层。
15.根据权利要求14所述的方法，其特征在于，所述PETEOS层厚度为5000-6000埃，所述SiN层的厚度为5000-7000埃。
16.根据权利要求14或15所述的方法，其特征在于，所述PETEOS层厚度为4000埃，所述SiN层的厚度为6000埃。
17.根据权利要求1所述的方法，其特征在于，所述第二钝化层的沉积方法为化学气相沉积法。
18.一种权利要求1至17之一所述方法制备得到的焊盘结构，其中，所述第二钝化层中第二开口所露出的焊盘金属层的表面为平面。 
CN201210261996.2A 2012-07-26 2012-07-26 一种焊盘结构及其制备方法 Active CN103579008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210261996.2A CN103579008B (zh) 2012-07-26 2012-07-26 一种焊盘结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210261996.2A CN103579008B (zh) 2012-07-26 2012-07-26 一种焊盘结构及其制备方法

Publications (2)

Publication Number Publication Date
CN103579008A true CN103579008A (zh) 2014-02-12
CN103579008B CN103579008B (zh) 2017-11-10

Family

ID=50050514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210261996.2A Active CN103579008B (zh) 2012-07-26 2012-07-26 一种焊盘结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103579008B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN106670653A (zh) * 2015-11-11 2017-05-17 恩耐公司 防锈不锈钢雕刻
CN110600388A (zh) * 2019-09-30 2019-12-20 上海华力集成电路制造有限公司 改善铝焊盘结晶缺陷的方法
CN111509008A (zh) * 2020-04-20 2020-08-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253801A1 (en) * 2003-06-13 2004-12-16 Aptos Corporation Ultimate low dielectric device and method of making the same
US20050133934A1 (en) * 2003-12-23 2005-06-23 Mellody James P. Thermal interface material bonding
US20050280149A1 (en) * 2004-06-18 2005-12-22 Nec Electronics Corporation Semiconductor device
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
CN101568226A (zh) * 2008-04-21 2009-10-28 日本梅克特隆株式会社 多层柔性印刷线路板及其制造方法
CN102074518A (zh) * 2009-11-11 2011-05-25 钰桥半导体股份有限公司 具有凸柱/基座的散热座及导线的半导体芯片组体
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253801A1 (en) * 2003-06-13 2004-12-16 Aptos Corporation Ultimate low dielectric device and method of making the same
US20050133934A1 (en) * 2003-12-23 2005-06-23 Mellody James P. Thermal interface material bonding
US20050280149A1 (en) * 2004-06-18 2005-12-22 Nec Electronics Corporation Semiconductor device
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
CN101568226A (zh) * 2008-04-21 2009-10-28 日本梅克特隆株式会社 多层柔性印刷线路板及其制造方法
CN102074518A (zh) * 2009-11-11 2011-05-25 钰桥半导体股份有限公司 具有凸柱/基座的散热座及导线的半导体芯片组体
CN102456586A (zh) * 2010-10-27 2012-05-16 立锜科技股份有限公司 改善凸块结构封装可行性的接合垫平坦化工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN105384140B (zh) * 2014-08-31 2021-11-26 天工方案公司 电子装置中改进的堆叠结构
US11257774B2 (en) 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force
US11804460B2 (en) 2014-08-31 2023-10-31 Skyworks Solutions, Inc. Devices and methods related to stack structures including passivation layers for distributing compressive force
CN106670653A (zh) * 2015-11-11 2017-05-17 恩耐公司 防锈不锈钢雕刻
CN110600388A (zh) * 2019-09-30 2019-12-20 上海华力集成电路制造有限公司 改善铝焊盘结晶缺陷的方法
CN111509008A (zh) * 2020-04-20 2020-08-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN111509008B (zh) * 2020-04-20 2023-12-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN103579008B (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN105280610B (zh) 3dic互连器件及其形成方法
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
TWI458071B (zh) 晶片封裝體及其製造方法
US8525354B2 (en) Bond pad structure and fabricating method thereof
WO2010111601A2 (en) Methods of forming printable integrated circuit devices and devices formed thereby
CN105575890A (zh) 半导体装置及半导体装置的制造方法
TWI713147B (zh) 半導體裝置的形成方法
CN103579008A (zh) 一种焊盘结构及其制备方法
KR101057569B1 (ko) 3차원 반도체 장치의 제조 방법
JP2011049303A (ja) 電気部品およびその製造方法
CN105097777B (zh) 一种半导体器件及其制备方法
CN102237295B (zh) 半导体结构制造方法
JP2007531259A (ja) 半導体装置の製造方法及びこの方法により得られる半導体装置
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
US7872313B2 (en) Semiconductor device having an expanded storage node contact and method for fabricating the same
US20080157262A1 (en) Semiconductor devices with extended active regions and methods of forming the same
CN102130036B (zh) 浅沟槽隔离结构制作方法
US10192777B2 (en) Method of fabricating STI trench
WO2006118673A3 (en) Method of forming shallow trench isolation structures in the logic and memory areas
JP2010280055A (ja) Ｍｅｍｓデバイスおよびその製造方法
JP2009170805A (ja) 半導体装置の製造方法
CN103094180A (zh) 一种半导体器件的制造方法
JP2009194325A (ja) 半導体装置の製造方法及び半導体装置
CN103779234A (zh) 一种半导体器件封装结构以及制备方法
CN112520689B (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant