CN103559874B - 若干视频图像的无缝显示迁移 - Google Patents
若干视频图像的无缝显示迁移 Download PDFInfo
- Publication number
- CN103559874B CN103559874B CN201310476545.5A CN201310476545A CN103559874B CN 103559874 B CN103559874 B CN 103559874B CN 201310476545 A CN201310476545 A CN 201310476545A CN 103559874 B CN103559874 B CN 103559874B
- Authority
- CN
- China
- Prior art keywords
- gpu
- video display
- stream
- blanking interval
- gmux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
本申请公开了若干视频图像的无缝显示迁移。描述了用于将发送到显示设备的用户可视显示流从一个渲染显示流无缝地迁移到另一个渲染显示流的方法、装置与系统的示例实施例。对于一种实施例,从第一图形处理单元(GPU)和第二GPU两者接收镜像视频显示流,而且将发送到显示设备的视频显示流从来自第一GPU的视频显示流切换到来自第二GPU的视频显示流,其中切换是在与用于第二GPU的消隐间隔交叠的用于第一GPU的消隐间隔期间发生的。
Description
本申请是申请日为2009年10月13日申请号为200980145376.9(国际申请号:PCT/US2009/060550)发明名称为“若干视频图像的无缝显示迁移”的发明专利申请的分案申请。
技术领域
在此所述的各种实施例涉及用于将用户可视显示流从一个渲染(render)的显示流无缝地迁移(migrate)到另一个渲染的显示流的装置、系统和方法。
背景技术
图形处理单元(GPU)一般是用于个人计算机、工作站、游戏控制台、移动计算设备(例如,智能电话、PDA或者其它手持式计算设备)、或者其它视频硬件的专用图形渲染设备。GPU可以直接集成到设备的主板中,或者GPU可以驻留在耦接到所述主板的单独视频卡中,作为外部GPU。许多计算机都有集成的GPU,集成GPU可能没有它们的插件对应物即外部GPU那么强大。例如,为视频游戏寻求高性能图形的用户将常常为带现有集成GPU的系统添加外部GPU。此外,也可以使诸如中央处理单元(CPU)或者多核CPU内核的处理单元能够渲染图形。
添加外部GPU可以覆盖集成GPU的功能。可选地,两个或更多个GPU可以共担渲染图像用于显示的工作量:两个相同的图形卡耦接到主板并且以主-从配置设置。然后,这两个GPU通过划分显示的内容或者通过渲染交替的帧来分割工作量。对于划分显示的内容,从GPU可以渲染画面的一部分并将其发送到主GPU。同时,主GPU渲染画面的剩余部分并将其与来自从GPU的经渲染部分相组合,然后将其发送到显示设备。
随着系统中GPU的处理能力和个数的增加,也增加了对电力的需求。许多应用不需要外部GPU的处理能力。此外,用户可能想省电(例如,当靠电池运行设备时),并且用户愿意牺牲一些GPU处理能力来换取能量节约。鉴于以上所述,期望有一种装置、系统或者方法,将显示从第一GPU迁移到第二GPU并在第一GPU不使用的时候减少其汲取的电力。还期望无缝地迁移显示而基本上不中断到显示设备的显示流。
发明内容
描述了用于将用户可视显示流从一个渲染显示流无缝地迁移到另一个渲染显示流的方法、装置和系统的示例性实施例。对于一个实施例,从第一图形处理单元(GPU)和第二GPU两者接收镜像视频显示流,而且发送到显示设备的视频显示流从来自第一GPU的视频显示流切换到来自第二GPU的视频显示流,其中切换是在与第二GPU的消隐间隔(消隐间隔)交叠的第一GPU的消隐间隔期间发生的。
附图说明
本发明是通过例子来例示的,而且不受附图的限制,附图中相似的标号指示相似的元件,附图中:
图1例示了根据一种实施例可以执行无缝显示迁移的示例计算机系统。
图2例示了根据一种实施例、如在图1中所例示的示例显示控制器,其包括第一和第二图形处理单元(GPU)和图形复用器(GMUX),其中GMUX用于将显示流从一个GPU无缝地迁移到另一个GPU。
图3例示了根据一种实施例、如在图2中所例示的示例GMUX。
图4是根据一种实施例的例示显示迁移的示例方法的流程图。
图5是根据一种可选实施例的例示显示迁移的示例方法的流程图。
图6是根据一种实施例的显示第一GPU和第二GPU之间切换所涉及并受其影响的信号的示例时序图。
图7是根据一种可选实施例的显示第一GPU和第二GPU之间切换所涉及并受其影响的信号的示例时序图。
具体实施方式
本发明的各种实施例和方面将参考以下讨论的细节来描述,而且附图将例示各种实施例。以下描述和附图是用于例示本发明而不应当被解释为限制本发明。描述大量具体的细节是为了提供对本发明各种实施例的透彻理解。然而,在某些例子中,为了提供对本发明实施例的简洁讨论,没有描述众所周知或者常规的细节。
图1例示了可以例如执行参考图2-7所描述的无缝显示迁移的示例计算机系统100,也称为数据处理系统。对于一种实施例,在本公开的附图中所描述和示出的操作、处理、模块、方法和系统是要在一个或多个示例计算机系统100上作为指令集(例如,软件)(也称为计算机实现的方法)运行。示例计算机系统100通常代表个人或者客户端计算机、移动设备(例如,移动蜂窝设备、PDA、卫星电话、移动VoIP设备)和服务器。移动设备还将常常具有天线和微芯片,用来运行用于通信信号的射频接收和发送的协议。示例计算机系统100至少包括经一条或多条总线125彼此通信的处理器105(例如,中央处理单元(CPU)、图形处理单元(GPU)、多核处理器的内核或者其组合)、只读存储器(ROM)110、随机存取存储器(RAM)115和大型储存器120(例如,硬驱动器)。
示例计算机系统100还包括可以在其中实现一种实施例的显示控制器130。显示控制器130可以包括一个或多个GPU及用于在它们之间切换的装置和用于创建它们各自视频流的组合的装置。可选地,显示控制器130可以与计算机系统100中的各种其它部件合作,来实现一种实施例。
计算机系统100还包括显示设备135(例如,液晶显示器(LCD)或者阴极射线管(CRT)或者触摸屏、等离子体显示器、发光二极管(LED)、有机发光二极管(OLED),等等)、I/O控制器140及I/O设备145(例如,鼠标、键盘、调制解调器、网络接口、CD驱动器,等等)。在移动设备的情况下,网络接口设备可以是无线的,用于传送到无线网络(例如,蜂窝、Wi-Fi,等等)。移动设备可以包括一个或多个信号输入设备(例如,传声器、照相机、指纹扫描仪,等等),这些都没有示出。
储存器单元120包括机器可读的存储介质,在其上存储体现任何一个或者多个方法或者功能的一个或多个指令集(例如,软件)。软件在其被计算机系统100执行的过程中,还可以完全或者至少部分地驻留在RAM115或者ROM110中和/或在处理器105中,RAM115、ROM110和处理器105还构成机器可读的存储介质。软件还可以经网络接口设备140在网络(未示出)上发送或者接收。
图2例示了包括第一GPU205和第二GPU210及图形复用器(GMUX)215的示例显示控制器130,其中GMUX215用于将到达显示设备135的显示流从一个GPU无缝地改变到另一个GPU。对于一种实施例,第一GPU205和第二GPU210是具有不同能力的GPU,例如,集成的GPU和外部GPU。贯穿本说明书,对GPU的引用都可以包括专用图形处理单元、中央处理单元、多核处理单元的一个或多个内核,或者本领域中已知的使得能够渲染显示流的其它处理单元或控制器。为了简化,本说明书的剩余部分将渲染显示流的单元统称为GPU。
对于一种实施例,微处理器(CPU)105与软件应用合作,将原始显示数据发送到工作的第一GPU205。该第一GPU205渲染显示流,该显示流被传递到GMUX215。GMUX215接收指示第一GPU205是工作的选择和控制信号,并将来自第一GPU205的输出传递到显示设备135。所述选择和控制信号可以源自软件或者固件中的驱动器、窗口服务器、CPU105、计算机系统100中的其它控制器或者其组合。对于一种实施例,第一GPU205和第二GPU210显示流是低压差分信号(LVDS)显示流。
在操作中,CPU105可以作出从第一GPU205切换到第二GPU210的决定。这种决定可以是电源变化的结果—例如,膝上型计算机拔去了电源而且现在靠电池电力或者其它预定的电力设施运行。可选地,这种决定可以是用户输入的结果,例如软件切换。在又一种实施例中,这种决定是认识到软件应用程序与特定GPU不兼容、能利用特定GPU最优地执行或者有效运行的结果。例如,开始特定应用程序可以启动GPU切换。这种决定可以是为别的目的而请求使用工作的GPU的结果。对于一种实施例,切换是作为以上所述的一个或多个决定或者其它已知技术的组合的结果启动的。可选地,识别出与第二GPU210不兼容或者与切换不兼容的工作程序通常可以阻遏以上决定中的一个,来切换或者延迟所述切换,直到不兼容的程序终止。
对于一种实施例,一旦作出了从第一GPU205迁移到第二GPU210的决定,馈送到第一GPU205的原始显示数据就镜像到第二GPU210。对于一种实施例,CPU105、控制器、操作系统软件或者其组合创建镜像的原始显示数据。第一GPU205和第二GPU210都基于在计算机系统100中的镜像原始显示数据来渲染显示流,但只有来自一个GPU(例如,第一GPU205)的输出经GMUX215被发送到显示设备135。对于一种实施例,由第一GPU205和第二GPU210中每一个生成的输出不仅包含应用显示数据,还包含所有的显示数据,其包括但不限于背光数据、输出使能,等等。
对于一种实施例,GMUX215接收两个显示流都是工作的控制信号,并等待交叠的消隐间隔来将到显示设备135的输出从第一GPU205的输出切换到第二GPU210的输出。参考图3-7详细描述在这个消隐间隔中切换的实施例。
对于一种实施例,第一GPU205可通信耦接到第二GPU210。第一GPU205和第二GPU210可以共担渲染用来显示的图像的工作量。对于一种实施例,两个GPU以主-从关系合作,而且从GPU将显示流的渲染部分转发给主GPU。主GPU渲染显示流的剩余部分,并将其与从GPU的渲染部分相组合,然后将合成的输出发送到显示设备135。
图3例示了图2中的示例GMUX215。对于一种实施例,来自第一GPU205和第二GPU210的显示流输入到各自的数据时钟捕捉块305和310。数据时钟捕捉块305和310从GPU显示流提取视频时序信号,因此GMUX215可以同步GPU之间的切换。第一数据时钟和第二数据时钟被分开并发送到时钟MUX(复用器)325。
对于一种实施例,时钟MUX325是接收确定哪个数据时钟要传递到显示设备135上的选择信号的复用器。可选地,也可以使用可以配置成选择一个数据时钟的其它类型的选择电路。对于一种实施例,GMUX控制器335将选择信号提供给时钟MUX325,以便协调所选的数据时钟与所选的数据流。可选地,选择信号是由驱动器、CPU105、其它控制器或者本领域中已知的其它技术生成的。
将数据时钟分开的显示流分别输入到数据缓冲器315和数据缓冲器320。对于一种实施例,在数据缓冲器315和数据缓冲器320中比较两个显示流的消隐间隔。对于一种可选实施例,GMUX控制器335接收用于第一和第二数据流的每个消隐间隔。在比较消隐间隔时,如果两个显示流之间存在任何交叠,则GMUX控制器335确定在两个显示流之间存在多少交叠。对于一种实施例,交叠是由消隐间隔的交叠期间的显示行周期的量来测量的。当在消隐间隔的交叠期间存在预定量的显示行周期时,GMUX控制器335确定可以进行切换。对于一种实施例,消隐间隔是垂直的消隐间隔。对于可选实施例,消隐间隔是水平的消隐间隔。在其它实施例中,消隐间隔可以是垂直的或者水平的消隐间隔。如果GMUX控制器335确定数据显示流具有带足够交叠量的消隐间隔,则GMUX控制器335向时钟MUX325和数据MUX330发送选择信号,以便在消隐间隔的交叠期间迁移发送到显示设备135的显示流数据。
在消隐间隔期间,显示设备135不显示来自选定显示流的数据。刷新率是一秒钟之内显示硬件绘制其接收到的数据的次数。例如,如果显示设备135有慢的刷新率,则消隐间隔会被当作屏幕闪烁看到。相反,对于一种实施例,显示设备135的刷新率每秒钟绘制显示流多次,使得在实践中消隐间隔是用户察觉不到的—例如,60Hz。因此,在消隐间隔内完成的从一个GPU到另一个的迁移可以不中断可视显示流地执行。
一旦交叠的消隐间隔已经结束且迁移已经完成,则来自第二GPU210的显示流可以使用镜像显示来无缝地继续来自第一GPU205的显示流。对于一种实施例,GMUX控制器335将指示成功切换的控制信号发送到处理器、操作系统、固件控制器、GPU或者用于GPU的其它硬件或软件控制器。然后,发送到第一GPU205的镜像的原始显示数据可以终止,而且由第一GPU205汲取的电力可以减少。对于一种实施例,第一GPU205可以完全断电。
对于一种实施例,从第一GPU205到第二GPU210迁移的过程在第二GPU210开始渲染镜像显示数据之后针对第一GPU205的选择消隐间隔内开始。对于一种实施例,所选的消隐间隔是一旦第二GPU210开始渲染镜像显示数据起用于第一GPU205的第一个消隐间隔。如果用于第一GPU205和第二GPU210的消隐间隔在所选的消隐间隔内不交叠,则GMUX215的输出在来自第一GPU205的最后一帧完成时,即,在所选的消隐间隔内保持,直到第二GPU210进入消隐间隔。对于一种实施例,通过将GMUX215的输出与第一GPU205的输出的下一帧解耦并在所选的消隐间隔内保持显示流装配器340达比所接收到的所选消隐间隔长的时间,来自第一GPU205的显示流在消隐间隔内保持。对于一种实施例,GMUX控制器335向显示流装配器340发送控制信号,以便在所选的消隐间隔内保持发送到显示设备135的输出显示流。对于一种实施例,一旦GMUX215的输出被保持,就在针对第一GPU205的所选消隐间隔期间进行从第一GPU205到第二GPU210的输出的切换。对于可选实施例,一旦GMUX215的输出被保持,在所选消隐间隔之间的任何时间并且当第二GPU210进入消隐间隔时,完成从第一GPU的输出到第二GPU的输出的切换。一旦第二GPU210进入消隐间隔,GMUX215的输出就可以耦接到来自第二GPU210的输出。
依赖于显示设备和造成交叠所需的延迟量,显示设备的刷新将被延迟,有可能造成所显示图像的某种褪色(fade)—例如,朝白色褪色或者朝黑色褪色。不管怎样,延迟最长将是输出一帧所需的时间。例如,帧可以每16毫秒刷新一次,因此最长延迟将是16毫秒。因此,切换的发生基本上不会中断可视显示。
对于一种实施例,对可视显示流的实质中断是由于失去对显示器锁相环(PLL)的锁定而产生的,这造成显示设备135变成一片空白,直到PLL重新锁定。可选地,对可视显示流的实质中断是由于帧撕裂产生的,其中来自第一GPU205的显示流和来自第二GPU210的显示流都发送到显示设备135,而没有协调合成的显示流。对可视显示流的更多中断可以是显示图像的劣化质量和本领域中已知的其它假象。
对于可选实施例,GPU之间的切换是不对可视显示流有任何中断地执行的,包括对显示图像的任何可能褪色。如果GPU在预定的时间量中经历交叠的消隐间隔,则GPU的输出之间的切换是无中断地或者无需对任何一个GPU进行操纵地执行的。可选地,如果第一GPU205和第二GPU210的时钟以相似的速率操作(但不是相同和同步的速率),则交叠的消隐间隔要花比预定时间量多的时间来发生。对于一种实施例,如果GMUX控制器335在预定的时间量中没有遇到交叠的消隐间隔,则GMUX控制器335发送改变第二GPU210时钟速率的信号。发送到第二GPU210的镜像原始显示数据被暂时终止,第二GPU210的时钟重新设置成新的速率,原始显示数据再次镜像到第二GPU210,而且GMUX控制器335重新比较两个消隐间隔,来搜索在预定时间量期满之前的交叠。
在请求GPU迁移时,计算机系统100可能正在运行与第二GPU210不兼容的程序,而且如果不终止该不兼容的程序,就不能完成到第二GPU210的简单迁移。应用程序可能知道有一个工作的GPU和一个或多个非工作的GPU的事实。此外,应用程序可以与系统100通信,以便宣传它们与各种GPU的兼容性。与切换到第二GPU210兼容的那些应用程序知道用于第二GPU210的能力和对应设置,因此可以在工作时为无缝切换作准备。例如,当在GPU之间进行切换时,应用程序将不需要从头开始创建新的显示环境。这可以影响到变量的确定,其中的变量例如是绘制颜色、观看与投射变换、照明特性、材料属性,等等。另一方面,如果应用程序与切换到第二GPU210不兼容,则操作系统、驱动器、CPU105、其它控制器或者本领域中已知的其它技术保护该应用程序不受系统中与其不兼容的任何GPU存在的影响。例如,与第一GPU205兼容但与第二GPU210不兼容的应用程序将只知道第一GPU205。
对于一种实施例,在给第二GPU210加电和启动切换之前,需要确定工作程序与第二GPU210兼容并与切换兼容。可选地,可以不管工作的不兼容程序如何都进行切换。对于一种实施例,第一GPU将用于不兼容程序的渲染显示流直接发送到第二GPU,同时继续向GMUX215发送完整的显示流。尽管第二GPU已加电而且其它原始显示数据镜像到两个GPU,但是所述不兼容程序继续运行,就好象第一GPU205是唯一的渲染实体一样。第二GPU210将从来自第一GPU205的渲染数据与由第二GPU210渲染的显示流剩余部分的组合来创建合成输出。第二GPU210将合成的输出发送到GMUX215。如上所述,从第一GPU205显示流到第二GPU210显示流的迁移在交叠的消隐间隔中发生。GMUX控制器335向操作系统、固件控制器、GPU或者其它用于GPU的控制器发送指示成功切换的控制信号。
对于一种实施例,在成功切换之后,发送到第一GPU205的镜像的原始显示数据终止,但是用于不兼容程序的原始显示数据继续发送到第一GPU205。相应地,当第二GPU210依赖于第一GPU205来渲染用于不兼容程序的显示数据时,第一GPU205可以停止向GMUX215发送完整的显示流,但仍保持工作。一旦不兼容程序已经终止,则确定对第一GPU205的依赖终止。于是,由第一GPU205汲取的电力可以减少。
对于可选实施例,如果对第一GPU205的依赖还没有终止,则系统可以切换回只有第一GPU205,类似于以上所述的切换。对于一种实施例,响应于切换到第二GPU210之后预定的时间量期满,确定切换回第一GPU205。例如,如果进行切换最初是为了省电,则同时运行两个GPU的延长时段可能比只是继续单独运行更高功率处理器消耗更多的电力。
对于一种实施例,数据MUX330是复用器,该复用器接收确定哪个数据显示流传递到显示设备135上的选择信号。可选地,也可以使用可以配置成选择一个数据显示流的其它类型的选择电路。对于一种实施例,GMUX控制器335向时钟MUX325提供协调所选数据时钟与所选数据流的选择信号。可选地,选择信号是由驱动器、CPU105、其它控制器或者本领域中已知的其它技术生成的。
对于一种实施例,显示流装配器340接收被选的数据时钟与被选的数据流,将它们组装到单个显示流中,并将被选的显示流发送到显示设备135。对于可选实施例,被选的数据时钟和被选的数据流不组合,而是单独地发送到显示设备135。
图4是例示如参考图1-3所述的显示迁移的示例方法的流程图。在块405检测将显示设备135从第一GPU205迁移到第二GPU210的请求。对于一种实施例,在块410,该方法可以要求所有的工作程序都与切换到第二GPU210兼容。如果不是所有的工作程序都与切换到第二GPU210兼容,则该方法在不兼容的程序终止之前将不会继续。可选地,该方法可以跳过块410。在块415,对第二GPU210加电。在块420,将原始显示数据镜像并发送到第二GPU210。如果与第二GPU210不兼容的程序在运行,则在块420,第一GPU205将用于不兼容程序的渲染显示数据发送到第二GPU210。在块425,一旦两个GPU都输出渲染显示流,则确定这两个显示流在针对第一GPU205的选择消隐间隔期间是否有足以迁移显示流的交叠消隐间隔。对于一种实施例,所选的消隐间隔是一旦第二GPU210开始渲染镜像的显示数据起用于第一GPU205的第一个消隐间隔。
如果出现足够的交叠消隐间隔,则在块430,在该交叠的消隐间隔中切换所选的显示流。当成功切换时,在块435到第一GPU205的原始数据馈送终止。如果与第二GPU210不兼容的程序在运行,则与该不兼容程序相关的原始数据馈送继续到第一GPU205,而不管镜像是否终止。在块440,该方法确定由于不兼容程序造成的对第一GPU205的依赖是否保持。如果没有不兼容的程序在运行,则在块445,减少由第一GPU205汲取的电力。
对于一种实施例,如果不兼容的程序在运行而且因此对第一GPU205的依赖还没有终止,则在块445减少对第一GPU205的电力之前,在块450该方法等待该程序终止。在可选实施例中,如果对第一GPU205的依赖还没有终止,则在块455该方法可选地切换回第一GPU205。对于一种实施例,该方法可以在成功切换之后等待预定的时间量到期,以确定对第一GPU205的依赖还没有终止并切换回第一GPU205。
如果在针对第一GPU205的选择消隐间隔内没有出现足够的交叠消隐间隔,则在块460,在针对第一GPU205的选择消隐间隔内保持GMUX215的输出,直到第二GPU进入消隐间隔。然后,在块430,在所选的消隐间隔和用于第二GPU210的消隐间隔的交叠期间切换所选的显示流,流程如上所述继续。
图5是例示如参考图1-3所述的显示迁移的可选示例方法的流程图。在块505检测将显示设备135从第一GPU205迁移到第二GPU210的请求。对于一种实施例,在块510,该方法可以要求所有的工作程序都与切换到第二GPU210兼容。如果不是所有的工作程序都与切换到第二GPU210兼容,则该方法在不兼容的程序终止之前将不会继续。可选地,该方法可以跳过块510。在块515,给第二GPU210加电。在块520,将原始显示数据镜像并发送到第二GPU210。如果与第二GPU210不兼容的程序在运行,则第一GPU205将用于不兼容程序的渲染显示数据发送到第二GPU210。在块525,一旦两个GPU都输出渲染显示流,则确定这两个显示流在预定的时间量到期之前是否有足以迁移显示流的交叠消隐间隔。
如果出现足够的交叠消隐间隔,则在块530,在该交叠的消隐间隔期间切换所选的显示流。当成功切换时,在块535终止到第一GPU205的原始数据馈送。如果与第二GPU210不兼容的程序在运行,则与不兼容程序相关的原始数据馈送继续到第一GPU205,而不管镜像是否终止。在块540,该方法确定由于不兼容程序造成的对第一GPU205的依赖是否保持。如果没有不兼容的程序在运行,则在块545,减少由第一GPU205汲取的电力。
对于一种实施例,如果不兼容的程序在运行而且因此对第一GPU205的依赖还没有终止,则在块545减少对第一GPU205的电力之前,在块550该方法等待该程序终止。在可选实施例中,如果对第一GPU205的依赖还没有终止,则在块555该方法可选地切换回第一GPU205。对于一种实施例,该方法可以在成功切换之后等待预定的时间量到期,以确定对第一GPU205的依赖还没有终止并切换回第一GPU205。
如果在预定的时间量内没有出现足够的交叠消隐间隔,则在块560,终止到第二GPU210的原始数据馈送。在块565改变第二GPU的时钟速率并且该方法在块520继续。
图6是显示根据一种实施例在第一GPU和第二GPU之间的切换所涉及并受其影响的信号的示例时序图。图6示出了第一消隐间隔610和第二消隐间隔620的比较,及在第一GPU205和第二GPU210之间切换的GMUX选择信号630。GMUX输出640反映了与第一消隐间隔610相关的输出,直到切换完成,然后它将反映与第二消隐间隔620相关的输出。在这个例子中,所选的消隐间隔是在两个GPU都渲染镜像的显示流之后针对第一GPU205的第一次出现的消隐间隔。GMUX输出640在这个消隐间隔内保持,直到第二GPU210进入其下一个消隐间隔。对于一种实施例,对消隐间隔状态的确定在GMUX控制器335中发生。在保持GMUX输出640和用于第二GPU210的消隐间隔中的任何时候,GMUX选择630可以改变,例如从逻辑零变成逻辑一,以便将显示流从第一GPU205切换到第二GPU210。对于一种实施例,GMUX选择630发送到数据MUX330和时钟MUX325两者,以便切换独立的数据和时钟流。
图7是显示根据可选实施例在第一GPU和第二GPU之间的切换所涉及并受其影响的信号的示例时序图。图7示出了第一消隐间隔710和第二消隐间隔720的比较,及在消隐间隔740交叠期间在第一GPU205和第二GPU210之间切换的GMUX选择信号730。对于一种实施例,消隐间隔的比较在GMUX控制器335中发生。对于一种实施例,一旦两个GPU都渲染了显示流,就确定何时两个显示流具有足以将显示从第一显示流迁移到第二显示流的交叠消隐间隔740。在交叠消隐间隔740期间,GMUX选择信号730改变,例如从逻辑零变成逻辑一,以便将显示流从第一GPU205切换到第二GPU210。GMUX输出750反映与第一消隐间隔710相关的输出,直到GMUX选择730切换了显示流。在切换之后,GMUX输出750反映与第二消隐间隔720相关的输出。对于一种实施例,GMUX选择730发送到数据MUX330和时钟MUX325两者,以便切换独立的数据和时钟流。
在以上所述的说明书中,已经参考具体的示例实施例对本发明进行了描述。很显然,在不背离如以下权利要求所述本发明的更广泛主旨与范围的情况下,可以对其进行各种修改。一件制造品可以用于存储以上所述实施例的至少一些功能的程序代码。存储程序代码的制造品可以体现为但不限于,一种或多种存储器(例如,一种或多种闪速存储器、随机存取存储器-静态、动态或者其它)、光盘、CD-ROM、DVD-ROM、EPROM、EEPROM、磁或光卡或者其它类型适于存储电子指令的机器可读介质。此外,本发明的实施例可以在,但不限于,利用FPGA、ASIC、处理器、计算机或者包括网络的计算机系统的硬件或固件中实现。硬件或软件实现的模块和部件可以分开或者组合,而不显著改变本发明的实施例。相应地,本说明书与附图应当从例示的意义上而不是从约束的意义上来理解。
Claims (14)
1.一种视频显示系统,包括:
第一图形处理单元GPU和第二图形处理单元GPU;
数据复用器MUX,其可操作地耦接到第一图形处理单元GPU和第二图形处理单元GPU;
显示流装配器单元(340),其被配置为从数据复用器MUX接收一个视频信号并至少部分基于所述一个视频信号来提供视频输出显示流;以及
GMUX控制器,其被配置为
分别从第一图形处理单元GPU和第二图形处理单元GPU接收第一消隐间隔和第二消隐间隔,第一消隐间隔和第二消隐间隔基于来自第一图形处理单元GPU和第二图形处理单元GPU的相应的第一输入视频显示流和第二输入视频显示流,
确定第一输入视频显示流的第一消隐间隔与第二输入视频显示流的第二消隐间隔重叠是否少于指定量,
确定第一输入视频显示流是否已经进入消隐间隔,以及
向显示流装配器单元(340)发送控制信号以将视频输出显示保持在第一消隐间隔内,使得能够在第一消隐间隔与第二消隐间隔重叠的时段中在第一输入视频显示流与第二输入视频显示流之间切换。
2.如权利要求1所述的视频显示系统,其中,GMUX控制器进一步被配置为发送指示图形处理单元GPU之间的成功切换的信号,导致降低给第一GPU的电力。
3.如权利要求2所述的视频显示系统,其中,GMUX控制器进一步被配置为:降低给第一图形处理单元GPU的时钟速率,以在预定的时间量内引起交叠的消隐间隔。
4.如权利要求2所述的视频显示系统,其中,GMUX控制器进一步被配置为:关断给第一图形处理单元GPU的电力,以降低给第一图形处理单元GPU的电力。
5.如权利要求1所述的视频显示系统,还包括:
第一数据时钟捕捉块,其被配置为接收第一输入视频显示流以及从第一输入视频显示流生成第一视频数据信号和第一视频时钟信号,其中,第一视频数据信号被可操作地耦接到数据复用器MUX的第一输入端;
第二数据时钟捕捉块,其被配置为接收第二输入视频显示流以及从第二输入视频显示流生成第二视频数据信号和第二视频时钟信号,其中,第二视频数据信号被可操作地耦接到数据复用器MUX的第二输入端;以及
时钟复用器MUX,其被配置为接收第一和第二视频时钟信号。
6.如权利要求5所述的视频显示系统,其中,GMUX控制器在提供第一输出视频显示流时被进一步配置为:
将第一视频时钟信号从时钟复用器路由至显示流装配器单元(340);以及
将第一视频数据信号从数据复用器MUX(330)路由至显示流装配器单元(340)。
7.如权利要求1所述的视频显示系统,其中,GMUX控制器被进一步配置为:确定第二输入视频显示流是否已经进入指定的消隐间隔。
8.如权利要求7所述的视频显示系统,其中,GMUX控制器在确定第二输入视频显示流已经进入指定的消隐间隔时被进一步配置为:确定第二输入视频显示流已经进入指定的垂直消隐间隔。
9.如权利要求7所述的视频显示系统,其中,GMUX控制器在确定第二输入视频显示流已经进入指定的消隐间隔时被进一步配置为:在第二图形处理单元GPU开始供应第二输入视频显示流之后,确定第二输入视频显示流已经进入第一消隐间隔。
10.如权利要求1所述的视频显示系统,其中,GMUX控制器在确定第一输入视频显示流与第二输入视频显示流在预定的时间量中没有交叠的消隐间隔时被进一步配置为改变第二图形处理单元GPU的时钟速率。
11.如权利要求1所述的视频显示系统,其中,GMUX控制器在从第二GPU接收第二输入视频显示流时被进一步配置为:
从请求方接收从使用第一图形处理单元GPU切换到使用第二图形处理单元GPU的请求;以及
确定请求方与第二图形处理单元GPU兼容。
12.如权利要求1所述的视频显示系统,其中,第二输入视频显示流是第一输入视频显示流的镜像。
13.如权利要求1所述的视频显示系统,其中,GMUX控制器进一步被配置为:
作为有效地给第二图形处理单元GPU供电的先决条件,由于第二图形处理单元GPU与工作程序不兼容,确定第二图形处理单元GPU不可兼容用于生成第二输出视频显示流。
14.如权利要求1所述的视频显示系统,其中,GMUX控制器还被配置成向时钟复用器MUX(325)提供选择信号来协调数据时钟与数据流。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/250,502 US8300056B2 (en) | 2008-10-13 | 2008-10-13 | Seamless display migration |
US12/250,502 | 2008-10-13 | ||
CN2009801453769A CN102216978B (zh) | 2008-10-13 | 2009-10-13 | 若干视频图像的无缝显示迁移 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801453769A Division CN102216978B (zh) | 2008-10-13 | 2009-10-13 | 若干视频图像的无缝显示迁移 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103559874A CN103559874A (zh) | 2014-02-05 |
CN103559874B true CN103559874B (zh) | 2017-06-27 |
Family
ID=42025696
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801453769A Active CN102216978B (zh) | 2008-10-13 | 2009-10-13 | 若干视频图像的无缝显示迁移 |
CN201310476545.5A Active CN103559874B (zh) | 2008-10-13 | 2009-10-13 | 若干视频图像的无缝显示迁移 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801453769A Active CN102216978B (zh) | 2008-10-13 | 2009-10-13 | 若干视频图像的无缝显示迁移 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8300056B2 (zh) |
EP (1) | EP2347405A2 (zh) |
JP (2) | JP5303035B2 (zh) |
KR (2) | KR101445519B1 (zh) |
CN (2) | CN102216978B (zh) |
WO (1) | WO2010045259A2 (zh) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8300056B2 (en) | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
US9865233B2 (en) * | 2008-12-30 | 2018-01-09 | Intel Corporation | Hybrid graphics display power management |
US20100220101A1 (en) * | 2009-02-27 | 2010-09-02 | Nvidia Corporation | Multiple graphics processing unit system and method |
US9075559B2 (en) * | 2009-02-27 | 2015-07-07 | Nvidia Corporation | Multiple graphics processing unit system and method |
US8310488B2 (en) * | 2009-04-02 | 2012-11-13 | Sony Computer Intertainment America, Inc. | Dynamic context switching between architecturally distinct graphics processors |
US8648868B2 (en) | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
US8797334B2 (en) | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US20110292292A1 (en) * | 2010-05-25 | 2011-12-01 | Freescale Semiconductor, Inc | Method and apparatus for displaying video data |
JP5539051B2 (ja) * | 2010-06-14 | 2014-07-02 | キヤノン株式会社 | レンダリングプロセッサ |
US8922566B2 (en) * | 2010-06-28 | 2014-12-30 | Nvidia Corporation | Rechargeable universal serial bus external graphics device and method |
US9622278B2 (en) | 2010-10-26 | 2017-04-11 | Kingston Digital Inc. | Dual-mode wireless networked device interface and automatic configuration thereof |
US10237253B2 (en) | 2011-09-09 | 2019-03-19 | Kingston Digital, Inc. | Private cloud routing server, private network service and smart device client architecture without utilizing a public cloud based routing server |
US11863529B2 (en) | 2011-09-09 | 2024-01-02 | Kingston Digital, Inc. | Private cloud routing server connection mechanism for use in a private communication architecture |
US9203807B2 (en) | 2011-09-09 | 2015-12-01 | Kingston Digital, Inc. | Private cloud server and client architecture without utilizing a routing server |
US10601810B2 (en) | 2011-09-09 | 2020-03-24 | Kingston Digital, Inc. | Private cloud routing server connection mechanism for use in a private communication architecture |
US9781087B2 (en) | 2011-09-09 | 2017-10-03 | Kingston Digital, Inc. | Private and secure communication architecture without utilizing a public cloud based routing server |
US11683292B2 (en) | 2011-09-09 | 2023-06-20 | Kingston Digital, Inc. | Private cloud routing server connection mechanism for use in a private communication architecture |
US9935930B2 (en) | 2011-09-09 | 2018-04-03 | Kingston Digital, Inc. | Private and secure communication architecture without utilizing a public cloud based routing server |
US20130163195A1 (en) * | 2011-12-22 | 2013-06-27 | Nvidia Corporation | System, method, and computer program product for performing operations on data utilizing a computation module |
US9009712B2 (en) * | 2012-03-16 | 2015-04-14 | Advanced Micro Devices, Inc. | GPU distributed work-item queuing |
US9772668B1 (en) | 2012-09-27 | 2017-09-26 | Cadence Design Systems, Inc. | Power shutdown with isolation logic in I/O power domain |
US10021180B2 (en) | 2013-06-04 | 2018-07-10 | Kingston Digital, Inc. | Universal environment extender |
US9818379B2 (en) | 2013-08-08 | 2017-11-14 | Nvidia Corporation | Pixel data transmission over multiple pixel interfaces |
KR102133531B1 (ko) | 2013-08-23 | 2020-07-13 | 삼성전자주식회사 | 컨텐츠 재생 방법 및 그에 따른 단말, 그에 따른 시스템 |
JP6421920B2 (ja) * | 2014-09-03 | 2018-11-14 | カシオ計算機株式会社 | 表示装置及びその表示制御方法、制御プログラム |
JP6432767B2 (ja) * | 2014-09-22 | 2018-12-05 | カシオ計算機株式会社 | 電子機器及びその制御方法、制御プログラム |
US9564108B2 (en) * | 2014-10-20 | 2017-02-07 | Amlogic Co., Limited | Video frame processing on a mobile operating system |
US9965823B2 (en) | 2015-02-25 | 2018-05-08 | Microsoft Technology Licensing, Llc | Migration of graphics processing unit (GPU) states |
US9971708B2 (en) | 2015-12-02 | 2018-05-15 | Advanced Micro Devices, Inc. | System and method for application migration between docking station and dockable device |
KR102502569B1 (ko) | 2015-12-02 | 2023-02-23 | 삼성전자주식회사 | 시스템 리소스 관리를 위한 방법 및 장치 |
CN105611234B (zh) * | 2015-12-21 | 2018-09-28 | 中国科学院长春光学精密机械与物理研究所 | 嵌入式系统任意帧频数字图像模拟显示方法 |
JP6168672B1 (ja) * | 2016-03-24 | 2017-07-26 | 株式会社日立国際電気 | 映像切替装置を備えた符号化装置および映像切替検知方法を含む符号化方法 |
US10812549B1 (en) * | 2016-06-07 | 2020-10-20 | Apple Inc. | Techniques for secure screen, audio, microphone and camera recording on computer devices and distribution system therefore |
US20180121213A1 (en) * | 2016-10-31 | 2018-05-03 | Anthony WL Koo | Method apparatus for dynamically reducing application render-to-on screen time in a desktop environment |
US10929944B2 (en) * | 2016-11-23 | 2021-02-23 | Advanced Micro Devices, Inc. | Low power and low latency GPU coprocessor for persistent computing |
CN108572891B (zh) * | 2017-03-10 | 2022-06-17 | 鸿富锦精密工业(武汉)有限公司 | 显卡连接提示电路 |
US20190066368A1 (en) * | 2017-08-30 | 2019-02-28 | Texas Instruments Incorporated | Three-Dimensional Cluster Simulation on GPU-Less Systems |
US10224003B1 (en) * | 2017-09-29 | 2019-03-05 | Intel Corporation | Switchable hybrid graphics |
CN110928394A (zh) * | 2018-08-31 | 2020-03-27 | Oppo广东移动通信有限公司 | 屏幕显示方法及电子设备 |
US11430410B2 (en) * | 2020-06-01 | 2022-08-30 | Ati Technologies Ulc | Display cycle control system |
US11763414B2 (en) * | 2020-09-23 | 2023-09-19 | Ati Technologies Ulc | Glitchless GPU switching at a multiplexer |
US11688031B2 (en) | 2020-10-01 | 2023-06-27 | Ati Technologies Ulc | Resynchronization of a display system and GPU after panel self refresh |
CN114520883B (zh) * | 2020-11-19 | 2024-03-15 | 西安诺瓦星云科技股份有限公司 | 视频源切换方法和装置以及视频处理设备 |
US20220189435A1 (en) * | 2020-12-15 | 2022-06-16 | Intel Corporation | Runtime switchable graphics with a smart multiplexer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1797345A (zh) * | 2004-12-30 | 2006-07-05 | 微软公司 | 用于虚拟化图形子系统的系统和方法 |
US7119808B2 (en) * | 2003-07-15 | 2006-10-10 | Alienware Labs Corp. | Multiple parallel processor computer graphics system |
CN1892509A (zh) * | 2005-06-28 | 2007-01-10 | 佳能株式会社 | 应用程序管理系统、应用程序管理方法、程序及存储介质 |
Family Cites Families (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4102491A (en) | 1975-12-23 | 1978-07-25 | Instrumentation Engineering, Inc. | Variable function digital word generating, receiving and monitoring device |
US4862156A (en) | 1984-05-21 | 1989-08-29 | Atari Corporation | Video computer system including multiple graphics controllers and associated method |
EP0481534B1 (en) | 1984-07-23 | 1998-01-14 | Texas Instruments Incorporated | Video system |
US4691289A (en) * | 1984-07-23 | 1987-09-01 | Texas Instruments Incorporated | State machine standard cell that supports both a Moore and a Mealy implementation |
JPS63159983A (ja) | 1986-12-23 | 1988-07-02 | Dainippon Screen Mfg Co Ltd | ルツクアツプテ−ブルデ−タの生成方法および装置 |
US5341470A (en) | 1990-06-27 | 1994-08-23 | Texas Instruments Incorporated | Computer graphics systems, palette devices and methods for shift clock pulse insertion during blanking |
JPH04176277A (ja) * | 1990-11-09 | 1992-06-23 | Matsushita Electric Ind Co Ltd | 映像ミュート回路 |
US5155595A (en) | 1991-01-31 | 1992-10-13 | Lsi Logic Corp. | Genlock frequency generator |
JPH066708A (ja) * | 1992-06-23 | 1994-01-14 | Mitsubishi Electric Corp | 画面表示装置 |
JPH06149181A (ja) * | 1992-11-02 | 1994-05-27 | Nippondenso Co Ltd | 映像表示装置 |
JPH0738806A (ja) * | 1993-07-22 | 1995-02-07 | Sanyo Electric Co Ltd | 信号切換装置 |
US6067613A (en) | 1993-11-30 | 2000-05-23 | Texas Instruments Incorporated | Rotation register for orthogonal data transformation |
EP0734011A3 (en) * | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
JPH10173995A (ja) * | 1996-12-06 | 1998-06-26 | Nec Shizuoka Ltd | ビデオ信号切り替え回路 |
US5969728A (en) | 1997-07-14 | 1999-10-19 | Cirrus Logic, Inc. | System and method of synchronizing multiple buffers for display |
US5943064A (en) | 1997-11-15 | 1999-08-24 | Trident Microsystems, Inc. | Apparatus for processing multiple types of graphics data for display |
JP3464924B2 (ja) | 1998-03-13 | 2003-11-10 | 株式会社東芝 | 同期制御回路 |
US6385208B1 (en) | 1998-06-02 | 2002-05-07 | Cisco Technology, Inc. | Serial media independent interface |
US6275893B1 (en) | 1998-09-14 | 2001-08-14 | Compaq Computer Corporation | Method and apparatus for providing seamless hooking and intercepting of selected kernel and HAL exported entry points in an operating system |
US6738856B1 (en) | 1999-01-19 | 2004-05-18 | Sequel Imaging, Inc | External display peripheral for coupling to a universal serial bus port or hub on a computer |
US6424320B1 (en) | 1999-06-15 | 2002-07-23 | Ati International Srl | Method and apparatus for rendering video |
US6624816B1 (en) | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
US6557065B1 (en) | 1999-12-20 | 2003-04-29 | Intel Corporation | CPU expandability bus |
US6778187B1 (en) | 1999-12-27 | 2004-08-17 | Oak Technology, Inc. | Methods and devices to process graphics and/or video data |
US6624817B1 (en) | 1999-12-31 | 2003-09-23 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
EP1158484A3 (en) | 2000-05-25 | 2008-12-31 | Seiko Epson Corporation | Processing of image data supplied to image display apparatus |
JP3718832B2 (ja) * | 2000-05-31 | 2005-11-24 | 松下電器産業株式会社 | 画像出力装置及び画像出力制御方法 |
US6535208B1 (en) | 2000-09-05 | 2003-03-18 | Ati International Srl | Method and apparatus for locking a plurality of display synchronization signals |
EP1189198A1 (en) | 2000-09-18 | 2002-03-20 | Siemens Aktiengesellschaft | A method and system for operating a unified memory and graphics controller combination |
US20030226050A1 (en) | 2000-12-18 | 2003-12-04 | Yik James Ching-Shau | Power saving for mac ethernet control logic |
US6738068B2 (en) | 2000-12-29 | 2004-05-18 | Intel Corporation | Entering and exiting power managed states without disrupting accelerated graphics port transactions |
JP2002318577A (ja) * | 2001-01-15 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
US6903732B2 (en) | 2001-01-15 | 2005-06-07 | Matsushita Electric Industrial Co., Ltd. | Image display device |
WO2002086745A2 (en) | 2001-04-23 | 2002-10-31 | Quantum 3D, Inc. | System and method for synchronization of video display outputs from multiple pc graphics subsystems |
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
US6985141B2 (en) | 2001-07-10 | 2006-01-10 | Canon Kabushiki Kaisha | Display driving method and display apparatus utilizing the same |
US7898994B2 (en) | 2002-02-25 | 2011-03-01 | Hewlett-Packard Development Company, L.P. | Power saving in multi-processor device |
US6943667B1 (en) | 2002-02-25 | 2005-09-13 | Palm, Inc. | Method for waking a device in response to a wireless network activity |
TW546931B (en) | 2002-04-03 | 2003-08-11 | Via Tech Inc | Method and relevant device for reducing power consumption of network connecting system |
US7865744B2 (en) | 2002-09-04 | 2011-01-04 | Broadcom Corporation | System and method for optimizing power consumption in a mobile environment |
US7039734B2 (en) | 2002-09-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | System and method of mastering a serial bus |
US8730230B2 (en) | 2002-10-19 | 2014-05-20 | Via Technologies, Inc. | Continuous graphics display method for multiple display devices during the processor non-responding period |
JP3726905B2 (ja) * | 2003-01-31 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
US7340615B2 (en) | 2003-01-31 | 2008-03-04 | Microsoft Corporation | Method and apparatus for managing power in network interface modules |
US7483031B2 (en) | 2003-04-17 | 2009-01-27 | Nvidia Corporation | Method for synchronizing graphics processing units |
TW591375B (en) | 2003-08-08 | 2004-06-11 | Via Tech Inc | Video display system and its power-saving method |
US6937249B2 (en) | 2003-11-07 | 2005-08-30 | Integrated Color Solutions, Inc. | System and method for display device characterization, calibration, and verification |
US7839419B2 (en) | 2003-10-23 | 2010-11-23 | Microsoft Corporation | Compositing desktop window manager |
US7499044B2 (en) | 2003-10-30 | 2009-03-03 | Silicon Graphics, Inc. | System for synchronizing display of images in a multi-display computer system |
US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
US20080094403A1 (en) | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem |
US7309287B2 (en) | 2003-12-10 | 2007-12-18 | Nintendo Co., Ltd. | Game machine having display screen with touch panel |
EP1544839A1 (en) | 2003-12-18 | 2005-06-22 | Deutsche Thomson Brandt | Method and apparatus for generating look-up table data in the video picture field |
US6985152B2 (en) | 2004-04-23 | 2006-01-10 | Nvidia Corporation | Point-to-point bus bridging without a bridge controller |
JP2005316176A (ja) | 2004-04-28 | 2005-11-10 | Toshiba Corp | 電子機器及び表示制御方法 |
US20070094444A1 (en) | 2004-06-10 | 2007-04-26 | Sehat Sutardja | System with high power and low power processors and thread transfer |
US8446417B2 (en) | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
US7506240B2 (en) | 2004-07-02 | 2009-03-17 | Filmlight Limited | Method and apparatus for image processing |
TWM261751U (en) | 2004-07-09 | 2005-04-11 | Uniwill Comp Corp | Switching display processing architecture for information device |
US7388618B2 (en) | 2004-07-22 | 2008-06-17 | Microsoft Corporation | Video synchronization by adjusting video parameters |
US7477256B1 (en) | 2004-11-17 | 2009-01-13 | Nvidia Corporation | Connecting graphics adapters for scalable performance |
US7576745B1 (en) | 2004-11-17 | 2009-08-18 | Nvidia Corporation | Connecting graphics adapters |
US7502947B2 (en) | 2004-12-03 | 2009-03-10 | Hewlett-Packard Development Company, L.P. | System and method of controlling a graphics controller |
US7522167B1 (en) | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
US7372465B1 (en) | 2004-12-17 | 2008-05-13 | Nvidia Corporation | Scalable graphics processing for remote display |
US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US8681160B2 (en) * | 2005-05-27 | 2014-03-25 | Ati Technologies, Inc. | Synchronizing multiple cards in multiple video processing unit (VPU) systems |
JP4847168B2 (ja) | 2005-06-28 | 2011-12-28 | キヤノン株式会社 | アプリケーション管理システム、アプリケーション管理方法およびプログラム |
US7545381B2 (en) | 2005-11-10 | 2009-06-09 | Via Technologies, Inc. | Interruptible GPU and method for context saving and restoring |
US7340557B2 (en) * | 2005-12-15 | 2008-03-04 | Via Technologies, Inc. | Switching method and system for multiple GPU support |
JP5076317B2 (ja) | 2005-12-27 | 2012-11-21 | ソニー株式会社 | 情報処理装置、情報処理方法及びそのプログラム |
JP4625781B2 (ja) | 2006-03-22 | 2011-02-02 | 株式会社東芝 | 再生装置 |
WO2007112019A2 (en) * | 2006-03-23 | 2007-10-04 | One Laptop Per Child Association, Inc. | Artifact-free transitions between dual display controllers |
US20070285428A1 (en) | 2006-03-23 | 2007-12-13 | One Laptop Per Child Association, Inc. | Self-refreshing display controller for a display device in a computational unit |
US7882380B2 (en) | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
US20090085928A1 (en) | 2006-05-12 | 2009-04-02 | Nvidia Corporation | Antialiasing using multiple display heads of a graphics processor |
US7499043B2 (en) | 2006-05-30 | 2009-03-03 | Intel Corporation | Switching of display refresh rates |
US8555099B2 (en) | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
JP4952119B2 (ja) | 2006-08-02 | 2012-06-13 | 日本電気株式会社 | ファイルサーバを用いたコンテンツ管理システムと方法およびプログラム |
US20080030510A1 (en) | 2006-08-02 | 2008-02-07 | Xgi Technology Inc. | Multi-GPU rendering system |
US7698579B2 (en) | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
US8681159B2 (en) * | 2006-08-04 | 2014-03-25 | Apple Inc. | Method and apparatus for switching between graphics sources |
US7830389B2 (en) | 2006-10-03 | 2010-11-09 | Honeywell International Inc. | Dual processor accelerated graphics rendering |
US8199155B2 (en) | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
KR100829111B1 (ko) | 2006-11-27 | 2008-05-16 | 삼성전자주식회사 | 휴대단말기 및 그 제어방법 |
US7917784B2 (en) | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
JP4879765B2 (ja) | 2007-01-29 | 2012-02-22 | パナソニック株式会社 | I2cバス制御回路 |
KR100844781B1 (ko) | 2007-02-23 | 2008-07-07 | 삼성에스디아이 주식회사 | 유기 전계 발광표시장치 및 그 구동방법 |
KR101467558B1 (ko) | 2007-07-26 | 2014-12-01 | 엘지전자 주식회사 | 그래픽데이터 처리 장치 및 방법 |
US20090079746A1 (en) | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
US8233000B1 (en) | 2007-11-08 | 2012-07-31 | Nvidia Corporation | System and method for switching between graphical processing units |
US8022956B2 (en) | 2007-12-13 | 2011-09-20 | Ati Technologies Ulc | Settings control in devices comprising at least two graphics processors |
US8487943B2 (en) | 2007-12-13 | 2013-07-16 | Advanced Micro Devices, Inc. | Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods |
US8330762B2 (en) | 2007-12-19 | 2012-12-11 | Advanced Micro Devices, Inc. | Efficient video decoding migration for multiple graphics processor systems |
US7882282B2 (en) | 2008-05-21 | 2011-02-01 | Silicon Laboratories Inc. | Controlling passthrough of communications between multiple buses |
JP4748188B2 (ja) * | 2008-07-11 | 2011-08-17 | ソニー株式会社 | 情報処理装置、情報処理方法及びそのプログラム |
US8181059B2 (en) | 2008-09-26 | 2012-05-15 | Apple Inc. | Inter-processor communication channel including power-down functionality |
US8356200B2 (en) | 2008-09-26 | 2013-01-15 | Apple Inc. | Negotiation between multiple processing units for switch mitigation |
US8300056B2 (en) | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
US9165493B2 (en) | 2008-10-14 | 2015-10-20 | Apple Inc. | Color correction of electronic displays utilizing gain control |
US9135889B2 (en) | 2008-10-14 | 2015-09-15 | Apple Inc. | Color correction of electronic displays |
US9063713B2 (en) | 2008-10-28 | 2015-06-23 | Apple Inc. | Graphics controllers with increased thermal management granularity |
US20100164966A1 (en) | 2008-12-31 | 2010-07-01 | Apple Inc. | Timing controller for graphics system |
US9542914B2 (en) | 2008-12-31 | 2017-01-10 | Apple Inc. | Display system with improved graphics abilities while switching graphics processing units |
US8508538B2 (en) | 2008-12-31 | 2013-08-13 | Apple Inc. | Timing controller capable of switching between graphics processing units |
US8207974B2 (en) | 2008-12-31 | 2012-06-26 | Apple Inc. | Switch for graphics processing units |
US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
US8648868B2 (en) | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
US8797334B2 (en) | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US20110216078A1 (en) | 2010-03-04 | 2011-09-08 | Paul Blinzer | Method, System, and Apparatus for Processing Video and/or Graphics Data Using Multiple Processors Without Losing State Information |
US20120092351A1 (en) | 2010-10-19 | 2012-04-19 | Apple Inc. | Facilitating atomic switching of graphics-processing units |
-
2008
- 2008-10-13 US US12/250,502 patent/US8300056B2/en active Active
-
2009
- 2009-10-13 EP EP09743986A patent/EP2347405A2/en not_active Withdrawn
- 2009-10-13 WO PCT/US2009/060550 patent/WO2010045259A2/en active Application Filing
- 2009-10-13 CN CN2009801453769A patent/CN102216978B/zh active Active
- 2009-10-13 KR KR1020137025677A patent/KR101445519B1/ko active IP Right Grant
- 2009-10-13 CN CN201310476545.5A patent/CN103559874B/zh active Active
- 2009-10-13 KR KR1020117010810A patent/KR101387197B1/ko active IP Right Grant
- 2009-10-13 JP JP2011532191A patent/JP5303035B2/ja active Active
-
2012
- 2012-10-09 US US13/647,973 patent/US8687007B2/en active Active
-
2013
- 2013-06-21 JP JP2013131137A patent/JP5638666B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119808B2 (en) * | 2003-07-15 | 2006-10-10 | Alienware Labs Corp. | Multiple parallel processor computer graphics system |
CN1797345A (zh) * | 2004-12-30 | 2006-07-05 | 微软公司 | 用于虚拟化图形子系统的系统和方法 |
CN1892509A (zh) * | 2005-06-28 | 2007-01-10 | 佳能株式会社 | 应用程序管理系统、应用程序管理方法、程序及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
EP2347405A2 (en) | 2011-07-27 |
US20100091025A1 (en) | 2010-04-15 |
WO2010045259A2 (en) | 2010-04-22 |
JP2012505488A (ja) | 2012-03-01 |
CN103559874A (zh) | 2014-02-05 |
US8300056B2 (en) | 2012-10-30 |
KR20130114756A (ko) | 2013-10-17 |
CN102216978B (zh) | 2013-11-06 |
US20130033504A1 (en) | 2013-02-07 |
JP5303035B2 (ja) | 2013-10-02 |
KR20110073567A (ko) | 2011-06-29 |
JP5638666B2 (ja) | 2014-12-10 |
WO2010045259A3 (en) | 2010-11-18 |
US8687007B2 (en) | 2014-04-01 |
KR101387197B1 (ko) | 2014-04-21 |
KR101445519B1 (ko) | 2014-10-01 |
CN102216978A (zh) | 2011-10-12 |
JP2013225330A (ja) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103559874B (zh) | 若干视频图像的无缝显示迁移 | |
CN101548277B (zh) | 多并行处理器的计算机图形系统 | |
CN1981519B (zh) | 用于显示图像帧序列的方法和系统 | |
CN101620840B (zh) | 具有运动模糊减轻的功率高效的高频显示器 | |
CN108369793B (zh) | 显示模块、显示装置、其控制方法以及记录介质 | |
CN109887065B (zh) | 图像渲染方法及其装置 | |
US6844879B2 (en) | Drawing apparatus | |
CN103049257A (zh) | 一种开机显示动画的方法及电子设备 | |
CN112655025A (zh) | 处理中自适应中央窝渲染 | |
CN115151969A (zh) | 用以补偿被延迟的图形处理单元渲染时间的被减少的显示处理单元传送时间 | |
CN116052618B (zh) | 一种屏幕刷新率切换方法及电子设备 | |
US8194065B1 (en) | Hardware system and method for changing a display refresh rate | |
US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
US10068549B2 (en) | Cursor handling in a variable refresh rate environment | |
CN114174980A (zh) | 用于刷新多个显示器的方法和装置 | |
CN115032797B (zh) | 用于无线智能眼镜的显示方法和无线智能眼镜 | |
CN114153416B (zh) | 一种显示控制的方法及相关装置 | |
CN113973221B (zh) | 一种视频信号显示方法及显示设备 | |
US11978372B1 (en) | Synchronized dual eye variable refresh rate update for VR display | |
US20240169883A1 (en) | Power efficient display architecture | |
KR20240074774A (ko) | Dpu 토폴로지 선택을 갖는 gpu 합성의 병렬화 | |
TW202318189A (zh) | Gpu合成與dpu拓撲選擇的並行化 | |
WO2022159343A1 (en) | Methods and systems for low power reconnection | |
JP2017102244A (ja) | マルチディスプレイシステム、表示装置、表示装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |