JP5539051B2 - レンダリングプロセッサ - Google Patents
レンダリングプロセッサ Download PDFInfo
- Publication number
- JP5539051B2 JP5539051B2 JP2010135509A JP2010135509A JP5539051B2 JP 5539051 B2 JP5539051 B2 JP 5539051B2 JP 2010135509 A JP2010135509 A JP 2010135509A JP 2010135509 A JP2010135509 A JP 2010135509A JP 5539051 B2 JP5539051 B2 JP 5539051B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- rendering
- sub
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5017—Task decomposition
Description
前記メインプロセッサは、
描画対象画像を2つの領域に分割した場合に、一方の領域を描画するための情報である第1の情報と、他方の領域を描画するための情報である第2の情報と、を前記第1サブプロセッサに出力する出力手段
を備え、
前記第1サブプロセッサは、
前記出力手段が出力した前記第2の情報を前記第2サブプロセッサに転送する第1転送手段と、
前記出力手段が出力した前記第1の情報を用いて、前記一方の領域のレンダリングを行う第1レンダリング手段と、
前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第2サブプロセッサは、
前記第1サブプロセッサから出力された前記第2の情報を用いて、前記他方の領域のレンダリングを行う第2レンダリング手段と、
前記第1サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を、出力する第2出力手段と
を備えることを特徴とする。
先ず、本実施形態に係るレンダリングプロセッサ100の構成例について、図1のブロック図を用いて説明する。図1に示す如く、レンダリングプロセッサ100は、メインプロセッサ102と、このメインプロセッサ102から出力された情報を処理するサブプロセッサ103と、サブプロセッサ103から出力された情報を処理するサブプロセッサ104と、を備える。更に、メインプロセッサ102、サブプロセッサ103、サブプロセッサ104はパイプライン処理を行うために、この順で直列に接続されている。
第1の実施形態では、メインプロセッサ102の後に2つのサブプロセッサが直列に接続されている場合のレンダリングプロセッサ100の動作について説明した。本実施形態では、メインプロセッサ、メインプロセッサからの出力情報を処理する第1サブプロセッサ、第i(i=1,2,…,N−1)サブプロセッサからの出力情報を処理する第(i+1)サブプロセッサ、を備えるレンダリングプロセッサについて説明する。
Claims (15)
- メインプロセッサと、該メインプロセッサから出力された情報を処理する第1サブプロセッサと、該第1サブプロセッサから出力された情報を処理する第2サブプロセッサと、を備えるレンダリングプロセッサであって、
前記メインプロセッサは、
描画対象画像を2つの領域に分割した場合に、一方の領域を描画するための情報である第1の情報と、他方の領域を描画するための情報である第2の情報と、を前記第1サブプロセッサに出力する出力手段
を備え、
前記第1サブプロセッサは、
前記出力手段が出力した前記第2の情報を前記第2サブプロセッサに転送する第1転送手段と、
前記出力手段が出力した前記第1の情報を用いて、前記一方の領域のレンダリングを行う第1レンダリング手段と、
前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第2サブプロセッサは、
前記第1サブプロセッサから出力された前記第2の情報を用いて、前記他方の領域のレンダリングを行う第2レンダリング手段と、
前記第1サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を、出力する第2出力手段と
を備えることを特徴とするレンダリングプロセッサ。 - 前記第1の情報及び前記第2の情報は、前記描画対象画像を構成するそれぞれの画素のエッジ情報又は色情報であることを特徴とする請求項1に記載のレンダリングプロセッサ。
- 前記メインプロセッサは更に、
前記描画対象画像の描画命令を取得する手段と、
前記描画命令を用いて、前記描画対象画像を構成するそれぞれの画素のエッジ情報又は色情報を収集する収集手段と
を備えることを特徴とする請求項2に記載のレンダリングプロセッサ。 - 前記メインプロセッサは、前記描画対象画像を垂直ライン方向に2個の矩形領域に区分することを特徴とする請求項1に記載のレンダリングプロセッサ。
- 前記メインプロセッサは、前記描画対象画像を垂直ライン方向に2個の矩形領域に区分し、区分したそれぞれの矩形領域を、画像の右端の矩形領域から左端の矩形領域に向かって第1矩形領域、第2矩形領域とした場合に、前記描画対象画像を構成する各水平ラインを、前記第1矩形領域に属する第1区分ライン、前記第2矩形領域に属する第2区分ラインに分割することを特徴とする請求項4に記載のレンダリングプロセッサ。
- 前記出力手段は、前記描画対象画像を構成する水平ライン毎に、前記第1区分ライン及び前記第2区分ラインを構成する各画素のエッジ情報又は色情報を前記第1サブプロセッサに出力することを特徴とする請求項5に記載のレンダリングプロセッサ。
- メインプロセッサと、該メインプロセッサから出力された情報を処理する第1サブプロセッサと、第i(i=1,2,…,N−1)サブプロセッサから出力された情報を処理する第(i+1)サブプロセッサと、を備えるレンダリングプロセッサであって、
前記メインプロセッサは、
描画対象画像を第1乃至Nの領域に分割した場合に、該第1乃至Nの領域を描画するための情報である第1乃至Nの情報を前記第1サブプロセッサに出力する出力手段
を備え、
前記第1サブプロセッサは、
前記出力手段が出力した第1乃至Nの情報のうち第2乃至Nの情報を第2サブプロセッサに出力する第1転送手段と、
前記出力手段が出力した前記第1の情報を用いて、前記第1の領域のレンダリングを行う第1レンダリング手段と、
前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第i(≠N)サブプロセッサは、
第(i−1)サブプロセッサから出力された前記第i乃至Nの情報のうち第(i+1)乃至Nの情報を第(i+1)サブプロセッサに転送する第2転送手段と、
第(i−1)サブプロセッサから出力された第iの情報を用いて、前記第iの領域のレンダリングを行う第2レンダリング手段と、
第(i−1)サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を前記第(i+1)サブプロセッサに出力する第2出力手段と
を備え、
前記第Nサブプロセッサは、
第(N−1)サブプロセッサから出力された第Nの情報を用いて、前記第Nの領域のレンダリングを行う第3レンダリング手段と、
第(N−1)サブプロセッサから出力されたレンダリング結果、及び前記第3レンダリング手段によるレンダリング結果を、出力する第3出力手段と
を備えることを特徴とするレンダリングプロセッサ。 - 前記第1乃至Nの情報は、前記描画対象画像を構成するそれぞれの画素のエッジ情報又は色情報であることを特徴とする請求項7に記載のレンダリングプロセッサ。
- 前記メインプロセッサは更に、
前記描画対象画像の描画命令を取得する手段と、
前記描画命令を用いて、前記描画対象画像を構成するそれぞれの画素のエッジ情報又は色情報を収集する収集手段と
を備えることを特徴とする請求項8に記載のレンダリングプロセッサ。 - 前記メインプロセッサは、前記描画対象画像を垂直ライン方向にN個の矩形領域に区分することを特徴とする請求項7に記載のレンダリングプロセッサ。
- 前記メインプロセッサは、前記描画対象画像を垂直ライン方向にN個の矩形領域に区分し、区分したそれぞれの矩形領域を、右端の矩形領域から左端の矩形領域に向かって第1矩形領域、第2矩形領域、…、第N矩形領域とした場合に、前記描画対象画像を構成する各水平ラインを、前記第1矩形領域に属する第1区分ライン、前記第2矩形領域に属する第2区分ライン、…、前記第N矩形領域に属する第N区分ライン、に分割することを特徴とする請求項10に記載のレンダリングプロセッサ。
- 前記出力手段は、前記第1サブプロセッサから出力許可を示す信号を受けると、前記描画対象画像を構成する水平ライン毎に、前記第1区分ラインを構成する各画素のエッジ情報又は色情報、前記第2区分ラインを構成する各画素のエッジ情報又は色情報、…、前記第N区分ラインを構成する各画素のエッジ情報又は色情報、を前記第1サブプロセッサに出力することを特徴とする請求項11に記載のレンダリングプロセッサ。
- 前記第1転送手段は、前記第1転送手段が最初に前記出力手段からの出力を入力する前、及び前記第1出力手段が出力の動作を行う毎に、前記出力手段に対する出力許可を示す信号を前記メインプロセッサに対して送信することを特徴とする請求項7に記載のレンダリングプロセッサ。
- 前記第2出力手段は、前記第2転送手段が最初に第(i−1)サブプロセッサからの出力を入力する前、及び前記第2出力手段が出力の動作を行う毎に、前記第(i−1)サブプロセッサの第2出力手段に対する出力許可を示す信号を前記第(i−1)サブプロセッサに対して送信することを特徴とする請求項7に記載のレンダリングプロセッサ。
- 前記第3出力手段は、前記第3出力手段が出力の動作を行う前に、前記第(N−1)サブプロセッサの第2出力手段に対する出力許可を示す信号を前記第(N−1)サブプロセッサに対して送信することを特徴とする請求項7に記載のレンダリングプロセッサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135509A JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
US13/108,085 US8633935B2 (en) | 2010-06-14 | 2011-05-16 | Rendering processor |
US14/105,415 US9773291B2 (en) | 2010-06-14 | 2013-12-13 | Rendering processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135509A JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012003345A JP2012003345A (ja) | 2012-01-05 |
JP2012003345A5 JP2012003345A5 (ja) | 2013-10-03 |
JP5539051B2 true JP5539051B2 (ja) | 2014-07-02 |
Family
ID=45095899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010135509A Expired - Fee Related JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (2) | US8633935B2 (ja) |
JP (1) | JP5539051B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3382441B2 (ja) | 1995-12-18 | 2003-03-04 | 株式会社リコー | 画像形成装置 |
JP3809284B2 (ja) | 1998-11-06 | 2006-08-16 | キヤノン株式会社 | 画像生成装置及びその制御方法及び印刷装置 |
US6701420B1 (en) * | 1999-02-01 | 2004-03-02 | Hewlett-Packard Company | Memory management system and method for allocating and reusing memory |
US7075541B2 (en) * | 2003-08-18 | 2006-07-11 | Nvidia Corporation | Adaptive load balancing in a multi-processor graphics processing system |
US7522167B1 (en) * | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
JP5173578B2 (ja) * | 2008-05-15 | 2013-04-03 | キヤノン株式会社 | 画像処理方法及び印刷装置とその制御方法 |
US8300056B2 (en) * | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
JP5245713B2 (ja) * | 2008-10-24 | 2013-07-24 | 株式会社リコー | 画像処理装置、画像処理方法およびプログラム |
US8605081B2 (en) * | 2008-10-26 | 2013-12-10 | Zebra Imaging, Inc. | Converting 3D data to hogel data |
AU2008258132B2 (en) * | 2008-12-15 | 2011-11-10 | Canon Kabushiki Kaisha | Load balancing in multiple processor rendering systems |
-
2010
- 2010-06-14 JP JP2010135509A patent/JP5539051B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-16 US US13/108,085 patent/US8633935B2/en not_active Expired - Fee Related
-
2013
- 2013-12-13 US US14/105,415 patent/US9773291B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8633935B2 (en) | 2014-01-21 |
US20110304635A1 (en) | 2011-12-15 |
US20140098112A1 (en) | 2014-04-10 |
JP2012003345A (ja) | 2012-01-05 |
US9773291B2 (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1147489B1 (en) | Method and apparatus for synchronizing graphics pipelines | |
US20060161720A1 (en) | Image data transmission method and system with DMAC | |
CN103608776A (zh) | 异构型处理设备上的动态工作划分 | |
EP1581908A2 (en) | System, method, and computer program product for near-real time load balancing across multiple rendering pipelines | |
US9378533B2 (en) | Central processing unit, GPU simulation method thereof, and computing system including the same | |
JP5895840B2 (ja) | マルチプロセッサシステム、実行制御方法、実行制御プログラム | |
US8368704B2 (en) | Graphic processor and information processing device | |
US7793012B2 (en) | Information processing unit, system and method, and processor | |
US9542127B2 (en) | Image processing method and image processing apparatus | |
CN110245024B (zh) | 静态存储块的动态分配系统及其方法 | |
JPH05189549A (ja) | マルチプロセッサによる画像データ処理装置 | |
CN103262039A (zh) | 用于处理装置的同步操作的方法和系统 | |
JP3030490B2 (ja) | 同期制御方法及び装置 | |
JP5539051B2 (ja) | レンダリングプロセッサ | |
CN103582877A (zh) | 计算机系统中断处理 | |
JPWO2016199735A1 (ja) | 画像処理システム | |
JP5327482B2 (ja) | 画像処理装置及び画像処理方法 | |
US10649938B2 (en) | Information processing apparatus and method of transferring data | |
US11431872B2 (en) | Buffer management for plug-in architectures in computation graph structures | |
EP3321793A1 (en) | Method and system for real-time slide displaying of scanned image | |
JP2024501454A (ja) | 高スループット及び低オーバーヘッドカーネルローンチのための圧縮されたコマンドパケット | |
JP5271567B2 (ja) | 画像前処理装置 | |
JP5968497B2 (ja) | 制御方法、システム及びプログラム | |
CN116681575B (zh) | 图形处理单元、图形渲染方法、存储介质、终端设备 | |
CN110716750A (zh) | 用于部分波前合并的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140404 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5539051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
LAPS | Cancellation because of no payment of annual fees |