JP2012003345A - レンダリングプロセッサ - Google Patents
レンダリングプロセッサ Download PDFInfo
- Publication number
- JP2012003345A JP2012003345A JP2010135509A JP2010135509A JP2012003345A JP 2012003345 A JP2012003345 A JP 2012003345A JP 2010135509 A JP2010135509 A JP 2010135509A JP 2010135509 A JP2010135509 A JP 2010135509A JP 2012003345 A JP2012003345 A JP 2012003345A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- output
- sub
- rendering
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5017—Task decomposition
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Abstract
【解決手段】 メインプロセッサ102は描画命令101を用いて、描画対象画像を構成する各画素のエッジ情報及び色情報を収集し、収集したそれぞれの画素のエッジ情報及び色情報を、後段のサブプロセッサ103に送出する。サブプロセッサ103は左方の矩形領域のエッジ情報及び色情報をサブプロセッサ104に送出し、右方の矩形領域をレンダリングし、サブプロセッサ104から処理待ち信号を受けると、レンダリング結果をサブプロセッサ104に送出する。サブプロセッサ104は、左方の矩形領域をレンダリングし、レンダリング結果を外部に送出すると共に、サブプロセッサ103に処理待ち信号を送出することで取得した右方の矩形領域のレンダリング結果を外部に送出する。
【選択図】 図1
Description
前記メインプロセッサは、
描画対象画像の描画命令を取得する手段と、
前記描画命令を用いて、前記描画対象画像を構成するそれぞれの画素のエッジ情報及び色情報を収集する収集手段と、
前記描画対象画像を垂直ライン方向に2個の矩形領域に区分し、区分したそれぞれの矩形領域を、画像の右端の矩形領域から左端の矩形領域に向かって第1矩形領域、第2矩形領域とした場合に、前記描画対象画像を構成する各水平ラインを、前記第1矩形領域に属する第1区分ライン、前記第2矩形領域に属する第2区分ラインに分割する分割手段と、
前記描画対象画像を構成する水平ライン毎に、前記第1区分ライン及び前記第2区分ラインを構成する各画素のエッジ情報及び色情報を前記第1サブプロセッサに出力する出力手段と
を備え、
前記第1サブプロセッサは、
前記出力手段が出力した各画素のエッジ情報及び色情報のうち、前記第2区分ラインとしてのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報を前記第2サブプロセッサに出力する第1転送手段と、
前記出力手段が出力した各画素のエッジ情報及び色情報のうち、前記第1区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第1区分ラインのレンダリングを行う第1レンダリング手段と、
前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第2サブプロセッサは、
前記第1サブプロセッサから出力された前記第2区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第2区分ラインのレンダリングを行う第2レンダリング手段と、
前記第1サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を、出力する第2出力手段と
を備えることを特徴とする。
先ず、本実施形態に係るレンダリングプロセッサ100の構成例について、図1のブロック図を用いて説明する。図1に示す如く、レンダリングプロセッサ100は、メインプロセッサ102と、このメインプロセッサ102から出力された情報を処理するサブプロセッサ103と、サブプロセッサ103から出力された情報を処理するサブプロセッサ104と、を備える。更に、メインプロセッサ102、サブプロセッサ103、サブプロセッサ104はパイプライン処理を行うために、この順で直列に接続されている。
第1の実施形態では、メインプロセッサ102の後に2つのサブプロセッサが直列に接続されている場合のレンダリングプロセッサ100の動作について説明した。本実施形態では、メインプロセッサ、メインプロセッサからの出力情報を処理する第1サブプロセッサ、第i(i=1,2,…,N−1)サブプロセッサからの出力情報を処理する第(i+1)サブプロセッサ、を備えるレンダリングプロセッサについて説明する。
Claims (5)
- メインプロセッサと、該メインプロセッサから出力された情報を処理する第1サブプロセッサと、該第1サブプロセッサから出力された情報を処理する第2サブプロセッサと、を備えるレンダリングプロセッサであって、
前記メインプロセッサは、
描画対象画像の描画命令を取得する手段と、
前記描画命令を用いて、前記描画対象画像を構成するそれぞれの画素のエッジ情報及び色情報を収集する収集手段と、
前記描画対象画像を垂直ライン方向に2個の矩形領域に区分し、区分したそれぞれの矩形領域を、画像の右端の矩形領域から左端の矩形領域に向かって第1矩形領域、第2矩形領域とした場合に、前記描画対象画像を構成する各水平ラインを、前記第1矩形領域に属する第1区分ライン、前記第2矩形領域に属する第2区分ラインに分割する分割手段と、
前記描画対象画像を構成する水平ライン毎に、前記第1区分ライン及び前記第2区分ラインを構成する各画素のエッジ情報及び色情報を前記第1サブプロセッサに出力する出力手段と
を備え、
前記第1サブプロセッサは、
前記出力手段が出力した各画素のエッジ情報及び色情報のうち、前記第2区分ラインとしてのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報を前記第2サブプロセッサに出力する第1転送手段と、
前記出力手段が出力した各画素のエッジ情報及び色情報のうち、前記第1区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第1区分ラインのレンダリングを行う第1レンダリング手段と、
前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第2サブプロセッサは、
前記第1サブプロセッサから出力された前記第2区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第2区分ラインのレンダリングを行う第2レンダリング手段と、
前記第1サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を、出力する第2出力手段と
を備えることを特徴とするレンダリングプロセッサ。 - メインプロセッサと、該メインプロセッサから出力された情報を処理する第1サブプロセッサと、第i(i=1,2,…,N−1)サブプロセッサから出力された情報を処理する第(i+1)サブプロセッサと、を備えるレンダリングプロセッサであって、
前記メインプロセッサは、
グラフィックス言語で記述された、描画対象画像の描画命令を取得する手段と、
前記描画命令を用いて、前記描画対象画像を構成するそれぞれの画素のエッジ情報及び色情報を収集する収集手段と、
前記描画対象画像を垂直ライン方向にN個の矩形領域に区分し、区分したそれぞれの矩形領域を、右端の矩形領域から左端の矩形領域に向かって第1矩形領域、第2矩形領域、…、第N矩形領域とした場合に、前記描画対象画像を構成する各水平ラインを、前記第1矩形領域に属する第1区分ライン、前記第2矩形領域に属する第2区分ライン、…、前記第N矩形領域に属する第N区分ライン、に分割する分割手段と、
前記第1サブプロセッサから出力許可を示す信号を受けると、前記描画対象画像を構成する水平ライン毎に、前記第1区分ラインを構成する各画素のエッジ情報及び色情報、前記第2区分ラインを構成する各画素のエッジ情報及び色情報、…、前記第N区分ラインを構成する各画素のエッジ情報及び色情報、を前記第1サブプロセッサに出力する出力手段と
を備え、
前記第1サブプロセッサは、
出力許可を示す信号を前記メインプロセッサに対して送信することで前記出力手段が出力した前記第1乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報のうち、第2乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報を第2サブプロセッサに出力する第1転送手段と、
前記出力手段が出力した前記第1乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報のうち、第1区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第1区分ラインのレンダリングを行う第1レンダリング手段と、
前記第2サブプロセッサから出力許可を示す信号を受けると、前記第1レンダリング手段によるレンダリング結果を前記第2サブプロセッサに出力する第1出力手段と
を備え、
前記第i(≠N)サブプロセッサは、
第(i−1)サブプロセッサから出力された前記第i乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報を入力し、第(i+1)乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報を第(i+1)サブプロセッサに出力する第2転送手段と、
第(i−1)サブプロセッサから出力された前記第i乃至N区分ラインのそれぞれの区分ラインを構成する各画素のエッジ情報及び色情報のうち、第i区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第i区分ラインのレンダリングを行う第2レンダリング手段と、
前記第(i+1)サブプロセッサから出力許可を示す信号を受けると、出力許可を示す信号を第(i−1)サブプロセッサに対して送信することで第(i−1)サブプロセッサから出力されたレンダリング結果、及び前記第2レンダリング手段によるレンダリング結果を前記第(i+1)サブプロセッサに出力する第2出力手段と
を備え、
前記第Nサブプロセッサは、
第(N−1)サブプロセッサから出力された第N区分ラインを構成する各画素のエッジ情報及び色情報を用いて、該第N区分ラインのレンダリングを行う第3レンダリング手段と、
出力許可を示す信号を第(N−1)サブプロセッサに対して送信することで第(N−1)サブプロセッサから出力されたレンダリング結果、及び前記第3レンダリング手段によるレンダリング結果を、出力する第3出力手段と
を備えることを特徴とするレンダリングプロセッサ。 - 前記第1転送手段は、前記第1転送手段が最初に前記出力手段からの出力を入力する前、及び前記第1出力手段が出力の動作を行う毎に、出力許可を示す信号を前記メインプロセッサに対して送信する請求項2に記載のレンダリングプロセッサ。
- 前記第2出力手段は、前記第2転送手段が最初に第(i−1)サブプロセッサからの出力を入力する前、及び前記第2出力手段が出力の動作を行う毎に、出力許可を示す信号を前記第(i−1)サブプロセッサに対して送信する請求項2又は3に記載のレンダリングプロセッサ。
- 前記第3出力手段は、前記第3出力手段が出力の動作を行う前に、出力許可を示す信号を前記第(N−1)サブプロセッサに対して送信する請求項2乃至4の何れか1項に記載のレンダリングプロセッサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135509A JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
US13/108,085 US8633935B2 (en) | 2010-06-14 | 2011-05-16 | Rendering processor |
US14/105,415 US9773291B2 (en) | 2010-06-14 | 2013-12-13 | Rendering processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135509A JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012003345A true JP2012003345A (ja) | 2012-01-05 |
JP2012003345A5 JP2012003345A5 (ja) | 2013-10-03 |
JP5539051B2 JP5539051B2 (ja) | 2014-07-02 |
Family
ID=45095899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010135509A Expired - Fee Related JP5539051B2 (ja) | 2010-06-14 | 2010-06-14 | レンダリングプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (2) | US8633935B2 (ja) |
JP (1) | JP5539051B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007503059A (ja) * | 2003-08-18 | 2007-02-15 | エヌビディア・コーポレーション | マルチプロセッサ・グラフィックス処理システムの適応型負荷分散 |
JP2009278468A (ja) * | 2008-05-15 | 2009-11-26 | Canon Inc | 画像処理方法及び画像処理装置とその制御方法 |
WO2010045259A2 (en) * | 2008-10-13 | 2010-04-22 | Apple Inc. | Seamless display migration |
JP2010102569A (ja) * | 2008-10-24 | 2010-05-06 | Ricoh Co Ltd | 画像処理装置、画像処理方法およびプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3382441B2 (ja) | 1995-12-18 | 2003-03-04 | 株式会社リコー | 画像形成装置 |
JP3809284B2 (ja) | 1998-11-06 | 2006-08-16 | キヤノン株式会社 | 画像生成装置及びその制御方法及び印刷装置 |
US6701420B1 (en) * | 1999-02-01 | 2004-03-02 | Hewlett-Packard Company | Memory management system and method for allocating and reusing memory |
US7522167B1 (en) * | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
US8605081B2 (en) * | 2008-10-26 | 2013-12-10 | Zebra Imaging, Inc. | Converting 3D data to hogel data |
AU2008258132B2 (en) * | 2008-12-15 | 2011-11-10 | Canon Kabushiki Kaisha | Load balancing in multiple processor rendering systems |
-
2010
- 2010-06-14 JP JP2010135509A patent/JP5539051B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-16 US US13/108,085 patent/US8633935B2/en not_active Expired - Fee Related
-
2013
- 2013-12-13 US US14/105,415 patent/US9773291B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007503059A (ja) * | 2003-08-18 | 2007-02-15 | エヌビディア・コーポレーション | マルチプロセッサ・グラフィックス処理システムの適応型負荷分散 |
JP2009278468A (ja) * | 2008-05-15 | 2009-11-26 | Canon Inc | 画像処理方法及び画像処理装置とその制御方法 |
WO2010045259A2 (en) * | 2008-10-13 | 2010-04-22 | Apple Inc. | Seamless display migration |
JP2010102569A (ja) * | 2008-10-24 | 2010-05-06 | Ricoh Co Ltd | 画像処理装置、画像処理方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20140098112A1 (en) | 2014-04-10 |
US9773291B2 (en) | 2017-09-26 |
US8633935B2 (en) | 2014-01-21 |
US20110304635A1 (en) | 2011-12-15 |
JP5539051B2 (ja) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9378533B2 (en) | Central processing unit, GPU simulation method thereof, and computing system including the same | |
JP5895840B2 (ja) | マルチプロセッサシステム、実行制御方法、実行制御プログラム | |
US20160057256A1 (en) | Information processing apparatus, communication method and storage medium | |
US20060161720A1 (en) | Image data transmission method and system with DMAC | |
CN103608776A (zh) | 异构型处理设备上的动态工作划分 | |
US8832712B2 (en) | System and method for synchronizing threads using shared memory having different buffer portions for local and remote cores in a multi-processor system | |
US20150331643A1 (en) | Image processing method and image processing apparatus | |
US7793012B2 (en) | Information processing unit, system and method, and processor | |
CN111562948A (zh) | 在实时图像处理系统中实现串行任务并行化的系统及方法 | |
CN110245024B (zh) | 静态存储块的动态分配系统及其方法 | |
JP2018500649A (ja) | データ転送方法及び装置 | |
JPH05189549A (ja) | マルチプロセッサによる画像データ処理装置 | |
US11431872B2 (en) | Buffer management for plug-in architectures in computation graph structures | |
JP3030490B2 (ja) | 同期制御方法及び装置 | |
JP5539051B2 (ja) | レンダリングプロセッサ | |
CN103582877A (zh) | 计算机系统中断处理 | |
CN115775199B (zh) | 数据处理方法和装置、电子设备和计算机可读存储介质 | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
JP2024501454A (ja) | 高スループット及び低オーバーヘッドカーネルローンチのための圧縮されたコマンドパケット | |
JP2024511765A (ja) | マルチアクセラレータ計算ディスパッチ | |
EP3321793A1 (en) | Method and system for real-time slide displaying of scanned image | |
CN116339944B (zh) | 任务处理方法、芯片、多芯片模块、电子设备和存储介质 | |
KR20200074707A (ko) | 그래픽 프로세싱 유닛 상에서 작업을 프로세싱하기 위한 시스템 및 방법 | |
JP5271567B2 (ja) | 画像前処理装置 | |
CN116681575B (zh) | 图形处理单元、图形渲染方法、存储介质、终端设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140404 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5539051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
LAPS | Cancellation because of no payment of annual fees |