CN103531527A - 金属互连结构的制作方法 - Google Patents

金属互连结构的制作方法 Download PDF

Info

Publication number
CN103531527A
CN103531527A CN201210228828.3A CN201210228828A CN103531527A CN 103531527 A CN103531527 A CN 103531527A CN 201210228828 A CN201210228828 A CN 201210228828A CN 103531527 A CN103531527 A CN 103531527A
Authority
CN
China
Prior art keywords
dielectric layer
metal level
metal
interconnect structure
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210228828.3A
Other languages
English (en)
Other versions
CN103531527B (zh
Inventor
张海洋
胡敏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210228828.3A priority Critical patent/CN103531527B/zh
Publication of CN103531527A publication Critical patent/CN103531527A/zh
Application granted granted Critical
Publication of CN103531527B publication Critical patent/CN103531527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连结构的制作方法，包括：提供具有目标电连接区域的半导体衬底；接着在该半导体衬底自下而上依次形成阻挡层、包括低K或超低K材质的介电层、金属层；然后在金属层上定义出用以形成沟槽的条状区域；之后在该条状区域的金属层上定义出用以形成通孔的图形化光刻胶；随后以该图形化光刻胶为掩膜刻蚀介电层以形成通孔；再接着以条状区域的金属层为掩膜刻蚀介电层以形成沟槽，此时通孔底部的阻挡层暴露；之后分别进行湿法去除残留的金属层、去除通孔底部的阻挡层以使半导体衬底的目标电连接区域暴露、在通孔及沟槽内填充导电材质。采用本发明的技术方案，提供了一种适于在低K或超低K材质内形成金属互连结构的方法。

Description

金属互连结构的制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属互连结构的制作方法。
背景技术
金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。
金属互连结构，包括连接各层金属图案的导电插塞，包埋在介电层中。现有技术中，该介电层一般采用TEOS形成的二氧化硅，其介电常数大约4.2左右。然而，在金属互连结构中，被介电层隔绝的两金属结构之间会有寄生电容，该寄生电容不利于半导体器件的性能，过大甚至会导致介电层被击穿。为了降低介电层的寄生电容，一般采用介电常数小的材质作为介电层。行业内，介电常数小的材质可以选择低K材质（介电常数2.0≤k≤4.0）或超低K材质（介电常数k<2.0）。随着行业内对沟槽深宽比要求越来越高，对于该些材质，由于其比较松软，机械强度差，在形成大的深宽比的沟槽时，易出现开口尺寸小，沟槽内尺寸大的问题，这不利于对其内填充导电材质。
针对上述问题，本发明提出一种新的金属互连结构的制作方法加以解决。
发明内容
本发明解决的问题是提出一种新的金属互连结构的制作方法，以提供一种适于在低K或超低K材质内形成金属互连结构的方法。
为解决上述问题，本发明提供一种金属互连结构的制作方法，包括：
提供具有目标电连接区域的半导体衬底；
在所述半导体衬底上依次形成阻挡层、介电层、金属层，所述介电层包括介电常数为2.0≤k≤4.0或k<2.0的材质；
在所述金属层上定义出用以形成沟槽的条状区域，去除所述条状区域外的金属层；
利用光刻刻蚀工艺在保留的所述金属层上定义出用以形成通孔的图形化光刻胶，定义的所述通孔位于相邻的所述条状区域的金属层之间；
以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔，所述通孔底部的阻挡层未被去除；
以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽，所述通孔底部的阻挡层暴露；
湿法去除残留的所述金属层；
去除所述通孔底部的阻挡层以使半导体衬底的目标电连接区域暴露；
在所述通孔及所述沟槽内填充导电材质。
可选地，所述目标电连接区域为前层金属互连结构的金属区域。
可选地，在所述金属层上定义出用以形成沟槽的条状区域，去除所述条状区域外的金属层是采用光刻刻蚀工艺实现的。
可选地，所述金属层的材质为铜，湿法去除残留的所述金属层采用的是双氧水与盐酸的混合溶液。
可选地，所述金属层的材质为氮化铜，以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽步骤后，湿法去除残留的所述金属层步骤前，对所述残留的金属层进行热处理使得氮化铜变为铜。
可选地，所述介电层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述第一介电层与所述阻挡层相邻，所述第三介电层与所述金属层相邻。
可选地，所述第一介电层的介电常数k<2.0，第二介电层的介电常数k的范围为2.0-4.0，第三介电层的介电常数k>4.0。
可选地，去除所述通孔底部的阻挡层采用干法刻蚀。
可选地，所述阻挡层的材质为氮化硅，所述干法刻蚀气体为CF4、C4F8中的至少一种。
可选地，导电材质为铜、铜合金、铝、铝合金、钨、钨合金、或掺杂多晶硅中的至少一种。
可选地，以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽步骤中，所述通孔底部的介电层进一步刻蚀直至所述阻挡层暴露。
可选地，以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔步骤中，所述通孔底部的阻挡层暴露。
与现有技术相比，本发明具有以下优点：采用以金属作为硬掩膜首先定义出沟槽区域，然后在该定义出的沟槽区域上采用光刻定义通孔的区域，上述通孔落在上述沟槽内，接着在低K或超低K材质内分别进行通孔与沟槽的刻蚀，随后，在未打开通孔底部阻挡层时进行湿法去除残留金属硬掩膜的步骤，这样在低K或超低K材质内制作的大深宽比沟槽在对其进行导电材质填充时无填充困难问题，又避免了湿法去除金属硬掩膜所使用的液体对阻挡层下的目标电连接区域的腐蚀，从而提供了高电连接性能的金属互连结构。
在可选方案中，金属硬掩膜的材质为铜或氮化铜，形成通孔与沟槽后，当采用铜时，湿法去除该铜的残留物采用的是双氧水与盐酸的混合溶液；当采用氮化铜时，先对该氮化铜金属硬掩膜进行热处理使其转化成铜，接着采用与铜相同的处理溶液进行去除；采用铜或氮化铜做硬掩膜的好处在于，进行沟槽刻蚀过程中，采用的刻蚀气体可以为CCl4或CF4，不容易在该沟槽的开口处造成缺陷，使得后续在该沟槽内填充导电材质时不容易出现导电材质在缺陷处易沉积长大，造成底部未被填充而出现空洞（Void）。
在可选方案中，所述介电层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述第一介电层与所述阻挡层相邻，所述第三介电层与所述金属层相邻，这样，第一介电层可以选择超低K材质，第二介电层选择低K材质，第三介电层选择二氧化硅，实现了即降低了介电层的寄生电容，又避免了全部采用超低K材质时，介电层机械强度差造成该层易变形问题。
附图说明
图1是本发明实施例提供的金属互连结构的制作方法流程图；
图2是图1流程中提供的半导体衬底的立体结构示意图；
图3是图2中沿Ⅰ-Ⅰ线的剖视结构示意图；
图4至图6是依据图1中流程形成的金属互连结构的中间结构截面示意图；
图7至图8是依据图1中流程形成的金属互连结构的两个中间结构的立体结构示意图；
图9是图8中沿Ⅱ-Ⅱ线的剖视结构示意图；
图10是依据图1中流程形成的金属互连结构的再一个中间结构的立体结构示意图；
图11是图10中沿Ⅲ-Ⅲ线的剖视结构示意图；
图12是依据图1中流程形成通孔的立体结构示意图；
图13是图12中沿Ⅳ-Ⅳ线的剖视结构示意图；
图14是依据图1中流程形成沟槽的立体结构示意图；
图15至图16是依据图1中流程形成的金属互连结构的再两个中间结构的截面示意图；
图17是依据图1中流程形成的金属互连结构的最终结构的截面示意图。
具体实施方式
针对现有技术在低K或超低K材质内制作的大深宽比沟槽在对其填充导电材质时具有填充困难的问题，本发明采用以金属作为硬掩膜首先定义出沟槽区域，然后在该定义出的沟槽区域上采用光刻定义通孔的区域，上述通孔落在上述沟槽内，接着在低K或超低K材质内分别进行通孔与沟槽的刻蚀，随后，在未打开通孔底部阻挡层时进行湿法去除残留金属硬掩膜的步骤，这样的制作方法在低K或超低K材质内形成的大深宽比沟槽在对其填充导电材质时无填充困难问题，又避免了湿法去除该金属硬掩膜时所使用的液体对阻挡层下的目标电连接区域的腐蚀，进而提供了高电连接性能的金属互连结构。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
本发明提出的金属互连结构的制作方法，属于半导体领域的后段制程，因而，本实施例以在前层金属互连结构的上形成与之电连接的金属互连结构为例，详细介绍本发明的制作方法。
首先结合图1的流程图，执行步骤S11，提供半导体衬底，所述半导体衬底上具有目标电连接区域，其中，该目标电连接区域为前层金属互连结构的金属区域。其它实施例中，该目标电连接区域也可以为晶体管的源极、栅极或漏极。
本实施例中，基底可以为硅、锗或硅锗等，其上形成有多种有源、无源器件。有源器件例如为平面晶体管MOS，其结构包括源极、漏极、源极与漏极之间的沟道区上依次形成有栅极绝缘层、栅极。其它实施例中，该MOS晶体管也可以为沟槽型MOS晶体管（Trench MOS）。MOS晶体管的源极、漏极、栅极上还可以形成有金属硅化物以减小接触电阻。
大部分情况下，有源、无源器件需经过多层金属互连结构与其它器件或控制电路形成电连接，以实现各自功能。例如，MOS晶体管通过8层金属互连结构与位线、字线等相连，在8层金属互连结构之间，具体地，MOS晶体管与第一层金属图案（Metal 1）之间、各层金属图案（Metal 1，Metal 2,……）之间通过导电插塞实现互连。参见图2所示，金属互连结构的金属区域，也称金属图案31为本实施例的目标电连接区域。该金属图案31之间形成有起电绝缘作用的介电层30，金属图案31与其间的介电层30形成在采用本实施例提供的制作方法制作的金属互连结构之前，也称前层的金属图案31、前层的介电层30。包含前层的金属图案31的基底为本实施例的半导体衬底。其它实施例中，MOS晶体管的源极、漏极、栅极也可以为本发明的目标电连接区域，包含MOS晶体管的源极、漏极、栅极的基底为本发明的半导体衬底。可以看出，图2中的金属区域31为2个，为方便理解本实施例的技术方案，本实施例还给出了图2中沿Ⅰ-Ⅰ线的剖视图，参照图3所示，即显示了其中一个金属区域31的截面结构。
接着执行步骤S12，如图4所示，在所述半导体衬底上形成阻挡层32。
该阻挡层32的作用是防止金属图案31的原子扩散入同层或之后形成的上层介电层中。该阻挡层32的材质可以选择现有的可以实现上述功能的材质，例如氮化硅、氮氧化硅或碳化硅。
执行步骤S13，如图5所示，在所述阻挡层32上形成介电层33，所述介电层33包括介电常数为2.0≤k≤4.0或k<2.0的材质。
正如背景技术中所述，上述低K或超低K材质机械强度差，在其内形成的沟槽易出现开口与底部尺寸小，中间区域尺寸大的问题，开口尺寸小在导电材质的填充过程中易造成底部还未填满，开口即被封住的问题。针对上述问题，本实施例中的介电层33包括介电常数依次增大的第一介电层（未图示）、第二介电层（未图示）及第三介电层（未图示），所述第一介电层与所述阻挡层32相邻，所述第三介电层与后续形成的金属层相邻，这样，第一介电层可以选择超低K材质（介电常数k<2.0），第二介电层选择低K材质（介电常数2.0≤k≤4.0），第三介电层选择二氧化硅（介电常数k>4.0），实现了既降低了介电层33的寄生电容，又避免了全部采用超低K材质时，介电层机械强度差造成该层易变形问题。其它实施例中，该超低K材质与低K材质可以交叠设置多次，此外，处于上方的二氧化硅其硬度与超低K材质或低K材质的硬度相比较大，也可以防止后续在其上形成的金属层内的金属原子扩散入介电层中。
执行步骤S14，如图6所示，在所述介电层33上形成金属层34。
该金属层34用于形成刻蚀沟槽过程中的硬掩膜，可以实现上述功能的金属材质有多种，例如：铝、氮化钛、铜等。但本发明人发现，随着目前行业内对深宽比的沟槽的需求，以铝或氮化钛为掩膜在进行刻蚀过程中，选择的刻蚀气体为CCl4，这也可能造成铝或氮化钛的腐蚀，上述腐蚀会在介电层33的沟槽开口处形成缺陷，填充导电材质时，例如铜时，铜籽晶层在该缺陷处易成核生长，这会导致该缺陷下方的通孔或沟槽内也可能出现空洞（Void）。
本实施例中，为了避免上述问题，采用铜或氮化铜作为金属硬掩膜（Metalhardmask）。采用铜或氮化铜做硬掩膜的好处在于，进行通孔与沟槽过程中，采用的刻蚀气体可以为CCl4或CF4，不容易造成铜或氮化铜的腐蚀，因而，在介电层的沟槽开口处不会造成缺陷。
需要说明的是，本实施例中作为金属硬掩膜的金属层34需进行扩大解释，不限于纯的金属，金属合金或对其处理后可以形成金属或金属合金的材质都为发明的保护范围。
执行步骤S15，在所述金属层34上定义出用以形成沟槽的条状区域34’，去除所述条状区域外的金属层34。
本步骤是采用光刻、刻蚀工艺实现的。具体地，在金属层34的表面旋转涂布光刻胶，利用具有对应沟槽位置的条状区域的图形化掩膜板对该光刻胶进行曝光，之后显影形成如图7所示的图形化的光刻胶35。
接着以该图形化的光刻胶35为掩膜刻蚀金属层34，去除光刻胶残留物后，形成如图8所示的多个呈条状的金属层34’，可以看出，相邻条状的金属层34’之间的区域用于形成沟槽。为方便理解本实施例的技术方案，本实施例还给出了图8中沿Ⅱ-Ⅱ线的剖视图，参照图9所示，即显示了其中一个金属区域31与金属硬掩膜位置的对应关系。
然后执行步骤S16，如图10所示，利用光刻刻蚀工艺在条状区域的金属层34’（保留的金属层）上定义出用以形成通孔37的图形化光刻胶36，定义的所述通孔37位于相邻条状区域的金属层34’之间。
本步骤的光刻、刻蚀工艺与步骤S15相比，除了掩膜板上图案不同外，工艺流程大致相同。同样，本实施例还给出了图10中沿Ⅲ-Ⅲ线的剖视图，参照图11所示，即显示了其中一个金属区域31与通孔37位置的对应关系。可以看出，通孔37的底部落在前层金属互连结构的金属区域31。
之后，执行步骤S17，以所述图形化光刻胶36为掩膜刻蚀所述介电层33以形成通孔37，所述通孔37底部的阻挡层32未被去除。
本步骤在执行过程中，形成通孔37有两种方案：1）以所述图形化光刻胶36为掩膜刻蚀所述介电层33至阻挡层32暴露停止；2）以所述图形化光刻胶36为掩膜刻蚀所述介电层33，并预留距离阻挡层32一定高度停止，该预留高度的介电层33在步骤S18的沟槽的刻蚀过程中被刻蚀去除至阻挡层32被暴露。本实施例采用第一种方案，对应的立体结构如图12所示，为方便结合图11理解，本实施例也提供了对图12中沿Ⅳ-Ⅳ直线的剖视图图13。
本步骤采用的刻蚀气体可以为CCl4或CF4。
接着执行步骤S18，如图14所示，去除残留的光刻胶，以所述条状区域的金属层34’为掩膜刻蚀所述介电层33以形成沟槽38，所述通孔37底部的阻挡层32暴露。
本步骤采用的刻蚀气体可以为CCl4或CF4。
执行步骤S19，湿法去除残留的条状区域的金属层，形成的结构示意图如图15所示。结合图13与图15，可以看出，沟槽38的宽度与通孔37的直径大小相等。其它实施例中，沟槽38的宽度也可以根据需要大于通孔37的直径。
本步骤中，去除金属层的溶液一般为酸性溶液。具体地，当步骤S14中金属层34采用铜时，湿法去除该铜的残留物采用的是双氧水与盐酸的混合溶液；当采用氮化铜时，先对该氮化铜金属硬掩膜进行热处理使其转化成铜，接着采用与铜金属层相同的处理溶液进行去除。
执行步骤S20，如图16所示，去除所述通孔37底部的阻挡层32以使半导体衬底的目标电连接区域暴露。
本实施例中，该目标电连接区域为前层的金属图案31。
可以看出，阻挡层32除了防止其下的金属原子向上层或同层介电层扩散外，还可以防止对金属层34去除过程中，酸性溶液对阻挡层32下方的前层金属互连结构的金属区域的刻蚀。
本实施例中，所述阻挡层32的材质为氮化硅，去除方法为干法刻蚀，所述干法刻蚀气体可以含氟气体，例如CF4、C4F8中的至少一种。
最后执行步骤S21，如图17所示，在所述通孔37及所述沟槽38内填充导电材质39。
本步骤中，导电材质39可以选用现有的具有导电功能的材质，例如为铜、铜合金、铝、铝合金、钨、钨合金、或掺杂多晶硅中的至少一种。由于上述过程中，采用铜或氮化铜做硬掩膜，采用的刻蚀气体可以为CCl4或CF4，上述刻蚀气体不容易造成铜或氮化铜的腐蚀，因而，在介电层33的沟槽38开口处不会造成缺陷，不会有填充导电材质39时的空洞问题。
至此，一层金属互连结构已制作完成。
在具体实施过程中，在需要制作多层金属连接结构时，可以重复执行步骤S11-S21多次。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种金属互连结构的制作方法，其特征在于，包括：
提供具有目标电连接区域的半导体衬底；
在所述半导体衬底上形成阻挡层；
在所述阻挡层上形成介电层，所述介电层包括介电常数为2.0≤k≤4.0或k<2.0的材质；
在所述介电层上形成金属层；
在所述金属层上定义出用以形成沟槽的条状区域，去除所述条状区域外的金属层；
利用光刻刻蚀工艺在保留的金属层上定义出用以形成通孔的图形化光刻胶，定义的所述通孔位于相邻条状区域的金属层之间；
以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔；
以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽，所述通孔底部的阻挡层暴露；
湿法去除残留的所述金属层；
去除所述通孔底部的阻挡层以使半导体衬底的目标电连接区域暴露；
在所述通孔及所述沟槽内填充导电材质。
2.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述目标电连接区域为前层金属互连结构的金属区域。
3.根据权利要求1所述的金属互连结构的制作方法，其特征在于，在所述金属层上定义出用以形成沟槽的条状区域，去除所述条状区域外的金属层是采用光刻刻蚀工艺实现的。
4.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述金属层的材质为铜，湿法去除残留的所述金属层采用的是双氧水与盐酸的混合溶液。
5.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述金属层的材质为氮化铜，以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽步骤后，湿法去除残留的所述金属层步骤前，对所述残留的金属层进行热处理使得氮化铜变为铜。
6.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述介电层包括介电常数依次增大的第一介电层、第二介电层及第三介电层，所述第一介电层与所述阻挡层相邻，所述第三介电层与所述金属层相邻。
7.根据权利要求6所述的金属互连结构的制作方法，其特征在于，所述第一介电层的介电常数k<2.0，第二介电层的介电常数k的范围为2.0-4.0，第三介电层的介电常数k>4.0。
8.根据权利要求1所述的金属互连结构的制作方法，其特征在于，去除所述通孔底部的阻挡层采用干法刻蚀。
9.根据权利要求8所述的金属互连结构的制作方法，其特征在于，所述阻挡层的材质为氮化硅，所述干法刻蚀采用的刻蚀气体为CF4、C4F8中的至少一种。
10.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述导电材质为铜、铜合金、铝、铝合金、钨、钨合金、或掺杂多晶硅中的至少一种。
11.根据权利要求1所述的金属互连结构的制作方法，其特征在于，以所述条状区域的金属层为掩膜刻蚀所述介电层以形成沟槽步骤中，所述通孔底部的介电层进一步刻蚀直至所述阻挡层暴露。
12.根据权利要求1所述的金属互连结构的制作方法，其特征在于，以所述图形化光刻胶为掩膜刻蚀所述介电层以形成通孔步骤中，所述通孔底部的阻挡层暴露。
CN201210228828.3A 2012-07-03 2012-07-03 金属互连结构的制作方法 Active CN103531527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210228828.3A CN103531527B (zh) 2012-07-03 2012-07-03 金属互连结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210228828.3A CN103531527B (zh) 2012-07-03 2012-07-03 金属互连结构的制作方法

Publications (2)

Publication Number Publication Date
CN103531527A true CN103531527A (zh) 2014-01-22
CN103531527B CN103531527B (zh) 2016-07-06

Family

ID=49933426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210228828.3A Active CN103531527B (zh) 2012-07-03 2012-07-03 金属互连结构的制作方法

Country Status (1)

Country Link
CN (1) CN103531527B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448810A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN108376676A (zh) * 2018-02-28 2018-08-07 佛山市宝粤美科技有限公司 一种具有多孔介质层的金属互连结构
CN117410269A (zh) * 2023-12-15 2024-01-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235293A1 (en) * 2003-05-21 2004-11-25 Semiconductor Leading Edge Technologies, Inc. Method for manufacturing semiconductor device
CN1697176A (zh) * 2004-05-11 2005-11-16 中芯国际集成电路制造(上海)有限公司 低介电常数薄膜及其制造方法
CN101063065A (zh) * 2006-04-28 2007-10-31 台湾积体电路制造股份有限公司 半导体晶片的清洗溶液及内连线结构的形成方法
CN101231968A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 镶嵌内连线结构与双镶嵌工艺
US20110081784A1 (en) * 2009-10-01 2011-04-07 Sumitomo Electric Device Innovations, Inc. Manufacturing method of semiconductor device
CN102187276A (zh) * 2008-10-14 2011-09-14 旭化成株式会社 热反应型抗蚀剂材料、使用它的热光刻用层压体以及使用它们的模具的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235293A1 (en) * 2003-05-21 2004-11-25 Semiconductor Leading Edge Technologies, Inc. Method for manufacturing semiconductor device
CN1697176A (zh) * 2004-05-11 2005-11-16 中芯国际集成电路制造(上海)有限公司 低介电常数薄膜及其制造方法
CN101063065A (zh) * 2006-04-28 2007-10-31 台湾积体电路制造股份有限公司 半导体晶片的清洗溶液及内连线结构的形成方法
CN101231968A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 镶嵌内连线结构与双镶嵌工艺
CN102187276A (zh) * 2008-10-14 2011-09-14 旭化成株式会社 热反应型抗蚀剂材料、使用它的热光刻用层压体以及使用它们的模具的制造方法
US20110081784A1 (en) * 2009-10-01 2011-04-07 Sumitomo Electric Device Innovations, Inc. Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448810A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN108376676A (zh) * 2018-02-28 2018-08-07 佛山市宝粤美科技有限公司 一种具有多孔介质层的金属互连结构
CN117410269A (zh) * 2023-12-15 2024-01-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN117410269B (zh) * 2023-12-15 2024-03-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103531527B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US8207566B2 (en) Vertical channel transistor and method of fabricating the same
CN110718532B (zh) 半导体元件及其制作方法
US9691902B2 (en) Semiconductor device
JP2009253273A (ja) 高集積半導体装置内の垂直型トランジスタの製造方法
CN209785930U (zh) 电容器、dram单元和存储器
CN104517854A (zh) 具有垂直沟道晶体管的半导体装置及其制造方法
US7923329B2 (en) Method for manufacturing a semiconductor device
US9397044B2 (en) Semiconductor device and method for forming the same
CN103531527A (zh) 金属互连结构的制作方法
CN103839874B (zh) 金属互连结构及其制作方法
KR101060694B1 (ko) 반도체 소자의 형성 방법
KR100941865B1 (ko) 반도체 소자의 제조방법
KR100313547B1 (ko) 반도체 소자의 제조방법
US20090176368A1 (en) Manufacturing method for an integrated circuit structure comprising a selectively deposited oxide layer
CN102468175B (zh) 晶体管的制作方法
US9171750B2 (en) Methods of forming electrically conductive lines
CN103531526B (zh) 金属互连结构及其制作方法
US8772879B2 (en) Electronic component comprising a number of MOSFET transistors and manufacturing method
US9012970B2 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
CN103531525B (zh) 金属互连结构的制作方法
TWI770804B (zh) 記憶體裝置及其製造方法
US8461056B1 (en) Self-aligned wet etching process
KR100924550B1 (ko) 반도체 소자의 제조방법
CN114005835A (zh) 一种半导体器件的制备方法及半导体器件
KR20100074677A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant