CN103531437B - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN103531437B
CN103531437B CN201310282505.7A CN201310282505A CN103531437B CN 103531437 B CN103531437 B CN 103531437B CN 201310282505 A CN201310282505 A CN 201310282505A CN 103531437 B CN103531437 B CN 103531437B
Authority
CN
China
Prior art keywords
light irradiation
manufacture method
semiconductor
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310282505.7A
Other languages
English (en)
Other versions
CN103531437A (zh
Inventor
川上晋
有福征宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN103531437A publication Critical patent/CN103531437A/zh
Application granted granted Critical
Publication of CN103531437B publication Critical patent/CN103531437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供一种半导体装置的制造方法和半导体装置。半导体装置的制造方法具有如下连接工序：隔着光固化性粘接层在放置于平台上的基板上配置宽度1mm以下的半导体元件，通过利用压接头进行的加压和利用光照射装置进行的光照射将半导体元件连接在基板上，在连接工序中，通过从半导体元件的宽度方向的两侧照射来自光照射装置的光，从而使粘接层固化。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及半导体装置的制造方法和半导体装置。
背景技术
近年来，随着半导体集成电路、显示器等电子部件的小型化、薄型化、高精细化，作为用于高密度地连接电子部件和电路系统的连接材料，各向异性导电性粘接剂受到关注。在以前的各向异性导电性粘接剂中，经常使用使用了热潜在性聚合引发剂和环氧树脂、（甲基）丙烯酸单体的热固化系粘接剂，但担心由于连接时的热导致被连接体劣化、变形。另一方面，在使用光潜在性的聚合引发剂的情况下，在加热压接时通过进行光照射能够进行较低温下的连接，并进行了研究。
在使用含有光潜在性聚合引发剂的各向异性导电性粘接剂的半导体装置的制造方法中，例如将分散有金属粒子、对塑料粒子实施金属镀敷而形成的导电粒子的光固化系粘接剂用作各向异性导电性粘接剂。然后，在半导体元件和基板之间夹住该各向异性导电性粘接剂，一边通过加压头加压一边进行光照射（例如参照日本实开平5-41091号公报、日本特开昭62-283581号公报）。由此，加压后的导电粒子成为电连接媒介，通过简单的方法能够同时完成多个电路间的电连接。另外，由于粘接剂的各向异性导电性，因此在连接电路间能够获得低电阻连接性，在邻接电路间能够获得高绝缘性。
发明内容
因此，在上述的日本实开平5-41091号公报、日本特开昭62-283581号公报的半导体元件的连接方法中，在放置半导体元件和基板的平台内部配置光照射装置，从基板的背面侧对粘接层照射光。在这样的方法中，认为可充分获得对粘接层的光照射量，但由于平台的结构复杂化，因此存在热压接装置的改造成本提高这样的问题。
本发明是为了解决上述课题而作出的发明，目的在于提供能够通过简单的方法使光固化性粘接层充分地固化而得到半导体元件和基板的良好连接性的半导体装置的制造方法、以及使用该半导体装置的制造方法的半导体装置。
发明人等为了解决上述课题反复进行了深入研究，结果，他们着眼于以前将能够应对各种尺寸的半导体元件作为前提而对各种制造方法进行了研究，伴随于此其限制却增多了这一点。因此，本发明人等得到如下见解：如果转换该观点，反过来对制造的半导体元件的尺寸进行限定而研究制造方法，则能够获得适合其尺寸的、更简单的制造方法，由此完成了本发明。
即，为了解决上述课题，本发明的一方面的半导体装置的制造方法是具有如下连接工序的半导体装置的制造方法，该连接工序为：隔着光固化性粘接层在放置于平台上的基板上配置宽度1mm以下的半导体元件，通过利用压接头进行的加压和利用光照射装置进行的光照射将半导体元件连接在基板上，在连接工序中，通过从半导体元件的宽度方向的两侧照射来自光照射装置的光，从而使粘接层固化。
在该半导体装置的制造方法中，在将宽度1mm以下的半导体元件与基板连接时，从该半导体元件的宽度方向的两侧照射光。在这种情况下，由于与基板连接的半导体元件的宽度为1mm以下，因此，通过从半导体元件的两侧照射来自光照射装置的光，能够对粘接层照射充分量的光，能够得到半导体元件和基板的良好连接性。也就是说，根据该办法，能够通过简单的方法使光固化性粘接层充分地固化，也能够避免热压接装置的改造成本提高。
另外，可以从半导体元件两侧的斜向照射来自光照射装置的光。在这种情况下，能够更进一步增加对粘接层照射的光的量。
另外，基板可以为光透过性基板。在这种情况下，由于存在在光透过性基板内传播的光，因此能够进一步增加对粘接层照射的光的量。另外，由于为光透过性基板，因此还能够防止来自光照射装置的光被基板遮住。
另外，可以在半导体元件的宽度方向的两侧分别设置光照射装置，由设置于两侧的光照射装置进行光照射。另外，可以一边以半导体元件为中心转动光照射装置一边进行光照射。在任一情况下，都能够使热压接装置的结构简单。
另外，可以一边相对于半导体元件摆动光照射装置一边进行光照射。在这种情况下，由于能够使光照射的角度可变，因此能够进一步增加对粘接层照射的光的量。另外，可以将半导体元件的端子和基板的配线电连接。
另外，本发明的一方面的半导体装置使用上述的半导体装置的制造方法而制造。在该半导体装置中，半导体元件和基板以充分的连接强度被连接。因此，能够获得长时间充分地抑制了连接电阻的半导体装置。
根据本发明，能够通过简单的方法使光固化性粘接层充分固化，能够得到半导体元件和基板的良好连接性。
附图说明
图1是表示一实施方式的半导体装置的制造方法的示意图。
图2是表示图1所示的制造方法所使用的半导体元件的平面示意图。
图3是表示变形例的半导体装置的制造方法的示意图，（a）是从侧面观察的图，（b）是从上表面观察的图。
图4是表示其它变形例的半导体装置的制造方法的示意图。
图5是表示进一步其它变形例的半导体装置的制造方法的示意图。
符号说明
2：平台、3：热压接头、4、4a、4b：光照射装置、11：半导体元件、12：粘接层、13：光透过性基板、14：半导体装置。
具体实施方式
下面，一边参照附图，一边对半导体装置的制造方法和半导体装置的实施方式进行详细说明。
图1是表示一实施方式的半导体装置的制造方法的示意图。如图1所示，该半导体装置的制造方法具有如下连接工序：隔着光固化性粘接层12在放置于平台2上的光透过性基板13上配置半导体元件11，通过利用热压接头3进行的加热·加压和利用光照射装置4a、4b进行的光照射将半导体元件11连接在光透过性基板13上。这样的连接工序通过具有平台2、热压接头3和光照射装置4a、4b的热压接装置1实现。
半导体元件11为例如IC芯片、LSI芯片、电阻、电容器等各种元件，如图2（a）所示，进行俯视时，呈现为例如其宽度W为1mm的矩形形状。半导体元件11只要是宽度W为1mm以下且相对于光透过性基板13能够连接的元件就没有特别限制，可以呈现为例如图2（b）所示的进行俯视时宽度W为1mm的正方形。宽度W的下限没有特别限制，为0.3mm左右。另外，半导体元件11的俯视时的长度也没有特别限制，但大于等于与宽度W相同的长度，为40mm左右。
光透过性基板13为例如具有与半导体元件11的凸块等端子电连接的规定配线的基板。光透过性基板13是例如厚度1mm以下的薄型玻璃基板。作为光透过性基板13，除了玻璃基板以外，还可以使用聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚碳酸酯基板、聚萘二甲酸乙二醇酯基板、玻璃强化环氧基板、纸酚醛基板、陶瓷基板、层叠板等。在这些基板中，优选使用对紫外光的透过性优异的玻璃基板、聚对苯二甲酸乙二醇酯基板、聚碳酸酯基板、聚萘二甲酸乙二醇酯基板。另外，也可以使用不透光的基板制造半导体装置14。
通过该半导体装置的制造方法制作的半导体装置14只要是将半导体元件11电连接在光透过性基板13上而形成的装置就没有特别限制，也包含例如液晶显示器、有机EL显示器那样仅在光透过性基板13的端部配置半导体元件11那样的装置。
粘接层12由例如含有光潜在性的聚合引发剂和聚合性化合物的光固化系粘接材料形成。作为这样的粘接材料，可列举各向异性导电性膜（ACF）、各向异性导电性糊剂（ACP）、绝缘性膜（NCF）、绝缘性糊剂（NCP）等。进一步，通过使上述光固化系粘接材料中含有热潜在性聚合引发剂和聚合性化合物，可以制成通过光和热能够固化的粘接材料。以例如呈现与半导体元件11大致相同大小的表面积的方式形成粘接层12。
当粘接层12固化时，从半导体元件11的宽度方向的两侧大致同时照射来自在半导体元件11和粘接层12的两侧的斜上方配置的光照射装置4a、4b的光。光照射装置4a、4b为例如照射紫外线等活性光线的装置。光照射装置4a、4b的光轴以相对于平台2的上表面具有规定角度的方式配置，从光照射装置4a、4b出射的光以对配置在半导体元件11和光透过性基板13之间的粘接层12的端面入射的方式设定。另外，也可以是从光照射装置4a、4b出射的光发散，其一部分入射至光透过性基板13，在基板内传播的光入射至粘接层12。
光照射装置4a、4b的光轴相对于平台2倾斜，来自光照射装置4a、4b的光从斜上方入射至粘接层12的端面等，也可以按照光照射装置4a、4b的光轴与平台2的平面大致平行的方式在粘接层12的正侧面配置光照射装置4a、4b，从而照射光。另外，如图4所示，可以通过摆动装置支撑光照射装置4a、4b，在光照射中使光轴与平台上表面的角度以规定的周期变动。另外，在图4中虽然仅图示了光照射装置4a，但光照射装置4b也是同样的。
在使用如上的热压接装置1的半导体装置的制造方法中，由于制造所使用的半导体元件11的宽度W为1mm以下，因此，仅从该半导体元件11的宽度方向的两侧照射来自光照射装置4a、4b的光，就能够对粘接层12照射充分量的光，能够得到半导体元件11和光透过性基板13的良好连接性。也就是说，根据上述的制造方法，能够通过简单的方法使光固化性粘接层12充分固化，还能够避免热压接装置的改造成本提高。
另外，在该半导体装置的制造方法中，从半导体元件11的两侧的斜上方照射来自光照射装置4a、4b的光。因此，能够使光到达粘接层12的更内侧，能够进一步增加对粘接层12照射的光的量。
另外，在该半导体装置的制造方法中，制造所使用的基板为光透过性基板13。因此，利用在光透过性基板13内传播的光，能够进一步增加对粘接层12照射的光的量。另外，由于使用了光透过性基板13，因此即使在从斜下方进行光照射的情况下，也能够防止来自光照射装置4a、4b的光被基板遮住这样的情况。另外，在使用不透光的基板的情况下，优选从斜上方或正侧面进行光照射。
另外，在使用该半导体装置的制造方法得到的半导体装置14中，半导体元件11和光透过性基板13以充分的连接强度被连接。其结果是能够得到长时间充分地抑制了连接电阻的半导体装置14。
以上，对实施方式进行了详细说明，但本发明不限于上述实施方式，在不脱离本发明宗旨的范围内可以有各种变形。例如，在上述实施方式中，在半导体元件11的宽度方向的两侧设置光照射装置4a、4b，从半导体元件11的宽度方向的两侧照射来自两光照射装置4a、4b的光，但也可以如图3所示，在半导体元件11的宽度方向的一侧设置1个光照射装置4，以俯视时半导体元件11和粘接层12为中心的方式，一边通过规定的旋转机构（未图示）转动该光照射装置4，一边进行光照射。在这种情况下，也可以从半导体元件11的宽度方向的两侧照射来自光照射装置4的光。另外，也可以使图1所示结构的光照射装置4a、4b如图3那样转动。
另外，在上述实施方式中，来自光照射装置4a、4b的光从斜上方对粘接层12的端面等入射，但也可以如图5所示，以来自光照射装置4a、4b的光从斜下方对粘接层12的端面等入射的方式进行光照射。在这种情况下，相对于光透过性基板13充分地减小平台2的尺寸，并且在平台2的上表面的下方侧，在平台2的两侧分别配置光照射装置4a、4b。
在这种半导体装置的制造方法中，能够通过光透过性基板13将来自光照射装置4a、4b的光对粘接层12的端面照射。另外，除此以外，也可以通过摆动光照射装置4a、4b来移动光轴，使来自光照射装置4a、4b的光从粘接层12的底面侧入射。因此，根据如图5所示的制造方法，能够对粘接层12照射更加充分量的光，能够得到半导体元件11和光透过性基板13的良好连接性。另外，在该半导体装置的制造方法中，在平台2的上表面的下方侧配置有光照射装置4a、4b。由于热压接头3的周围为装置结构容易复杂化的区域，因此，通过在平台2的上表面的下方侧配置光照射装置4a、4b，能够确保热压接头3周围装置的配置自由度。

Claims (34)

1.一种半导体装置的制造方法，其是具有如下连接工序的半导体装置的制造方法，所述连接工序为：隔着光固化性粘接层在放置于平台上的基板上配置宽度1mm以下的半导体元件，通过利用压接头进行的加压和利用光照射装置进行的光照射将所述半导体元件连接在所述基板上，
在所述连接工序中，通过从所述半导体元件的宽度方向的两侧照射来自所述光照射装置的光，从而使所述粘接层固化。
2.根据权利要求1所述的半导体装置的制造方法，从所述半导体元件两侧的斜向照射来自所述光照射装置的光。
3.根据权利要求1或2所述的半导体装置的制造方法，所述基板为光透过性基板。
4.根据权利要求1或2所述的半导体装置的制造方法，在所述半导体元件的宽度方向的两侧分别设置所述光照射装置，由设置于两侧的所述光照射装置进行光照射。
5.根据权利要求3所述的半导体装置的制造方法，在所述半导体元件的宽度方向的两侧分别设置所述光照射装置，由设置于两侧的所述光照射装置进行光照射。
6.根据权利要求1或2所述的半导体装置的制造方法，一边以所述半导体元件为中心转动所述光照射装置一边进行光照射。
7.根据权利要求3所述的半导体装置的制造方法，一边以所述半导体元件为中心转动所述光照射装置一边进行光照射。
8.根据权利要求4所述的半导体装置的制造方法，一边以所述半导体元件为中心转动所述光照射装置一边进行光照射。
9.根据权利要求5所述的半导体装置的制造方法，一边以所述半导体元件为中心转动所述光照射装置一边进行光照射。
10.根据权利要求1或2所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
11.根据权利要求3所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
12.根据权利要求4所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
13.根据权利要求5所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
14.根据权利要求6所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
15.根据权利要求7所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
16.根据权利要求8所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
17.根据权利要求9所述的半导体装置的制造方法，一边相对于所述半导体元件摆动所述光照射装置一边进行光照射。
18.根据权利要求1或2所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
19.根据权利要求3所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
20.根据权利要求4所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
21.根据权利要求5所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
22.根据权利要求6所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
23.根据权利要求7所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
24.根据权利要求8所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
25.根据权利要求9所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
26.根据权利要求10所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
27.根据权利要求11所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
28.根据权利要求12所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
29.根据权利要求13所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
30.根据权利要求14所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
31.根据权利要求15所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
32.根据权利要求16所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
33.根据权利要求17所述的半导体装置的制造方法，将所述半导体元件的端子和所述基板的配线电连接。
34.一种半导体装置，使用权利要求1～33中任一项所述的半导体装置的制造方法而制造。
CN201310282505.7A 2012-07-06 2013-07-05 半导体装置的制造方法和半导体装置 Active CN103531437B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012152529 2012-07-06
JP2012-152529 2012-07-06
JP2012159770 2012-07-18
JP2012-159770 2012-07-18

Publications (2)

Publication Number Publication Date
CN103531437A CN103531437A (zh) 2014-01-22
CN103531437B true CN103531437B (zh) 2017-05-24

Family

ID=49933363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310282505.7A Active CN103531437B (zh) 2012-07-06 2013-07-05 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
JP (1) JP2014039016A (zh)
KR (1) KR20140005798A (zh)
CN (1) CN103531437B (zh)
TW (1) TWI595819B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790364B2 (ja) * 2016-01-25 2020-11-25 三菱電機株式会社 光半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101688082A (zh) * 2007-07-10 2010-03-31 三菱丽阳株式会社 粉体涂料用热流动性调节剂及其制造方法、以及粉体涂料

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283581A (ja) * 1986-05-30 1987-12-09 松下電器産業株式会社 接合装置
JPH0538882U (ja) * 1991-10-25 1993-05-25 セイコーエプソン株式会社 回路の接続方法
JP2003064324A (ja) * 2001-06-11 2003-03-05 Hitachi Chem Co Ltd 異方導電性接着フィルム及びそれを用いた回路基板の接続方法、回路基板接続体
CN101313636B (zh) * 2005-11-21 2011-04-20 松下电器产业株式会社 制造安装有电子部件的回路基板的方法
KR100785025B1 (ko) * 2006-10-26 2007-12-12 삼성전자주식회사 디스플레이 소자용 양면 조명장치 및 이를 채용한 양면디스플레이 소자
JP4666011B2 (ja) * 2008-06-19 2011-04-06 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
JP2011081257A (ja) * 2009-10-08 2011-04-21 Hitachi Chem Co Ltd 回路部品の製造方法
JP2010251789A (ja) * 2010-06-22 2010-11-04 Sony Chemical & Information Device Corp 接合体及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101688082A (zh) * 2007-07-10 2010-03-31 三菱丽阳株式会社 粉体涂料用热流动性调节剂及其制造方法、以及粉体涂料

Also Published As

Publication number Publication date
KR20140005798A (ko) 2014-01-15
TW201406245A (zh) 2014-02-01
CN103531437A (zh) 2014-01-22
JP2014039016A (ja) 2014-02-27
TWI595819B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
CN107123471A (zh) 各向异性导电性膜及连接构造体
WO2011011974A1 (en) Flexible circuit module
CN112053962B (zh) 一种系统级堆叠封装及其制备方法
TW201301301A (zh) 連接方法、連接體之製造方法、連接體
TWI263284B (en) Method of fabricating wafer level package
CN203367239U (zh) 压接装置
KR20160128536A (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
CN103531437B (zh) 半导体装置的制造方法和半导体装置
KR102438704B1 (ko) 이방성 도전 필름 및 그의 제조 방법
JP2013214611A (ja) 半導体装置
CN102646645A (zh) 封装结构及其制造方法
CN104206032B (zh) 连接体的制造方法及电子部件的连接方法
TWI651195B (zh) 異向性導電膜及其製造方法
KR101211753B1 (ko) 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
CN103379736B (zh) 印刷电路板组件及其制作方法
Kuo et al. Process and characterization of ultra-thin film packages
JP6291165B2 (ja) 接続体の製造方法、及び電子部品の接続方法
CN215798501U (zh) 微机电系统器件的封装结构
CN213692052U (zh) 双面封装结构及电子设备
US20240194630A1 (en) Bondable pillars for wire bonds in a semiconductor package
US20240222183A1 (en) Crosslinking a back grinding tape for a semiconductor wafer
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.

CP01 Change in the name or title of a patent holder