CN103518323A - 低切换误差、小电容器、自动归零偏差缓冲放大器 - Google Patents

低切换误差、小电容器、自动归零偏差缓冲放大器 Download PDF

Info

Publication number
CN103518323A
CN103518323A CN201280021689.5A CN201280021689A CN103518323A CN 103518323 A CN103518323 A CN 103518323A CN 201280021689 A CN201280021689 A CN 201280021689A CN 103518323 A CN103518323 A CN 103518323A
Authority
CN
China
Prior art keywords
fet
coupled
amplifier
switch
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280021689.5A
Other languages
English (en)
Other versions
CN103518323B (zh
Inventor
加布里埃尔·罗什卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103518323A publication Critical patent/CN103518323A/zh
Application granted granted Critical
Publication of CN103518323B publication Critical patent/CN103518323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
    • H03F3/45955—Measuring at the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction

Abstract

通过使到自动归零开关的时钟电平保持在恰好足以确保完全切换自动归零偏差缓冲放大器的开关的振幅处而减小所述自动归零偏差放大器中的切换误差。电平移位电路提供处于所要电平控制处的时钟，且局部电压调节器将经调节电压提供给所述电平移位电路。

Description

低切换误差、小电容器、自动归零偏差缓冲放大器
相关申请案
本申请案主张由格布雷·罗思卡(Gabriel Rosca)于2011年3月30日申请的标题为“低切换误差、小电容器、自动归零偏差缓冲(Low Switching Error，Small Capacitors，Auto-Zero Offset Buffer)”的共同拥有的第61/469,472号美国临时专利申请案的优先权，所述申请案出于所有目的特此以引用的方式并入。
技术领域
本发明涉及缓冲放大器，且更特定来说，涉及自动归零偏差缓冲放大器。
背景技术
自动归零偏差运算(缓冲)放大器是引起非常低的输入参考DC偏差及噪声的组合模拟及数字(切换)电路的一类模拟电路。这些运算放大器通常用在需要高增益以解决非常小的电压的精确应用中。实例包含RTD、热电偶、电阻电流测量及其它感测应用。自动归零偏差运算放大器的使用可缓和A/D转换器的准确性要求，从而节约成本。现今的自动归零偏差运算放大器与用于减小平均偏差的早期斩波方案的相似性很小。那些电路非常简单，其使用离散放大器及开关以使用时钟对放大器的输入及输出进行斩波。需要重滤波以实现低偏差且滤除切换噪声。斩波器放大器具有受大的稳定时间常数限制的低频带宽度(通常几赫兹)。
参考图1，其描绘现有技术自动归零偏差运算放大器的示意性框图。现有技术自动归零偏差运算放大器(大体由数字100表示)可包括经组合以产生最终信号输出Vout的至少两个放大器102及104。常规宽带宽“主要”放大器102从输入直接连接到输出且连续地处理进入信号。并联连接第二极高增益“置零(null)”放大器104用于偏差校正。置零放大器104被归零以使其自身的偏差置零且消除低频率1/f噪声(在时钟振荡器110的时钟频率之下)。归零涉及将放大器104的两个输入与开关108短接在一起及将所得偏差存储到电容器112上。在补偿循环期间，通过辅助端口116将此校正电压施加到置零放大器104。当置零放大器104在其归零循环期间通过开关106与主要放大器102断开时，校正电压通过存储电容器114保持在主要放大器辅助端口118上。此校正电压接着用于使主要放大器102的偏差通过其辅助端口118置零。
早期自动归零偏差放大器组合宽带“主要”放大器与单个“置零”放大器。单个置零放大器具有取样及保持以校正其自身偏差且减小主要放大器的偏差。早期实施方案需要外部电容器且具有数百赫兹的取样频率。近些年己在当前技术中做出很大改进。现代自动归零偏差运算放大器现在能够利用非常低的温度漂移实现数微伏的DC偏差。
然而，由于置零放大器中的内部时钟切换，一些切换噪声将出现在输出处。此在取样时钟频率周围将最显著。如果此噪声不对称(即，产生实质上相等量的正及负尖峰脉冲)，则可在系统中引起平均DC偏差。因此，这些尖峰脉冲的减小对于良好的DC性能是必要的。
具有太小的自动归零电容的自动归零偏差缓冲放大器形成高切换误差。为使切换误差减小到较小值，在自动归零电路中需要较高值电容(较大面积电容器)。然而，增加电容需要更多集成电路硅面积用于所述电容器。举例来说，对于+/-5毫伏最大切换误差的特定要求，电容器将是十(10)倍大，且集成电路裸片上的整体模块将是至少两倍大。
发明内容
因此，存在对通过控制切换时钟的振幅来使用小电容器提供低切换误差的技术及电路的需要。
根据一实施例，自动归零偏差缓冲放大器可包括：主要放大器，其具有差分输入、辅助置零输入及输出；置零放大器，其具有差分输入、辅助置零输入及输出；第一场效应晶体管(FET)开关，其耦合到主要放大器及置零放大器的差分输入；第二FET开关，其耦合到置零放大器的输出以及主要放大器及置零放大器的辅助置零输入；第一存储电容器，其耦合到第二FET开关及置零放大器的辅助置零输入；第二存储电容器，其耦合到第二FET开关及主要放大器的辅助置零输入；振荡器，其具有时钟输出；电平移位电路，其具有耦合到振荡器的时钟输出的输入及耦合到且控制第一开关及第二开关的输出；以及电压调节器，其耦合到电平移位电路；电平移位电路将控制信号提供给第一FET开关及第二FET开关，其中控制信号具有稍大于第一FET开关及第二FET开关的栅极-源极接通电压的电压振幅。
根据又一实施例，电压调节器可包括：误差放大器；反馈网络，其耦合到误差放大器的第一输入及输出；以及电压参考，其耦合到误差放大器的第二输入；其中电压调节器提供稍高于完全接通第一FET开关及第二FET开关所需的电压的电压。根据又一实施例，电平移位电路允许模拟接地与数字接地之间的电势差。根据又一实施例，主要放大器进一步包括缓冲放大器以增加可用输出电流。根据又一实施例，第一FET开关及第二FET开关是单极双投FET开关。
根据又一实施例，第一FET开关及第二FET开关中的每一者可包括：第一n通道FET；第二n通道FET；第一p通道FET；以及第二p通道FET；其中第一p通道FET及第二n通道FET的栅极耦合到来自电平移位电路的控制信号，第二p通道FET及第一n通道FET的栅极耦合到来自电平移位电路的反相控制信号，第一p通道FET的漏极及第一n通道FET的源极耦合到共同节点；第一p通道FET的源极及第一n通道FET的漏极耦合到常态闭合节点；且第二p通道FET的源极及第二n通道FET的漏极耦合到常态断开节点。
根据又一实施例，第一p通道FET及所述第二p通道FET的n阱耦合到模拟电压源，且第一n通道FET及第二n通道FET的p阱耦合到模拟电压源的共同端。根据又一实施例，n衬底耦合到模拟电压源的共同端。根据又一实施例，模拟电压源的共同端实质上是接地电势。
根据另一实施例，用于缓冲放大器中的自动归零偏差校正的方法可包括下列步骤：提供具有差分输入、辅助置零输入及输出的主要放大器；提供具有差分输入、辅助置零输入及输出的置零放大器；提供耦合到主要放大器及置零放大器的差分输入的第一场效应晶体管(FET)开关；提供耦合到置零放大器的输出及主要放大器及置零放大器的辅助置零输入的第二FET开关；提供耦合到第二FET开关及置零放大器的辅助置零输入的第一存储电容器；提供耦合到第二FET开关及主要放大器的辅助置零输入的第二存储电容器；提供来自振荡器的时钟输出；利用具有耦合到振荡器的时钟输出的输入的电平移位电路控制第一开关及第二开关；以及将电压调节器耦合到电平移位电路；以及将来自电平移位电路的控制信号提供给第一FET开关及第二FET开关，所述控制信号具有稍大于第一FET开关及第二FET开关的栅极-源极接通电压的电压振幅。
根据所述方法的又一实施例，电压调节器可包括将稍高于完全接通第一FET开关及第二FET开关所需的电压的电压提供给电平移位电路的步骤。根据所述方法的又一实施例，减小切换偏差补偿误差的步骤可包括增加第一存储电容器及第二存储电容器的电容值的步骤。根据所述方法的又一实施例，电压调节器可包括：误差放大器；反馈网络，其耦合到误差放大器的第一输入及一输出；以及电压参考，其耦合到误差放大器的第二输入；其中电压调节器提供稍高于完全接通第一FET开关及第二FET开关所需的电压的电压。
根据所述方法的又一实施例，电平移位电路允许模拟接地与数字接地之间的电势差。根据所述方法的又一实施例，主要放大器进一步包括缓冲放大器以增加可用输出电流。根据所述方法的又一实施例，第一FET开关及第二FET开关可为单极双投FET开关。根据所述方法的又一实施例，第一p通道FET及第二p通道FET的n阱耦合到模拟电压源；且第一n通道FET及第二n通道FET的p阱耦合到模拟电压源的共同端。根据所述方法的又一实施例，n衬底耦合到模拟电压源的共同端。
附图说明
可通过参考结合附图的以下描述获取对本发明的更完全的理解，其中：
图1说明现有技术自动归零偏差运算放大器的示意图；
图2说明根据本发明的特定实例实施例的具有时钟电平移位电路及耦合到所述电平移位电路的电压调节器的自动归零偏差运算放大器的示意图；以及
图3说明用于根据本发明的教示的自动归零偏差运算放大器中的单极双投开关的示意图。
虽然本发明容易具有各种修改及替代形式，但其特定实例实施例己在图式中展示且在本文中详细描述。然而，应了解，本文对特定实例实施例的描述无意使揭示内容限于本文揭示的特定形式，而相反，本发明涵盖如由所附权利要求书定义的所有修改及等效物。
具体实施方式
自动归零偏差放大器中的切换误差与电容成反比，且与引入产生仅可通过增加电容来减小的动态误差的瞬态的高时钟电压电平与低时钟电压电平之间的差成正比。因此，通过减小切换时钟的振幅取代增加切换电容器的面积，由静态及动态组件引起可接受的低切换误差，而不会过大地增加不存在时钟振幅控制时所需要的电容量(可通过使电容增加许多倍(～10倍)来实现相同效果)。通过增加切换电容器的电容(增加的面积)且限制切换时钟的振幅，更好的切换误差是可能的。通过使用用于自动归零开关的时钟控制的电平移位电路及将经调节电压供应到电平移位电路的局部电压调节器，时钟振幅可保持在确保自动归零偏差缓冲放大器的切换装置的完全切换(源极-漏极电阻在最小值处，例如，线性操作模式中的晶体管接通状态)的最低电平处。切换装置是基于场效应晶体管(FET)，且局部调节器及其控制回路的目的是确保这些FET开关在所有时间得到适当电压电平以便在自动归零偏差放大器的操作中最佳地表现。
参考图2，其描绘根据本发明的特定实例实施例的具有时钟电平移位电路及耦合到所述电平移位电路的电压调节器的自动归零偏差运算放大器的示意图。自动归零偏差放大器(大体由数字200表示)可包括经组合以产生最终信号输出Vout的至少两个放大器102及104。常规宽带宽“主要”放大器102从输入直接连接到输出且连续地处理进入信号。并联连接第二极高增益“置零”放大器104以用于偏差校正。置零放大器104被归零以使其自身偏差置零且消除低频率1/f噪声(在时钟振荡器110的时钟频率之下)。归零涉及将放大器104的两个输入与开关108短接在一起及将所得偏差存储到电容器212上。在补偿循环期间，通过辅助端口116将此校正电压施加到置零放大器104。当置零放大器104在其归零循环期间通过开关106与主要放大器102断开时，通过存储电容器214使校正电压保持在主要放大器辅助端口118上。此校正电压接着用于使主要放大器102的偏差通过其辅助端口118置零。缓冲放大器可与主要放大器102并在一起以提供较高输出电流性能。如图3中展示且下文更完全描述，开关106及108由n通道及p通道FET开关组成。
电容器212及214可小于图1的电容器112及114以通过使用电平移位电路220结合包括误差放大器224、反馈网络222及电压参考226的局部电压调节器来实现相同切换误差。局部电压调节器(误差放大器224及反馈网络222)将低电压提供给电平移位电路220。不管来自时钟振荡器210的时钟的振幅如何，在电平移位电路220的输出处，时钟ck的振幅将被限于恰好足以合适地切换自动归零偏差缓冲放大器200的FET开关106及108(参见图3)的值。
电平移位电路220提供随着如FET开关106及108中使用的n通道晶体管的Vgs上升或下降的适应性振幅时钟。电压调节器的误差放大器224有意不平衡以确保稍微高于完全接通(漏极-源极在最小电阻处)FET开关的n通道部分的电压的电压。电平移位电路220也可允许模拟接地与数字接地(例如，时钟振荡器与开关106及108的控制部分分别耦合到的模拟域与数字域)之间的电压电势差。集成电路的不同电压域之间的电平偏移的更详细描述可在共同拥有的第7,852，118B2号美国专利中找到，所述专利出于所有目的以引用方式并入本文中。
使用此技术及电路大大增强自动归零偏差缓冲放大器的性能同时保持其硅面积处于合理水平。因此在不需要使偏差零存储电容器更大的情况下使所得切换误差落在所要范围内。在维持电路性能的同时可获得50％的硅面积节约。此外，通过使用此电路，如果电容面积未改变(未减小)，则切换误差可降低约1/8。
参考图3，其描绘用于根据本发明的教示的自动归零偏差运算放大器中的单极双投开关的示意图。开关106及108中的每一者由如图3中展示耦合在一起的两个n通道FET332与336及两个p通道FET330与334组成。p通道FET330及334的n阱354耦合到模拟源电压AVdd，n通道FET332及336的p阱352耦合到模拟源电压的共同端(接地)Agnd，且n衬底356耦合到模拟源电压AVdd。开关共同(c)节点342耦合到p通道FET330及334的漏极及n通道FET332及336的源极。常态断开(no)节点340耦合到FET334的源极及FET336的漏极。常态闭合(nc)节点338耦合到FET330的源极及FET332的漏极。来自电平移位电路220的时钟输出ck被施加到FET330及336的栅极(+ck)，且反相时钟输出(-ck)被施加到FET334及336的栅极。因此，当时钟ck改变逻辑电平时，共同(c)节点342到常态断开(no)节点340或常态闭合(nc)节点338的连接也改变。时钟ck的振幅经电平移位且维持在稍大于有源FET开关对的Vgs以恰好足以确保其饱和(每一者的源极与漏极之间的最小电阻)的电压振幅处。
虽然己参考本发明的实例实施例描绘、描述且定义了本发明的实施例，但此类参考并不暗示对本发明的限制，且不应推断有此限制。如所属领域的技术人员及得益于本发明者将想到，所揭示的标的物能够在形式及功能上具有大幅修改、变更及等效物。本发明的描绘及描述的实施例仅为实例，且并不穷尽本发明的范围。

Claims (18)

1.一种自动归零偏差缓冲放大器，其包括：
主要放大器，其具有差分输入、辅助置零输入及输出；
置零放大器，其具有差分输入、辅助置零输入及输出；
第一场效应晶体管FET开关，其耦合到所述主要放大器及所述置零放大器的所述差分输入；
第二FET开关，其耦合到所述置零放大器的所述输出及所述主要放大器及所述置零放大器的所述辅助置零输入；
第一存储电容器，其耦合到所述第二FET开关及所述置零放大器的所述辅助置零输入；
第二存储电容器，其耦合到所述第二FET开关及所述主要放大器的所述辅助置零输入；
振荡器，其具有时钟输出；
电平移位电路，其具有耦合到所述振荡器的所述时钟输出的输入及耦合到且控制所述第一开关及所述第二开关的输出；以及
电压调节器，其耦合到所述电平移位电路；
所述电平移位电路将控制信号提供给所述第一FET开关及所述第二FET开关，其中所述控制信号具有稍大于所述第一FET开关及所述第二FET开关的栅极-源极接通电压的电压振幅。
2.根据权利要求1所述的自动归零偏差缓冲放大器，其中所述电压调节器包括：
误差放大器；
反馈网络，其耦合到所述误差放大器的第一输入及输出；以及
电压参考，其耦合到所述误差放大器的第二输入；
其中所述电压调节器提供比完全接通所述第一FET开关及所述第二FET开关所需的电压稍高的电压。
3.根据权利要求1所述的自动归零偏差缓冲放大器，其中所述电平移位电路允许模拟接地与数字接地之间的电势差。
4.根据权利要求1所述的自动归零偏差缓冲放大器，其中所述主要放大器进一步包括缓冲放大器以增加可用输出电流。
5.根据权利要求1所述的自动归零偏差缓冲放大器，其中所述第一FET开关及所述第二FET开关是单极双投FET开关。
6.根据权利要求5所述的自动归零偏差缓冲放大器，其中所述第一FET开关及所述第二FET开关中的每一者包括：
第一n通道FET；
第二n通道FET；
第一p通道FET；以及
第二p通道FET；
其中
所述第一p通道FET及所述第二n通道FET的栅极耦合到来自所述电平移位电路的所述控制信号，
所述第二p通道FET及所述第一n通道FET的栅极耦合到来自所述电平移位电路的反相控制信号，
所述第一p通道FET的漏极及所述第一n通道FET的源极耦合到共同节点；
所述第一p通道FET的源极及所述第一n通道FET的漏极耦合到常态闭合节点；且
所述第二p通道FET的源极及所述第二n通道FET的漏极耦合到常态断开节点。
7.根据权利要求6所述的自动归零偏差缓冲放大器，其中所述第一p通道FET及所述第二p通道FET的n阱耦合到模拟电压源，且所述第一n通道FET及所述第二n通道FET的p阱耦合到所述模拟电压源的共同端。
8.根据权利要求7所述的自动归零偏差缓冲放大器，n衬底耦合到所述模拟电压源的所述共同端。
9.根据权利要求7所述的自动归零偏差缓冲放大器，其中所述模拟电压源的所述共同端实质上处于接地电势。
10.一种用于缓冲放大器中的自动归零偏差校正的方法，所述方法包括下列步骤：
提供具有差分输入、辅助置零输入及输出的主要放大器；
提供具有差分输入、辅助置零输入及输出的置零放大器；
提供耦合到所述主要放大器及所述置零放大器的所述差分输入的第一场效应晶体管FET开关；
提供耦合到所述置零放大器的所述输出以及所述主要放大器及所述置零放大器的所述辅助置零输入的第二FET开关；
提供耦合到所述第二FET开关及所述置零放大器的所述辅助置零输入的第一存储电容器；
提供耦合到所述第二FET开关及所述主要放大器的所述辅助置零输入的第二存储电容器；
提供来自振荡器的时钟输出；
利用具有耦合到所述振荡器的所述时钟输出的输入的电平移位电路控制所述第一开关及所述第二开关；以及
将电压调节器耦合到所述电平移位电路；以及
将来自所述电平移位电路的控制信号提供给所述第一FET开关及所述第二FET开关，所述控制信号具有稍大于所述第一FET开关及所述第二FET开关的栅极-源极接通电压的电压振幅。
11.根据权利要求10所述的方法，其中所述电压调节器包括将比完全接通所述第一FET开关及所述第二FET开关所需的电压稍高的电压提供给所述电平移位电路的步骤。
12.根据权利要求10所述的方法，其进一步包括通过增加所述第一存储电容器及所述第二存储电容器的电容值而减小切换偏差补偿误差的步骤。
13.根据权利要求10所述的方法，其中所述电压调节器包括：
误差放大器；
反馈网络，其耦合到所述误差放大器的第一输入及输出；以及
电压参考，其耦合到所述误差放大器的第二输入；
其中所述电压调节器提供比完全接通所述第一FET开关及所述第二FET开关所需的电压稍高的电压。
14.根据权利要求10所述的方法，其中所述电平移位电路允许模拟接地与数字接地之间的电势差。
15.根据权利要求10所述的方法，其中所述主要放大器进一步包括缓冲放大器以增加可用输出电流。
16.根据权利要求10所述的方法，其中所述第一FET开关及所述第二FET开关是单极双投FET开关。
17.根据权利要求10所述的方法，其进一步包括下列步骤：
将所述第一p通道FET及所述第二p通道FET的n阱耦合到模拟电压源；以及
将所述第一n通道FET及所述第二n通道FET的p阱耦合到所述模拟电压源的共同端。
18.根据权利要求10所述的方法，其进一步包括将n衬底耦合到模拟电压源的共同端的步骤。
CN201280021689.5A 2011-03-30 2012-03-20 自动归零偏差缓冲放大器及其自动归零偏差校正的方法 Active CN103518323B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161469472P 2011-03-30 2011-03-30
US61/469,472 2011-03-30
US13/413,599 US8698556B2 (en) 2011-03-30 2012-03-06 Low switching error, small capacitors, auto-zero offset buffer amplifier
US13/413,599 2012-03-06
PCT/US2012/029734 WO2012134871A1 (en) 2011-03-30 2012-03-20 Low switching error, small capacitors, auto-zero offset buffer amplifier

Publications (2)

Publication Number Publication Date
CN103518323A true CN103518323A (zh) 2014-01-15
CN103518323B CN103518323B (zh) 2017-02-08

Family

ID=46926421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021689.5A Active CN103518323B (zh) 2011-03-30 2012-03-20 自动归零偏差缓冲放大器及其自动归零偏差校正的方法

Country Status (6)

Country Link
US (1) US8698556B2 (zh)
EP (1) EP2692056B1 (zh)
KR (1) KR101887156B1 (zh)
CN (1) CN103518323B (zh)
TW (1) TWI514755B (zh)
WO (1) WO2012134871A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336973A (zh) * 2018-01-24 2018-07-27 大连理工大学 一种用于运算放大器的零漂补偿电路
CN109710561A (zh) * 2017-10-26 2019-05-03 凌力尔特科技控股有限责任公司 具有切换负载抑制功能的高速片上精密缓冲器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9217780B2 (en) 2014-01-07 2015-12-22 Qualcomm Incorporated Compensation technique for amplifiers in a current sensing circuit for a battery
KR102600685B1 (ko) 2019-02-15 2023-11-10 삼성전자주식회사 오토 제로잉 동작에 기초하여 전압을 보상하기 위한 전자 회로
US11012037B2 (en) 2019-03-22 2021-05-18 Analog Devices International Unlimited Company Techniques for controlling an auto-zero amplifier
US10833639B2 (en) 2019-04-12 2020-11-10 Analog Devices International Unlimited Company Method for aliasing reduction in auto zero amplifier
US10897279B1 (en) 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931745A (en) * 1988-12-22 1990-06-05 Texas Instruments Incorporated Low noise chopper stabilized amplifier and method of operation
US5115202A (en) * 1991-04-10 1992-05-19 Analog Devices, Inc. Chopper-stabilized amplifier with spread-spectrum clocking
US5486788A (en) * 1994-10-07 1996-01-23 Sgs-Thomson Microelectronics, Inc. Chopper stabilized operational transconductance amplifier
US6130578A (en) * 1999-04-20 2000-10-10 Analog Devices, Inc. Chopper-stabilized amplifier with digital frequency modulated clocking and method
CN1575544A (zh) * 2001-09-04 2005-02-02 模拟设备股份有限公司 具有低瞬态切换的自动调零的乒乓放大器
CN1622469A (zh) * 2003-11-26 2005-06-01 海力士半导体有限公司 具有晶片上参考电压产生器的半导体装置
CN101449459A (zh) * 2006-07-18 2009-06-03 密克罗奇普技术公司 最小化自动调零放大器中的切换噪声及其影响
CN101471633A (zh) * 2007-12-29 2009-07-01 瑞昱半导体股份有限公司 输出级偏压电路以及使用其的运算放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59007921D1 (de) * 1989-09-20 1995-01-19 Itt Ind Gmbh Deutsche Offsetspannungsabgleichender Operationsverstärker.
US5663680A (en) * 1996-04-04 1997-09-02 Nordeng; Arnold E. Chopper stabilized amplifier having an additional differential amplifier stage for improved noise reduction
DE60203039T2 (de) * 2002-07-19 2006-01-12 Infineon Technologies Ag Geschaltete Pegelschiebeschaltung in einem Analogschalter
TW200635212A (en) * 2005-03-25 2006-10-01 Univ Nat Chunghsing Buffer amplifier and automatic zero-setting apparatus thereof
US7852118B2 (en) 2008-12-12 2010-12-14 Microchip Technology Incorporated High speed conditional back bias virtual ground restoration circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931745A (en) * 1988-12-22 1990-06-05 Texas Instruments Incorporated Low noise chopper stabilized amplifier and method of operation
US5115202A (en) * 1991-04-10 1992-05-19 Analog Devices, Inc. Chopper-stabilized amplifier with spread-spectrum clocking
US5486788A (en) * 1994-10-07 1996-01-23 Sgs-Thomson Microelectronics, Inc. Chopper stabilized operational transconductance amplifier
US6130578A (en) * 1999-04-20 2000-10-10 Analog Devices, Inc. Chopper-stabilized amplifier with digital frequency modulated clocking and method
CN1575544A (zh) * 2001-09-04 2005-02-02 模拟设备股份有限公司 具有低瞬态切换的自动调零的乒乓放大器
CN1622469A (zh) * 2003-11-26 2005-06-01 海力士半导体有限公司 具有晶片上参考电压产生器的半导体装置
CN101449459A (zh) * 2006-07-18 2009-06-03 密克罗奇普技术公司 最小化自动调零放大器中的切换噪声及其影响
CN101471633A (zh) * 2007-12-29 2009-07-01 瑞昱半导体股份有限公司 输出级偏压电路以及使用其的运算放大器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710561A (zh) * 2017-10-26 2019-05-03 凌力尔特科技控股有限责任公司 具有切换负载抑制功能的高速片上精密缓冲器
CN109710561B (zh) * 2017-10-26 2023-04-07 亚德诺半导体国际无限责任公司 具有切换负载抑制功能的高速片上精密缓冲器
CN108336973A (zh) * 2018-01-24 2018-07-27 大连理工大学 一种用于运算放大器的零漂补偿电路

Also Published As

Publication number Publication date
WO2012134871A1 (en) 2012-10-04
KR20140016954A (ko) 2014-02-10
EP2692056A1 (en) 2014-02-05
TW201251314A (en) 2012-12-16
CN103518323B (zh) 2017-02-08
US8698556B2 (en) 2014-04-15
EP2692056B1 (en) 2015-05-06
KR101887156B1 (ko) 2018-08-09
US20120249243A1 (en) 2012-10-04
TWI514755B (zh) 2015-12-21

Similar Documents

Publication Publication Date Title
CN103518323A (zh) 低切换误差、小电容器、自动归零偏差缓冲放大器
EP2592652B1 (en) Biomedical signal acquisition system and method
US8004350B2 (en) Impedance transformation with transistor circuits
US7636015B2 (en) Differential amplifier and sampling and holding circuit
EP3152634B1 (en) Low dropout voltage regulator
CN110729995A (zh) 一种电平转换电路及电平转换方法
Jiang et al. An accurate sense-FET-based inductor current sensor with wide sensing range for buck converters
CN104881070A (zh) 一种适用于mems应用的超低功耗ldo电路
CN104516385B (zh) 电压调节器
US7068090B2 (en) Amplifier circuit
US7528658B2 (en) Threshold voltage compensation for a two stage amplifier
EP2654204B1 (en) Distortion cancellation in analog circuits
US10673391B2 (en) Operational amplifier circuit capable of improving linearity relation between loading current and input voltage difference
Shedge et al. Analysis and design of CMOS source followers and super source follower
CN111384940A (zh) 一种高线性度宽摆幅cmos电压跟随器
US7444252B2 (en) Linearizer circuit
US8907724B2 (en) Variable gain amplifier
US20180367103A1 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US20100127775A1 (en) Amplifier for driving external capacitive loads
CN101562452B (zh) 电压电流转换电路
US20070152744A1 (en) Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in dc current flowing into active element for performing voltage/current conversion
KR100945723B1 (ko) 폴디드 캐스코드 전류원
US20200014333A1 (en) Electric circuit and electronic apparatus
US20090289699A1 (en) Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
Ohbuchi et al. A design of a low-transconductance linear transconductor utilizing body effect for low frequency applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant