CN103515363A - 用于异构集成技术的晶圆级封装的方法和装置 - Google Patents

用于异构集成技术的晶圆级封装的方法和装置 Download PDF

Info

Publication number
CN103515363A
CN103515363A CN201210465855.2A CN201210465855A CN103515363A CN 103515363 A CN103515363 A CN 103515363A CN 201210465855 A CN201210465855 A CN 201210465855A CN 103515363 A CN103515363 A CN 103515363A
Authority
CN
China
Prior art keywords
connector
chip
contact pad
technology
ppi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210465855.2A
Other languages
English (en)
Other versions
CN103515363B (zh
Inventor
余振华
叶德强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/536,549 external-priority patent/US9111949B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103515363A publication Critical patent/CN103515363A/zh
Application granted granted Critical
Publication of CN103515363B publication Critical patent/CN103515363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了形成WLP器件的方法和装置，该WLP器件包括通过封装第一芯片和第二芯片的模制材料被封装在一起的由第一技术制成的第一芯片和由不同于第一技术的第二技术制成的第二芯片。钝化后互连(PPI)线可以形成在模制材料上，钝化后互连(PPI)线通过第一连接件连接至第一芯片的第一接触焊盘，并且通过第二连接件连接至第二芯片的第二接触焊盘，其中，第一连接件和第二连接件可以是Cu球、Cu通孔、Cu柱或者其他种类的连接件。本发明还提供了用于异构集成技术的晶圆级封装的方法和装置。

Description

用于异构集成技术的晶圆级封装的方法和装置
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。
背景技术
半导体器件用于多种电子应用中，诸如个人计算机、移动电话、数码照相机和其他电子设备。半导体工业通过不断减小最小部件尺寸来不断提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，从而允许将更多部件集成在给定区域中。在一些应用中，这些较小的电子部件也要求更小封装件，该更小封装件利用小于过去的封装件的区域。
已经开发的用于半导体器件的较小封装件的一种类型是晶圆级封装件(WLP)。由也可以被称为异构集成的异构技术制成的集成电路(IC)的晶圆级封装件减小了制造成本，同时提供高性能和高密度。也被称为超集成的异构集成的最初应用已经用在微处理器、专用集成电路(ASIC)和存储器上。正在开发用于射频(RF)、模拟、光学和微机电系统(MEMS)的异构集成的其他应用，其中，通过诸如数字CMOS、SiGe RF BiCMOS的异构技术、任意现有或未来技术制造的IC集成件可以进行晶圆级“封装”。
用于异构集成技术的很多现有的WLP技术基于垂直堆叠IC。这种技术可以需要在某些情况下不可用的较大高度。因此，需要开发用于异构集成技术的其他形式的WLP技术。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：第一芯片，由第一技术制成并具有第一接触焊盘；第二芯片，由不同于所述第一技术的第二技术制成并具有第二接触焊盘；模制材料，封装所述第一芯片和所述第二芯片；以及钝化后互连(PPI)线，位于所述模制材料上方，并且所述PPI线通过第一连接件与所述第一接触焊盘连接以及通过第二连接件与所述第二接触焊盘连接，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组。
在该器件中，所述第一技术选自基本上由CMOS芯片、GaAs芯片、SiGe芯片和集成无源器件(IPD)所组成的组。
在该器件中，所述第一芯片选自基本上由CMOS处理器芯片、GaAs光电器件、SiGe BiCMOS模拟/数字转换器以及包括多个电阻器、电感器和电容器的IPD所组成的组。
在该器件中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有大于约30um的高度和大于约70um的宽度的Cu球。
在该器件中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有大于约10um的高度和大于约30um的宽度的Cu通孔。
在该器件中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有约10um至20um的高度和大于约50um的宽度的Cu柱。
该器件进一步包括凸块底部金属(UBM)层，与所述PPI线接触并且形成在所述PPI线上方的聚合物层的开口上。
在该器件中，所述UBM层包括选自基本上由铜、银、铬、镍、锡、金和它们的组合所组成的组中的材料。
该器件进一步包括位于所述模制材料和所述PPI线之间的聚合物层。
该器件进一步包括钝化层，覆盖所述第一接触焊盘的一部分，位于所述第一芯片的表面上并被所述模制材料封装。
在该器件中，所述PPI线包括铜材料。
在该器件中，所述模制材料包括环氧树脂模塑料。
在该器件中，所述第一接触焊盘包括选自基本上由铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或者其他导电材料所组成的组中的材料。
根据本发明的另一方面，提供了一种形成器件的方法，包括：提供由第一技术制成且具有第一接触焊盘的第一芯片；提供由不同于所述第一技术的第二技术制成且具有第二接触焊盘的第二芯片；在所述第一接触焊盘上形成第一连接件以及在所述第二接触焊盘上形成第二连接件，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组；通过模制材料封装所述第一芯片和所述第二芯片；以及在所述模制材料上形成连接至所述第一连接件和所述第二连接件的钝化后互连(PPI)线。
该方法进一步包括：在所述PPI线上方形成聚合物层；图案化所述聚合物层以具有暴露所述PPI线的开口；以及在所述聚合物层的所述开口中形成与所述PPI线接触的凸块底部金属(UBM)层。
该方法进一步包括：形成位于所述模制材料和所述PPI线之间的聚合物层。
在该方法中，形成所述第一连接件包括形成具有大于约30um的高度和大于约70um的宽度的Cu球。
在该方法中，形成所述第一连接件包括形成具有大于约10um的高度和大于约30um的宽度的Cu通孔。
在该方法中，形成所述第一连接件包括形成具有约10um至20um的高度和大于约50um的宽度的Cu柱。
根据本发明的又一方面，提供了一种器件，包括：第一芯片，由第一技术制成并具有第一接触焊盘，其中，位于所述第一接触焊盘上方的第一钝化层具有暴露所述第一接触焊盘的开口；第二芯片，由不同于所述第一技术的第二技术制成并具有第二接触焊盘，其中，位于所述第二接触焊盘上方的第二钝化层具有暴露所述第二接触焊盘的开口；第一连接件和第二连接件，所述第一连接件位于所述第一接触焊盘上且所述第二连接件位于所述第二接触焊盘上，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组；模制材料，将所述第一芯片和所述第二芯片封装在一起，同时暴露所述第一连接件和所述第二连接件；聚合物层，位于所述模制材料上并具有暴露所述第一连接件的第一开口和暴露所述第二连接件的第二开口；以及钝化后互连(PPI)线，位于所述聚合物层上并连接至位于所述第一开口中的所述第一连接件以及连接至位于所述第二开口中的所述第二连接件。
附图说明
为了更好地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1(a)和图1(b)示出了用于由异构技术制成的集成电路(IC)的晶圆级封装件(WLP)的实施例；
图2(a)至图(h)示出了用于由异构技术制成的集成电路(IC)的WLP工艺的方法实施例；以及
图3(a)至图3(f)示出了用于由异构技术制成的集成电路(IC)的WLP工艺的另一个方法实施例。
除非另有说明，否则不同附图中相应的数字和字母通常指的是相应的部件。绘制附图以清楚地示出各个实施例的相关方面，并且没有必要按比例绘制。
具体实施方式
以下详细讨论了本发明的实施例的制造和使用。然而，应该理解，本发明的实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为了说明制造和使用本发明的具体方式，并且没有限定本发明的范围。
晶圆级封装件(WLP)通常用于要求高速度、高密度和更多引脚数量的集成电路(IC)。WLP型半导体器件涉及将管芯的有源区固定至芯片载具衬底或者印刷电路板(PCB)。通过诸如导电焊料凸块或者焊球的多个连接器件，或者被简称为连接件来实现电和机械互连件。在设置在有源区上的凸块焊盘或者互连点或者接触焊盘上形成焊料凸块。连接件可以是焊料凸块、焊球、Cu柱、Cu通孔或者实现两个物体之间电连接的任何其他的类似连接器件。任何这些连接器件可以被简单地称为连接件。接触焊盘用于指的是互连点、凸块焊盘或者进行连接的任何其他导电物体。
本发明公开了形成WLP器件的方法和装置，该WLP器件包括通过封装第一芯片和第二芯片的模制材料封装在一起的由第一技术制成的第一芯片和由第二技术制成的第二芯片。钝化后互连(PPI)线可以形成在模制材料上方，并且钝化后互连(PPI)线通过第一连接件连接至第一芯片的第一接触焊盘和通过第二连接件连接至第二芯片的第二接触焊盘，其中，第一连接件和第二连接件可以是Cu球、Cu通孔、Cu柱或者其他种类的连接件。
如图1(a)的截面图所示，异构集成技术的示例性WLP型半导体器件500包括：CMOS芯片101、GaAs芯片201、SiGe芯片301和集成无源器件(IPD)401。CMOS芯片101可以是处理器或者存储器芯片。GaAs芯片201可以是功率放大器或者诸如图像传感器的光电器件。SiGe芯片301可以是BiCMOS流水线A/D转换器。IPD401可以是包括电阻器、电感器和电容器的集成无源电路。器件500可以是将处理器、大存储器、图像传感器和RF/微波收发器集成在WLP器件中的智能无线终端。
使用异构技术的芯片数量仅仅是为了说明的目的并没有进行限定。异构集成技术的WLP器件500可以包括由第一技术制成的第一芯片和由第二技术制成的第二芯片或者任何其他组合。用于芯片的技术术语可以是指芯片的晶体管的大小、用于制造芯片的晶圆的大小、晶体管的差异或者本领域中使用的任何其他术语。因此，通过不同技术制造CMOS芯片、GaAs芯片、SiGe芯片和IPD。
尽管在图1(a)中未示出，但是CMOS芯片101可以包括在可以为体硅衬底或者绝缘体上硅衬底的衬底上形成的有源器件和无源器件、导电层和介电层。也可以使用用于衬底的包括III族、IV族和V族元素的其他半导体材料。GaAs芯片201可以包括位于半绝缘GaAs衬底上的npn双极晶体管。SiGe芯片301可以包括作为基极含锗(Ge)的SiGe异质结双极晶体管(HBT)。SiGe Bi-CMOS技术可以是制造各种无线移动通信部件中的射频(RF)/模拟/数字系统的合适技术。IPD401可以是包括电阻器、电感器和电容器的集成无源电路。
图1(a)示出了连接至一个或者多个焊球/焊料凸块508的位于芯片101上的接触焊盘102、位于芯片201上的接触焊盘202、位于芯片301上的接触焊盘302和位于芯片401上的接触焊盘402。这些接触焊盘102、202、302和402也相互电连接。芯片101、201、301和401可以包括连接至图1(a)中未示出的多个焊球/焊料凸块的多个接触焊盘。导电层作为接触焊盘102形成在CMOS芯片101的表面上。类似地形成其他接触焊盘202、302和402。接触焊盘102、202、302和402可以被称为导电焊盘。接触焊盘102、202、302和402可以通过铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或者其他导电材料制成。使用电镀、溅射、PVD或者化学镀工艺沉积接触焊盘102、202、302和402。接触焊盘102、202、302和402的尺寸、形状和位置仅仅是为了说明目的并没有进行限定。通常，第一接触焊盘可以位于由第一技术制成的第一芯片上，而第二接触焊盘可以位于由第二技术制成的第二芯片上。这些接触焊盘也可以相互电连接。未示出的多个接触焊盘可以具有相同尺寸或者不同尺寸。
可以在CMOS芯片101的表面上方和在接触焊盘102的顶部上形成用于结构支撑和物理隔离的钝化层103。钝化层103可以通过未掺杂硅酸盐玻璃(USG)、氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)或者其他绝缘材料制成。通过使用掩模限定的光刻胶蚀刻工艺去除钝化层103的部分来形成钝化层103的开口，以暴露接触焊盘102。开口的尺寸、形状和位置仅仅是为了说明目的并没有进行限定。类似地，，使用与用于钝化层103的类似材料分别在芯片201、301和401上方形成用于结构支撑和物理隔离的具有开口的钝化层203、303和403，其中，开口分别暴露接触焊盘202、302和402。通常，第一钝化层可以位于由第一技术制成的第一芯片上的第一接触焊盘上，而第二钝化层可以位于由第二技术制成的第二芯片上的第二接触焊盘上。
可以使用高精度的制版机(stenciling machine)将焊膏104的离散块沉积在接触焊盘102上。沉积在接触焊盘102上的焊膏104形成较小的焊膏砖(solder paste brick)104。可以以相同方式分别在接触焊盘202、302和402上形成类似的焊膏砖204、304和404。在形成位于接触焊盘102上的焊膏砖104并且形成其他焊膏砖204、304和404之后，器件500可以被转移到回流炉，并且在该炉内加热该器件以回流焊料(即，从焊膏砖蒸发焊剂并形成焊球)。在回流焊料105冷却和凝固之后，回流工艺在焊球105和相应的接触焊盘102之间创建了机械和电连接件。可以形成用于芯片201、301和401的类似焊球205、305和405。
可以通过模制工艺使用模制材料503将由异构技术制成的芯片101、201、301和401水平地封装在一起。分别具有连接至焊球105、205、305和405的其接触焊盘102、202、302和402连同其相应的钝化层103、203、303和403的芯片101、201、301和401使用诸如环氧树脂模塑料(EMC)的模制树脂水平地模制在一起。模制工艺可以被称为封装工艺。模制材料503将芯片101、201、301和401共同封装在一个物理件中。模制材料503与管芯附接膜(DAF)502的层接触。可以使用位于DAF502下方的载具衬底以支撑模制操作，现在从图1(a)所示的结构中去除了该载具衬底。
可以在模制材料503上形成聚合物层504。可以图案化聚合物层504以形成暴露焊球105、205、305和405的开口。图案化聚合物层504可以包括光刻技术。聚合物层504可以由诸如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等的聚合物形成，但是也可以使用其他相对较软的通常有机的绝缘材料。优选的形成方法包括旋涂或者其他常用方法。聚合物层504的厚度可以在约5μm和约30μm之间。在通篇描述中引用的尺寸仅仅是实例，并会随着集成电路的按比例缩小而进行改变。
使用金属材料以在聚合物层504上与聚合物层504的轮廓共形地形成钝化后互连(PPI)线505。PPI线505还填充聚合物层504的开口，并与焊球105、205、305和405接触。因此，PPI线505形成位于焊球105、205、305和405之间的电连接件，从而还分别连接接触焊盘102、202、302和402。PPI线505的厚度小于约30μm，并且更优选地，在约2μm和约10μm之间。PPI线505还可以包括位于铜层顶部的含镍层(未示出)。形成方法包括电镀、化学镀、溅射、化学汽相沉积方法等。
可以在PPI线505上形成第二聚合物层506。可以图案化聚合物层506以形成要放置焊球508的开口。图案化聚合物层506可以包括光刻技术。聚合物层506可以由诸如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等的聚合物形成，但是也可以使用其他相对软的通常有机的绝缘材料。优选的形成方法包括旋涂或者其他常用方法。
可以围绕第二聚合物层506的开口形成凸块底部金属(UBM)层507。UBM层507可以由铜或者铜合金形成，该铜合金可以包括银、铬、镍、锡、金和它们的组合。可以在铜层上方形成诸如镍层、无铅预焊料层或者它们的组合的额外层。UBM层507的厚度可以在约1μm和约20μm之间。
焊球508可以固定在UBM层507上。如本领域公知的，焊球508可以包括锡、铅、银、铜、镍、铋等的合金。可选地，例如，可以通过电镀、印刷等在UBM层507上形成代替焊球58的铜凸块。
位于焊球508和接触焊盘102之间的用于第一芯片101的连接件通过UBM层507、PPI线505、焊球105至位于第一芯片101顶部的接触焊盘制成。类似地形成位于焊球508和接触焊盘202、302和402之间的连接件。因此，异构技术的芯片101、201、301和401封装在一起并且相互电连接并连接至焊球508，焊球可以进一步固定至印刷电路板(PCB)(未示出)。
通过不同的方法异构技术的芯片101、201、301和401可以被封装在一起并且相互电连接并连接至焊球。图1(b)中的器件600是示出位于金属焊盘102、202、302和402与焊球508之间的不同连接机制的另一个示例性实施例。除了连接机制的不同以外，图1(b)的其他部件基本上与图1(a)中示出的部件相同。
如图1(b)所示，用于第一芯片101的第一接触焊盘102至焊球508的连接件通过接触焊盘102、Cu通孔6051至PPI线505制成，PPI线505还连接至定位焊球508的UBM层507。Cu通孔6051是将接触焊盘102连接至PPI线505的连接件或者连接器件。PPI线505还与定位焊球508的UBM层507接触。
以不同的方式制造用于位于第二芯片201上的第二接触焊盘202至焊球508的连接件。第二接触焊盘202连接至通过回流工艺形成在其上焊膏砖6042和焊球6052。焊球6052进一步连接至PPI线505，该PPI线505连接定位焊球508的UBM层507。焊球6052是将接触焊盘202连接至PPI线505的连接件或连接器件。PPI线505进一步与定位焊球508的UBM层507接触。
以第三方式制造用于位于第三芯片301上的第三接触焊盘302至焊球508的连接件。Cu柱6053连接至位于第三芯片301上的第三接触焊盘302，该Cu柱6053进一步连接至PPI线505，该PPI线505连接定位焊球508的UBM层507。Cu柱6053是将金属焊盘302连接至PPI线505的连接件或者连接器件。PPI线505进一步与定位焊球508的UBM层507接触。
类似于第三接触焊盘302连接至焊球508的方式，图1(b)所示实例具有使用Cu柱6054连接至焊球508的第四接触焊盘402。
在图1(b)中，Cu通孔6051、焊球6052和Cu柱6053用于连接至PPI线505。通常，PPI线505可以通过第一连接件连接至位于第一芯片上的第一接触焊盘并通过第二连接件连接至第二芯片的第二接触焊盘，其中，Cu通孔、Cu柱和焊球是连接件的实例。连接件可以是由任意导电材料制成的通孔、柱、球或者凸块。用于由不同技术制成的不同芯片的连接件可以不同。可以具有本领域中使用的或者未来开发的更多其他连接件。连接件可以是诸如方形、球形、菱形的各种形状或一些其他种类的形状。可以用诸如铜；锡、铅、银、铜、镍、铋的合金等的不同导电材料制造连接件。
使用Cu通孔、焊球或者Cu柱作为连接器件或者连接件的选择可以取决于用于芯片IO的引脚的数量。如果芯片101的IO引脚数量大于约100，则可以使用Cu通孔6051作为连接至接触焊盘102的连接件。如果芯片102的IO引脚数量在约50至100的范围内，则可以使用焊球6052作为连接至接触焊盘202的连接件。如图1(b)所示，如果芯片301的IO引脚数量小于约50，则可以使用Cu柱作为连接至接触焊盘302的连接件。
连接件可以具有不同大小或者不同形状。Cu通孔可以具有大于约10um的高度和大于约30um的宽度。焊球或者Cu球可以具有大于约30um的高度和大于约70um的宽度。Cu柱可以具有约10um至20um的高度和大于约50um的宽度。Cu通孔可以是方形。焊球或者Cu球可以是圆形。Cu柱也可以是圆形。也可以以不同的方式制造连接件。例如，可以通过经由模版的预焊料涂浆，随后回流来制造焊球或者Cu球，这些工艺是用于Cu通孔或者Cu柱的不同工艺。
图2(a)至至2(h)示出了装配如图1(a)所示的WLP器件500的WLP工艺的方法实施例。
如图2(a)所示，提供包括CMOS芯片101、GaAs芯片201、SiGe芯片301和集成无源器件(IPD)401的四个芯片。接触焊盘102位于芯片101上，接触焊盘202位于芯片201上，接触焊盘302位于芯片301上，以及接触焊盘402位于芯片401上。用于结构支撑和物理隔离的钝化层103可以形成在CMOS芯片101的表面上方和接触焊盘102的顶部上。通过使用掩模限定的光刻胶蚀刻工艺去除钝化层103的部分来形成钝化层103的开口以暴露接触焊盘102。类似地，在芯片201、301和401上形成用于结构支撑和物理隔离的具有开口的钝化层203、303和403以分别暴露接触焊盘202、302和402。
如图2(b)所示，四个芯片101、201、301和401置于通过DAF502附接的载具501上。芯片101、201、301和401被间隔开并置于DAF502的表面上。载具501是用于封装工艺的支撑载具并当完成封装时去除该载具。
如图2(c)所示，可以使用高精度的制版机以在接触焊盘102上沉积焊膏104的离散块。沉积在接触焊盘102上的焊膏104形成较小的焊膏砖104。可以以相同方式分别形成用于其他芯片201、301和401的类似焊膏砖204、304和404。
如图2(d)所示，在形成位于接触焊盘102上的焊膏砖104和形成其他焊膏砖204、304和404之后，器件500可以被转移到回流炉，并且在炉内加热该器件500以回流焊料(即，从焊膏砖蒸发焊剂并形成焊球)。在回流焊料冷却和凝固之后，回流工艺创建了位于焊球105和相应的接触焊盘102之间的机械和电连接件。可以分别形成用于芯片201、301和401的类似焊球205、305和405。
如图2(e)所示，通过模制工艺，使用模制材料503可以将由异构技术制成的芯片101、201、301和401水平地封装在一起。模制工艺可以被称为封装工艺。模制材料503将芯片101、201、301和401共同封装在一个物理件中。模制材料503填充芯片对之间的空间，并进一步覆盖在每个芯片的周围。
如图2(f)所示，通过研磨减薄覆盖焊球105、205、305和405的模制材料503以暴露焊球105、205、305和405，这些焊球用作与诸如PPI层的其他层的连接件。
如图2(g)所示，可以在模制材料503上形成聚合物层504。可以图案化聚合物层504以形成暴露焊球105、205、305和405的开口。金属材料用于在聚合物层504上与聚合物层504的轮廓共形地形成钝化后互连(PPI)线505。PPI线505也填充聚合物层504的开口，并与焊球105、205、305和405接触。因此，PPI线505形成焊球105、205、305和405之间的电连接件，PPI线505还分别连接接触焊盘102、202、302和402。还可以在PPI线505上形成第二聚合物层506。
如图2(h)所示，可以图案化第二聚合物层506以形成要放置焊球508的开口。第二聚合物层506的开口可以不直接位于第一聚合物层504的开口上方。可以围绕第二聚合物层506的开口形成凸块底部金属(UBM)层507。可以存在用于UBM层507的多个子层。焊球508可以被固定在位于第二聚合物层506的每个开口中的UBM层507上。在四个芯片101、201、301和401被封装并连接至焊球508之后，去除载具501。
图3(a)至图2(f)示出了装配如图1(b)所示的WLP器件500的WLP工艺的另一个方法实施例。
如图3(a)所示，提供包括CMOS芯片101、GaAs芯片201、SiGe芯片301和集成无源器件(IPD)401的四个芯片。接触焊盘102位于芯片101上，接触焊盘202位于芯片201上，接触焊盘302位于芯片301上，以及接触焊盘402位于芯片401上。可以在CMOS芯片101的表面上方和接触焊盘102上形成用于结构支撑和物理隔离的钝化层103。通过去除钝化层103的部分来制造钝化层103的开口以暴露接触焊盘102。类似地，在芯片201、301和401上分别形成用于结构支撑和物理隔离的具有开口的钝化层203、303和403，以暴露接触焊盘202、302和402。
如图3(b)所示，四个芯片101、201、301和401通过附接的DAF502置于载具501上。芯片101、201、301和401被间隔开并置于DAF502的表面上。载具501是用于封装工艺的支撑载具并当完成封装时去除该载具501。
如图3(c)所示，在芯片上形成不同连接件。Cu通孔6051是形成在接触焊盘102上的连接件或者连接器件，该Cu通孔6051将接触焊盘102连接至稍后形成的PPI线。Cu柱6053和6054是形成在接触焊盘302和402上的另一种连接件，Cu柱6053和6054将接触焊盘302和402连接至稍后形成的PPI线。接触焊盘202连接至具有通过回流工艺形成在其上的焊球6052的焊膏砖6042。Cu通孔、Cu柱和焊球是连接件的实例。可以存在本领域内使用的或者未来开发的更多其他连接件。连接件可以是各种形状，诸如方形、球形、菱形或一些其他形状。可以用诸如铜；锡、铅、银、铜、镍、铋的合金等的不同导电材料制造连接件。
如图3(d)所示，通过模制工艺，使用模制材料503可以将由异构技术制成的芯片101、201、301和401水平地封装在一起。模制工艺可以被称为封装工艺。模制材料503将芯片101、201、301和401共同封装在一个物理件中。模制材料503填充芯片对之间的空间，并进一步覆盖在每个芯片的周围。
如图3(e)所示，通过研磨减薄覆盖连接件6051、6052、6053和6054的模制材料503以暴露连接件6051、6052、6053和6054，这些连接件将用作与诸如PPI层的其他层的连接件。
如图3(f)所示，可以在模制材料503上形成聚合物层504。可以图案化聚合物层504以形成暴露连接件6051、6052、6053和6054的开口。使用金属材料以在聚合物层504上与聚合物层504的轮廓共形地形成钝化后互连(PPI)线505。PPI线505也填充聚合物层504的开口，并与连接件6051、6052、6053和6054接触。因此，PPI线505形成连接件6051、6052、6053和6054之间的电连接件，PPI线505还分别连接接触焊盘102、202、302和402。
还可以在PPI线505上形成第二聚合物层506。可以图案化第二聚合物层506以形成要放置焊球508的开口。第二聚合物层506的开口可以不直接位于第一聚合物层504的开口上方。可以围绕第二聚合物层506的开口形成凸块底部金属(UBM)层507。可以存在用于UBM层507的多个子层。焊球508可以被固定在位于第二聚合物层506的每个开口中的UBM层507上。在四个芯片101、201、301和401被封装并连接至焊球508之后，去除载具501。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明的公开，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件，包括：
第一芯片，由第一技术制成并具有第一接触焊盘；
第二芯片，由不同于所述第一技术的第二技术制成并具有第二接触焊盘；
模制材料，封装所述第一芯片和所述第二芯片；以及
钝化后互连(PPI)线，位于所述模制材料上方，并且所述PPI线通过第一连接件与所述第一接触焊盘连接以及通过第二连接件与所述第二接触焊盘连接，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组。
2.根据权利要求1所述的器件，其中，所述第一技术选自基本上由CMOS芯片、GaAs芯片、SiGe芯片和集成无源器件(IPD)所组成的组。
3.根据权利要求1所述的器件，其中，所述第一芯片选自基本上由CMOS处理器芯片、GaAs光电器件、SiGe BiCMOS模拟/数字转换器以及包括多个电阻器、电感器和电容器的IPD所组成的组。
4.根据权利要求1所述的器件，其中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有大于约30um的高度和大于约70um的宽度的Cu球。
5.根据权利要求1所述的器件，其中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有大于约10um的高度和大于约30um的宽度的Cu通孔。
6.根据权利要求1所述的器件，其中，连接所述PPI线和所述第一接触焊盘的所述第一连接件是具有约10um至20um的高度和大于约50um的宽度的Cu柱。
7.根据权利要求1所述的器件，进一步包括凸块底部金属(UBM)层，与所述PPI线接触并且形成在所述PPI线上方的聚合物层的开口上。
8.根据权利要求7所述的器件，其中，所述UBM层包括选自基本上由铜、银、铬、镍、锡、金和它们的组合所组成的组中的材料。
9.一种形成器件的方法，包括：
提供由第一技术制成且具有第一接触焊盘的第一芯片；
提供由不同于所述第一技术的第二技术制成且具有第二接触焊盘的第二芯片；
在所述第一接触焊盘上形成第一连接件以及在所述第二接触焊盘上形成第二连接件，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组；
通过模制材料封装所述第一芯片和所述第二芯片；以及
在所述模制材料上形成连接至所述第一连接件和所述第二连接件的钝化后互连(PPI)线。
10.一种器件，包括：
第一芯片，由第一技术制成并具有第一接触焊盘，其中，位于所述第一接触焊盘上方的第一钝化层具有暴露所述第一接触焊盘的开口；
第二芯片，由不同于所述第一技术的第二技术制成并具有第二接触焊盘，其中，位于所述第二接触焊盘上方的第二钝化层具有暴露所述第二接触焊盘的开口；
第一连接件和第二连接件，所述第一连接件位于所述第一接触焊盘上且所述第二连接件位于所述第二接触焊盘上，其中，所述第一连接件是第一类型而所述第二连接件是不同于所述第一类型的第二类型，两种类型都选自基本上由导电球、导电通孔或者导电柱所组成的组；
模制材料，将所述第一芯片和所述第二芯片封装在一起，同时暴露所述第一连接件和所述第二连接件；
聚合物层，位于所述模制材料上并具有暴露所述第一连接件的第一开口和暴露所述第二连接件的第二开口；以及
钝化后互连(PPI)线，位于所述聚合物层上并连接至位于所述第一开口中的所述第一连接件以及连接至位于所述第二开口中的所述第二连接件。
CN201210465855.2A 2012-06-28 2012-11-16 用于异构集成技术的晶圆级封装的方法和装置 Active CN103515363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/536,549 US9111949B2 (en) 2012-04-09 2012-06-28 Methods and apparatus of wafer level package for heterogeneous integration technology
US13/536,549 2012-06-28

Publications (2)

Publication Number Publication Date
CN103515363A true CN103515363A (zh) 2014-01-15
CN103515363B CN103515363B (zh) 2016-12-21

Family

ID=49897864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210465855.2A Active CN103515363B (zh) 2012-06-28 2012-11-16 用于异构集成技术的晶圆级封装的方法和装置

Country Status (2)

Country Link
KR (1) KR101452587B1 (zh)
CN (1) CN103515363B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637889A (zh) * 2013-11-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105390476A (zh) * 2014-08-28 2016-03-09 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009779A1 (en) * 1999-10-04 2001-07-26 Fillion Raymond Albert Circuit chip package and fabrication method
TW200520115A (en) * 2003-12-09 2005-06-16 Advanced Semiconductor Eng Packaging method of multi-chip module
US20090020864A1 (en) * 2007-07-17 2009-01-22 Han-Ping Pu Wafer Level package Structure and Fabrication Methods
US20100258937A1 (en) * 2007-12-14 2010-10-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure for Encapsulated Die Having Pre-Applied Protective Layer
CN102130025A (zh) * 2009-11-16 2011-07-20 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
CN101573797B (zh) * 2006-09-04 2011-01-26 皇家飞利浦电子股份有限公司 互连结构中的碳纳米结构生长的控制

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009779A1 (en) * 1999-10-04 2001-07-26 Fillion Raymond Albert Circuit chip package and fabrication method
TW200520115A (en) * 2003-12-09 2005-06-16 Advanced Semiconductor Eng Packaging method of multi-chip module
US20090020864A1 (en) * 2007-07-17 2009-01-22 Han-Ping Pu Wafer Level package Structure and Fabrication Methods
US20100258937A1 (en) * 2007-12-14 2010-10-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure for Encapsulated Die Having Pre-Applied Protective Layer
CN102130025A (zh) * 2009-11-16 2011-07-20 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637889A (zh) * 2013-11-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104637889B (zh) * 2013-11-08 2017-12-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105390476A (zh) * 2014-08-28 2016-03-09 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN105390476B (zh) * 2014-08-28 2018-06-26 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Also Published As

Publication number Publication date
KR101452587B1 (ko) 2014-10-22
CN103515363B (zh) 2016-12-21
KR20140002454A (ko) 2014-01-08

Similar Documents

Publication Publication Date Title
US9111949B2 (en) Methods and apparatus of wafer level package for heterogeneous integration technology
CN105280599B (zh) 用于半导体器件的接触焊盘
CN102403239B (zh) 半导体器件及形成用于在Fo‑WLCSP中安装半导体小片的引线上键合互连的方法
TWI571186B (zh) 形成整合被動元件的半導體裝置和方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
CN102376595B (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
CN102810507B (zh) 半导体器件和使用引线框本体形成开口的方法
US8492197B2 (en) Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
CN103489844B (zh) 封装半导体器件的方法和装置
EP3282476B1 (en) Single-shot encapsulation
CN104253058B (zh) 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置
US20160197059A1 (en) Semiconductor Device and Method of Forming Shielding Layer over Integrated Passive Device Using Conductive Channels
CN104051429A (zh) 用于晶圆级封装的方法和装置
CN103715108A (zh) 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN106898596A (zh) 半导体结构及其制造方法
US8137995B2 (en) Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
US8173536B2 (en) Semiconductor device and method of forming column interconnect structure to reduce wafer stress
CN203288575U (zh) 半导体装置
CN107895717B (zh) 电子封装件及其制法
CN203351587U (zh) 半导体器件
CN103515363B (zh) 用于异构集成技术的晶圆级封装的方法和装置
US20120001322A1 (en) Double molded chip scale package
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant