CN103513482A - 显示装置、阵列基板及其制备方法 - Google Patents
显示装置、阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN103513482A CN103513482A CN201310513983.4A CN201310513983A CN103513482A CN 103513482 A CN103513482 A CN 103513482A CN 201310513983 A CN201310513983 A CN 201310513983A CN 103513482 A CN103513482 A CN 103513482A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- data line
- substrate
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及显示技术领域,特别是涉及一种显示装置、阵列基板及其制作方法。该阵列基板包括:基板,基板上设有栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层;导电连接层与数据线的位置相对应,所述导电连接层与第一电极层同时形成;所述导电连接层与数据线电连接。本发明提供的显示装置、阵列基板及制作方法,当数据线发生DO或弱线现象时,在不增加成本的前提下,增设的导电连接层可将断开的数据线重新电连接起来,最大程度确保数据线的正常使用,降低了数据线发生DO和弱线的现象,进而提高最终产品的良品率。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种显示装置、阵列基板及其制备方法。
背景技术
近年来,随着科技的发展,液晶显示器技术也随之不断完善。TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管-液晶显示器)以其图像显示品质好、能耗低、环保等优势占据着显示器领域的重要位置。
近几年来,为了更好地提高图像显示品质和进一步降低生产成本,开发了一种ADS显示模式。ADS是平面电场宽视角核心技术-高级超维场转换技术(ADvanced Super Dimension Switch),可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。高级超维场转换技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。
如图1所示,本现有技术中阵列基板平面示意图,其ADS阵列基板的制作工艺通常为:栅极(Gate)→栅绝缘层(GI)→有源层(Act)→像素电极层(1st ITO)→数据线(Data line)→钝化层(PVX)→公共电极层(2nd ITO)。
在实际生产ADS模式阵列基板的工艺中发现,当数据线发生断线(DO,Data line Open)或弱线现象时,无法及时实施补救,直接影响后续工艺的进行,极大地降低了产品的良品率,造成加重生产成本。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是提供一种显示装置、阵列基板及其制作方法,以克服现有的阵列基板中当数据线发生断线或弱线现象时,无法及时实施补救,造成良品率下降,加重生产成本等缺陷。
(二)技术方案
为了解决上述技术问题,本发明一方面提供一种阵列基板,包括:
基板,所述基板上设有栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层;
所述导电连接层与第一电极层同时形成;所述导电连接层与数据线的位置相对应,所述导电连接层与数据线连接。
优选地,所述导电连接层的图案与数据线的图案相匹配。
优选地,所述导电连接层的宽度等于或大于数据线的宽度。
优选地,所述导电连接层的材料与第一电极层的材料相同。
优选地,所述导电连接层和第一电极层由ITO材料制成。
优选地,所述第一电极层为像素电极层,所述第二电极层为公共电极层。
另一方面,本发明还提供一种制作的阵列基板的制作方法,包括:
在基板上形成栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层的图案;
所述导电连接层的图案与数据线图案的位置相对应,所述导电连接层的图案与第一电极层的图案同时形成。
优选地,阵列基板的制作方法具体包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成栅极的图案;
步骤2、在完成步骤1的基板上形成栅绝缘层;
步骤3、在完成步骤2的基板上沉积有源层薄膜,形成有源层的图案;
步骤4、在完成步骤3的基板上沉积透明电极薄膜,通过构图工艺同时形成导电连接层和第一电极层的图案;
步骤5、在完成步骤4的基板上沉积金属层薄膜,通过构图工艺形成数据线的图案;
步骤6、在完成步骤5的基板上形成钝化层,通过构图工艺形成过孔;
步骤7、在完成步骤6的基板上沉积透明电极薄膜,通过构图工艺形成第二电极层的图案。
再一方面,本发明还提供一种显示装置,包括上述的阵列基板。
(三)有益效果
本发明提供的显示装置、阵列基板及制作方法,当数据线发生DO或弱线现象时,在不增加成本的前提下,增设的导电连接层可将断开的数据线重新电连接起来,最大程度确保数据线的正常使用,降低了数据线发生DO和弱线的现象,进而提高最终产品的良品率。
附图说明
图1为现有技术中阵列基板结构示意图;
图2为本发明实施例阵列基板中导电连接层和第一电极层的图案;
图3为本发明实施例阵列基板结构示意图;
图4为本发明实施例阵列基板制作方法的流程示意图。
其中:1:栅极;2:有源层;3:第一电极层;4:导电连接层;5:数据线;6:源极;7:漏极。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
如图2和图3所示,本发明提供一种阵列基板,包括:基板,所述基板上设有栅极1、栅绝缘层、有源层2、第一电极层3、导电连接层4、数据线5、钝化层和第二电极层,其中,数据线上形成源极和漏极,该源极和漏极之间形成TFT沟道,该数据线5与源极6连接,漏极7与第一电极层3连接。
其中,导电连接层4与第一电极层3同时形成;导电连接层4与数据线的位置相对应,所述导电连接层4与数据线进行膜层连接。
根据实际产品结构需要,该导电连接层4可位于数据线5的下方,或者,该导电连接层4也可以位于数据线5的上方,当数据线5发生DO或弱线现象时,导电连接层4并不会发生断线,此时可通过导电连接层连接数据线,使得数据线重新恢复正常,可有效避免出现没有电信号导通的情况,确保数据线的正常工作。
需要说明的是,本实施例中的阵列基板适用于ADS模式阵列基板,其中,第一电极层3为像素电极层,第二电极层为公共电极层,其中公共电极层为梳状。
当数据线发生DO或弱线现象时,在不增加成本的前提下,增设的导电连接层可将断开的数据线重新电连接起来,最大程度确保数据线的正常使用,降低了数据线发生DO和弱线的现象,进而提高最终产品的良品率。
其中,导电连接层4的图案与数据线5的图案相匹配,通常优选设置数据线5的图案为线状,则导电连接层4的图案同样为线状。
为了使得导电连接层能够更好地将断线的数据线连接起来,设置导电连接层4的宽度可以等于或略大于数据线5的宽度。当然,该导电连接层4的宽度与数据线5的宽度可根据实际情况而定,也可设置导电连接层4的宽度小于数据线5的宽度,只要该导电连接层能够将断开的数据线重新电连接起来即可。
为了不增加额外的工艺成本,本实施例中的导电连接层与第一电极层在同一次构图工艺中形成,因此,该导电连接层的材料与第一电极层的材料相同。优选地,该导电连接层4和第一电极层3由ITO(Indium tin oxide,氧化铟锡)材料制成。当然,也可以采用其他的与ITO具有相同给或相似特性的材料制成,例如:IGZO(indium gallium zincoxide,铟镓锌氧化物)。
另一方面,本发明还提供一种制作的阵列基板的制作方法,包括:
在基板上形成栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层的图案;
所述导电连接层的图案与数据线图案的位置相对应,所述导电连接层的图案与第一电极层的图案同时形成。其中,该导电连接层的图案可以位于数据线图案的下方,或者,也可以位于数据线图案的上方,具体可根据实际产品结构需求而定。
如图4所示,阵列基板的制作方法具体包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成栅极的图案;
步骤2、在完成步骤1的基板上形成栅绝缘层;
步骤3、在完成步骤2的基板上沉积有源层薄膜,形成有源层的图案;
步骤4、在完成步骤3的基板上沉积透明电极薄膜,通过构图工艺同时形成导电连接层和第一电极层的图案;
具体的,在实施本步骤时,只需要将本次构图工艺的掩膜版在原有的第一电极层的图案的基础上增设导电连接层的图案即可,后续通过构图工艺即可在透明电极薄膜上形成导电连接层和第一电极层的图案,并不需要额外的工艺。
步骤5、在完成步骤4的基板上沉积金属层薄膜,通过构图工艺形成数据线的图案;
步骤6、在完成步骤5的基板上形成钝化层,通过构图工艺形成过孔;
步骤7、在完成步骤6的基板上沉积透明电极薄膜,通过构图工艺形成第二电极层的图案。
本发明实施例中所称的构图工艺通常包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺步骤。
本发明实施例提供的阵列基板制作方法,导电连接层与第一电极层通过同一次构图可同时形成,与现有工艺相比,并没有增加额外的制作工艺,即不需要额外的生成成本;而增设的导电连接层可将断开的数据线重新电连接起来,最大程度确保数据线的正常使用,降低了数据线发生DO和弱线的现象,进而提高最终产品的良品率。
另外,本发明实施例还提供一种显示装置,包括上述的阵列基板。所述显示器件可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板,其特征在于,包括:
基板,所述基板上设有栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层;
所述导电连接层与第一电极层同时形成;所述导电连接层与数据线的位置相对应,所述导电连接层与数据线连接。
2.如权利要求1所述的阵列基板,其特征在于,所述导电连接层的图案与数据线的图案相匹配。
3.如权利要求1所述的阵列基板,其特征在于,所述导电连接层的宽度大于或等于数据线的宽度。
4.如权利要求1所述的阵列基板,其特征在于,所述导电连接层的材料与第一电极层的材料相同。
5.如权利要求1所述的阵列基板,其特征在于,所述导电连接层和第一电极层由ITO材料制成。
6.如权利要求1所述的阵列基板,其特征在于,所述第一电极层为像素电极层,所述第二电极层为公共电极层。
7.一种制作如权利要求1-6任一项所述的阵列基板的制作方法,其特征在于,包括:
在基板上形成栅极、栅绝缘层、有源层、第一电极层、导电连接层、数据线、钝化层和第二电极层的图案;
所述导电连接层的图案与数据线图案的位置相对应,所述导电连接层的图案与第一电极层的图案同时形成。
8.如权利要求7所述的阵列基板的制作方法,其特征在于,包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成栅极的图案;
步骤2、在完成步骤1的基板上形成栅绝缘层;
步骤3、在完成步骤2的基板上沉积有源层薄膜,形成有源层的图案;
步骤4、在完成步骤3的基板上沉积透明电极薄膜,通过构图工艺同时形成导电连接层和第一电极层的图案;
步骤5、在完成步骤4的基板上沉积金属层薄膜,通过构图工艺形成数据线的图案;
步骤6、在完成步骤5的基板上形成钝化层,通过构图工艺形成过孔;
步骤7、在完成步骤6的基板上沉积透明电极薄膜,通过构图工艺形成第二电极层的图案。
9.一种显示装置,其特征在于,包括权利要求1-6任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310513983.4A CN103513482A (zh) | 2013-10-25 | 2013-10-25 | 显示装置、阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310513983.4A CN103513482A (zh) | 2013-10-25 | 2013-10-25 | 显示装置、阵列基板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103513482A true CN103513482A (zh) | 2014-01-15 |
Family
ID=49896441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310513983.4A Pending CN103513482A (zh) | 2013-10-25 | 2013-10-25 | 显示装置、阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103513482A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104360552A (zh) * | 2014-11-10 | 2015-02-18 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
CN104503178A (zh) * | 2014-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1366206A (zh) * | 2001-01-18 | 2002-08-28 | Lg.菲利浦Lcd株式会社 | 液晶显示设备阵列衬底及其制造方法 |
US20080001883A1 (en) * | 2006-06-30 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid Crystal Display Device and Method for Fabricating the Same |
US20080057607A1 (en) * | 2000-09-20 | 2008-03-06 | Hitachi, Ltd. | Liquid crystal display |
CN102809859A (zh) * | 2012-08-01 | 2012-12-05 | 深圳市华星光电技术有限公司 | 液晶显示装置、阵列基板及其制作方法 |
-
2013
- 2013-10-25 CN CN201310513983.4A patent/CN103513482A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080057607A1 (en) * | 2000-09-20 | 2008-03-06 | Hitachi, Ltd. | Liquid crystal display |
CN1366206A (zh) * | 2001-01-18 | 2002-08-28 | Lg.菲利浦Lcd株式会社 | 液晶显示设备阵列衬底及其制造方法 |
US20080001883A1 (en) * | 2006-06-30 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid Crystal Display Device and Method for Fabricating the Same |
CN102809859A (zh) * | 2012-08-01 | 2012-12-05 | 深圳市华星光电技术有限公司 | 液晶显示装置、阵列基板及其制作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104360552A (zh) * | 2014-11-10 | 2015-02-18 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
CN104503178A (zh) * | 2014-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
US9865625B2 (en) | 2014-12-31 | 2018-01-09 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
US9711544B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device | |
CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
US20170052418A1 (en) | Array substrate, manufacturing method thereof, liquid crystal display panel and display device | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
WO2013155830A1 (zh) | 阵列基板的制造方法、阵列基板及显示装置 | |
CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
CN102903675A (zh) | 一种tft阵列基板、制作方法及显示装置 | |
CN102709236A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103018977A (zh) | 一种阵列基板及其制造方法 | |
US20180341158A1 (en) | Array substrate and method of manufacturing the same, display panel and display device | |
CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 | |
US10269974B2 (en) | Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate | |
CN103995408A (zh) | 阵列基板及其制造方法、显示装置 | |
CN202443225U (zh) | 一种tft-lcd阵列基板和液晶显示器 | |
CN104617039A (zh) | 阵列基板及其制作方法、显示装置 | |
CN105572981B (zh) | 阵列基板、显示面板以及液晶显示装置 | |
CN103513482A (zh) | 显示装置、阵列基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140115 |
|
RJ01 | Rejection of invention patent application after publication |