CN103489849A - 接合结构 - Google Patents
接合结构 Download PDFInfo
- Publication number
- CN103489849A CN103489849A CN201310045091.6A CN201310045091A CN103489849A CN 103489849 A CN103489849 A CN 103489849A CN 201310045091 A CN201310045091 A CN 201310045091A CN 103489849 A CN103489849 A CN 103489849A
- Authority
- CN
- China
- Prior art keywords
- connection pad
- mentioned
- opening
- substrate
- connected structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 239000004568 cement Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明是有关于一种接合结构,包括一基板、多个第一接垫、多个第二接垫、一绝缘层以及一图案化导电层。基板具有一接合区域及一预定切割区域。第一接垫配置于基板上且位于接合区域内。第二接垫配置于基板上且位于预定切割区域内。绝缘层配置于基板上且覆盖第一接垫与第二接垫。绝缘层具有多个分别暴露出部分第一接垫的第一开口及多个分别暴露出部分第二接垫的第二开口。图案化导电层配置于基板上且覆盖绝缘层与第一开口及第二开口所暴露出的部分第一接垫与部分第二接垫。图案化导电层通过第一开口与第二开口与第一接垫及第二接垫电性连接。
Description
技术领域
本发明涉及一种接合结构,且特别是涉及一种适于与外部电路电性连接的接合结构。
背景技术
图4绘示为现有习知的一种接合结构的俯视示意图。请参考图4,现有习知在显示器的周边接合区域中的接合结构10包括基板11、多个位于基板11且彼此电性绝缘的接垫12、覆盖接垫12及基板11的保护层13及表面金属层14。其中,基板11具有接合区域11a以及预定切割区域11b,而接垫12位于接合区域11a内。保护层13具有一个开口13a,且此开口13a暴露出部分这些接垫12,即整面性的移除部分保护层13,以供后续软性电路板接合于保护层13所暴露出的接垫12上。若显示器为一软性显示器时,基板11上会涂布有一层塑胶材料(未绘示),因此当整面性移除部分保护层13时,蚀刻液会侵蚀塑胶材料而导致塑胶材料与基板11之间的粘着性不佳,进行后续切割工艺(即沿线L-L切割)时产生剥离的现象。再者,由于接垫易受到水气及氧气的侵蚀,因此接垫12被保护层13所暴露出的区域会覆盖表面金属层14,其中表面金属层14的区域必须大于接垫12的区域。由于接垫12并没有延伸到基板11的预定切割区域11b内,且表面金属层14与其下方的保护层13之间的粘附力不佳,因此在切割工艺(即沿线L-L切割)时易使得表面金属层14脱落或翻起,进而影响信号传递的品质。
为了避免切割(即沿线L-L切割)时表面金属层14与其下方的保护层13因粘附力不佳而产生的脱落或翻起现象,请参考图5,现有习知的解决方式是使接合结构20的接垫12a从接合区域11a延伸至预定切割区域11b内,如此一来,表面金属层14与其下方的接垫12a可具有较佳的粘附力。然而,此设计的接垫12a会因为切割而外露于外而受到水气及氧气的侵蚀,进而造成显示器接收信号时画面产生异常而降低产品可靠度。
发明内容
本发明提供一种接合结构,可具有较佳的结构可靠度及电性可靠度。
本发明的一实施例提出一种接合结构,其包括一基板、多个第一接垫、多个第二接垫、一绝缘层以及一图案化导电层。基板具有一接合区域以及一预定切割区域。第一接垫配置于基板上且位于接合区域内。第二接垫配置于基板上且位于预定切割区域内。第一接垫与第二接垫彼此不相连。绝缘层配置于基板上且覆盖第一接垫与第二接垫。绝缘层具有多个第一开口以及多个第二开口。第一开口分别暴露出部分第一接垫,而第二开口分别暴露出部分第二接垫。图案化导电层配置于基板上且覆盖绝缘层与第一开口及第二开口所暴露出的部分第一接垫与部分第二接垫。图案化导电层通过第一开口及第二开口与第一接垫及第二接垫电性连接。
在本发明的一实施例中,上述基板的材质包括玻璃或塑胶。
在本发明的一实施例中,上述每一第一接垫的表面积大于每一第二接垫的表面积。
在本发明的一实施例中,上述绝缘层包括一绝缘覆盖层与一绝缘平坦层。绝缘覆盖层覆盖第一接垫与第二接垫且具有第一开口与第二开口。绝缘平坦层覆盖绝缘覆盖层且暴露出第一开口与第二开口。
在本发明的一实施例中,上述第一接垫呈等间距平行排列于基板的接合区域内。第二接垫呈等间距平行排列于基板的预定切割区域内。第一接垫分别对应第二接垫,且第一接垫与第二接垫具有相同的延伸方向。
在本发明的一实施例中,上述图案化导电层包括多个条状导电图案。每一条状导电图案通过对应的第一开口及对应的第二开口与对应的第一接垫及对应的第二接垫电性连接。
在本发明的一实施例中,上述条状导电图案彼此电性绝缘。
在本发明的一实施例中,上述每一第一开口的孔径大于每一第二开口的孔径。
在本发明的一实施例中,上述图案化导电层的材质包括铟锡氧化物或铟锌氧化物。
在本发明的一实施例中,上述第一接垫与第二接垫为相同膜层。
基于上述,由于本发明的实施例的第一接垫与第二接垫分别位于基板的接合区域内与预定切割区域内且彼此不相连,而图案化导电层可通过绝缘层的第一开口与第二开口与第一接垫及第二接垫电性连接。因此,在后续对基板的预定切割区域进行切割时,本发明的接合结构的设计可增加第二接垫与图案化导电层之间的粘附力,可避免现有习知因切割而使得绝缘层脱落或翻起的问题产生。再者,切割后的第二接垫若遇到外界水气及氧气而产生氧化的现象时,亦不会影响第一接垫的电性功能。简言之,本发明的实施例的接合结构可具有较佳的结构可靠度及电性可靠度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为本发明的一实施例的一种接合结构的俯视示意图。
图2为沿图1的线I-I的剖面示意图。
图3为沿图1的线II-II的剖面示意图。
图4绘示为现有习知的一种接合结构的俯视示意图。
图5绘示为现有习知的另一种接合结构的俯视示意图。
【主要元件符号说明】
10、20、100:接合结构 11、110:基板
11a、112:接合区域 11b、114:预定切割区域
12、12a:接垫 13:保护层
13a:开口 14:表面金属层
120:第一接垫 130:第二接垫
140:绝缘层 142:绝缘覆盖层
143:第一开口 144:绝缘平坦层
145:第二开口 150:图案化导电层
152:条状导电图案 D1、D2:孔径
具体实施方式
为进一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效,以下结合附图及较佳实施例,对依据本发明提出的接合结构的具体实施方式、结构、特征及其功效,详细说明如后。
图1为本发明的一实施例的一种接合结构的俯视示意图。图2为沿图1的线I-I的剖面示意图。图3为沿图1的线II-II的剖面示意图。请同时参考图1、图2与图3,在本实施例中,接合结构100包括一基板110、多个第一接垫120、多个第二接垫130、一绝缘层140以及一图案化导电层150。
详细来说,基板110具有一接合区域112以及一预定切割区域114,其中基板110的材质例如是玻璃或塑胶。第一接垫120配置于基板110上且位于接合区域112内,其中第一接垫120可视为一种信号接垫,用以与后续的外部电路(如:可挠性电路板,未绘示)的连接端子(未绘示)电性连接。第二接垫130配置于基板110上且位于预定切割区域114内,其中第二接垫130可视为一种牺牲接垫。特别是,本实施例的第一接垫120与第二接垫130彼此不相连。
更具体来说,在本实施例中,第一接垫120可呈等间距平行排列于基板110的接合区域112内。第二接垫130可呈等间距平行排列于基板110的预定切割区域114内。第一接垫120分别对应第二接垫130,且第一接垫120与第二接垫130具有相同的延伸方向。也就是说,图1所示,一个第一接垫120会对应一个第二接垫130,且此第一接垫120与第二接垫130会延同一方向(如II-II的剖线方向)延伸。需说明的是,此处的第一接垫120与第二接垫130实质上为相同膜层,意即可借由同一道工艺而同时完成第一接垫120与第二接垫130的制作。此外,每一第一接垫120的表面积实质上大于每一第二接垫130的表面积。
绝缘层140配置于基板110上且覆盖第一接垫120与第二接垫130。详细来说,本实施例的绝缘层140是由一绝缘覆盖层142与一绝缘平坦层144所组成。其中,绝缘覆盖层142覆盖第一接垫120与第二接垫130且具有多个第一开口143与多个第二开口145,其中第一开口143分别暴露出部分第一接垫120,而第二开口145分别暴露出部分第二接垫130。绝缘平坦层144覆盖绝缘覆盖层142且暴露出第一开口143与第二开口145。此处,每一第一开口143的孔径D1实质上大于每一第二开口145的孔径D2,且第一开口143所暴露出的第一接垫120的面积大于第二开口145所暴露出的第二接垫130的面积。
图案化导电层150配置于基板110上且覆盖绝缘层140与第一开口143及第二开口145所暴露出的部分第一接垫120与部分第二接垫130。特别是,本实施例的图案化导电层150可通过第一开口143及第二开口145与第一接垫120及第二接垫130电性连接。
更具体来说,在本实施例中,图案化导电层150是由多个条状导电图案152所组成,其中条状导电图案152彼此电性绝缘。每一条状导电图案152可通过对应的第一开口143及对应的第二开口145与对应的第一接垫120及对应的第二接垫130电性连接。此处,图案化导电层150的材质例如是铟锡氧化物或铟锌氧化物。
由于本实施例的第一接垫120与第二接垫130分别位于基板110的接合区域112内与预定切割区域114内且彼此不相连,而图案化导电层150可通过绝缘层140的第一开口143及第二开口145与部分第一接垫120及部分第二接垫130电性连接。因此,在后续对基板110的预定切割区域114进行切割时,即沿切割线(如I-I剖面线)切割时,本实施例的接合结构100的设计可增加第二接垫130与图案化导电层150之间的粘附力,可避免现有习知因切割而使得绝缘层脱落或翻起的问题产生。再者,切割后的第二接垫130若遇到外界水气及氧气而产生氧化的现象时,亦不会影响第一接垫120的电性功能。此外,本实施例的绝缘层140是由绝缘覆盖层142与绝缘平坦层144所组成,即具有一定的厚度,因此在形成图案化导电层150的过程,如进行蚀刻工艺时,基板110因有绝缘层140的保护而不会受到蚀刻液的侵蚀,可使基板110具有较佳的完整性。简言之,本实施例的接合结构100可具有较佳的结构可靠度及电性可靠度。
综上所述,由于本发明的实施例的第一接垫与第二接垫分别位于基板的接合区域内与预定切割区域内且彼此不相连,而图案化导电层可通过绝缘层的第一开口及第二开口与第一接垫及第二接垫电性连接。因此,在后续对基板的预定切割区域进行切割时,本发明的接合结构的设计可增加第二接垫与图案化导电层之间的粘附力,可避免现有习知因切割而使得绝缘层脱落或翻起的问题产生。再者,切割后的第二接垫若遇到外界水气及氧气而产生氧化的现象时,亦不会影响第一接垫的电性功能。简言之,本发明的实施例的接合结构可具有较佳的结构可靠度及电性可靠度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭示如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种接合结构,其特征在于包括:
一基板,具有一接合区域以及一预定切割区域;
多个第一接垫,配置于该基板上,且位于该接合区域内;
多个第二接垫,配置于该基板上,且位于该预定切割区域内,其中上述第一接垫与上述第二接垫彼此不相连;
一绝缘层,配置于该基板上,且覆盖上述第一接垫与上述第二接垫,该绝缘层具有多个第一开口以及多个第二开口,其中上述第一开口分别暴露出部分上述第一接垫,而上述第二开口分别暴露出部分上述第二接垫;以及
一图案化导电层,配置于该基板上,且覆盖该绝缘层与上述第一开口及上述第二开口所暴露出的部分上述第一接垫与部分上述第二接垫,其中该图案化导电层通过上述第一开口及上述第二开口与上述第一接垫及上述第二接垫电性连接。
2.如权利要求1所述的接合结构,其特征在于其中该基板的材质包括玻璃或塑胶。
3.如权利要求1所述的接合结构,其特征在于其中各该第一接垫的表面积大于各该第二接垫的表面积。
4.如权利要求1所述的接合结构,其特征在于其中该绝缘层包括一绝缘覆盖层与一绝缘平坦层,该绝缘覆盖层覆盖上述第一接垫与上述第二接垫且具有上述第一开口与上述第二开口,而该绝缘平坦层覆盖该绝缘覆盖层且暴露出上述第一开口与上述第二开口。
5.如权利要求1所述的接合结构,其特征在于其中上述第一接垫呈等间距平行排列于该基板的该接合区域内,而上述第二接垫呈等间距平行排列于该基板的该预定切割区域内,上述第一接垫分别对应上述第二接垫,且上述第一接垫与上述第二接垫具有相同的延伸方向。
6.如权利要求5所述的接合结构,其特征在于其中该图案化导电层包括多个条状导电图案,各该条状导电图案通过对应的该第一开口及对应的该第二开口与对应的该第一接垫及对应的该第二接垫电性连接。
7.如权利要求6所述的接合结构,其特征在于其中上述条状导电图案彼此电性绝缘。
8.如权利要求1所述的接合结构,其特征在于其中各该第一开口的孔径大于各该第二开口的孔径。
9.如权利要求1所述的接合结构,其特征在于其中该图案化导电层的材质包括铟锡氧化物或铟锌氧化物。
10.如权利要求1所述的接合结构,其特征在于其中上述第一接垫与上述第二接垫为相同膜层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101120685A TWI467272B (zh) | 2012-06-08 | 2012-06-08 | 接合結構 |
TW101120685 | 2012-06-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103489849A true CN103489849A (zh) | 2014-01-01 |
CN103489849B CN103489849B (zh) | 2016-06-01 |
Family
ID=49714382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310045091.6A Active CN103489849B (zh) | 2012-06-08 | 2013-01-30 | 接合结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8853555B2 (zh) |
CN (1) | CN103489849B (zh) |
TW (1) | TWI467272B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113498553B (zh) * | 2020-01-22 | 2023-06-23 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101297394A (zh) * | 2005-11-10 | 2008-10-29 | 株式会社瑞萨科技 | 半导体器件的制造方法以及半导体器件 |
US20090141229A1 (en) * | 2007-11-29 | 2009-06-04 | Epson Imaging Devices Corporation | Liquid crystal display device and manufacturing method of the liquid crystal display device |
WO2012073572A1 (ja) * | 2010-12-03 | 2012-06-07 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
US5043526A (en) * | 1986-03-13 | 1991-08-27 | Nintendo Company Ltd. | Printed circuit board capable of preventing electromagnetic interference |
US5629239A (en) * | 1995-03-21 | 1997-05-13 | Tessera, Inc. | Manufacture of semiconductor connection components with frangible lead sections |
US5807453A (en) * | 1995-05-04 | 1998-09-15 | Tessera, Inc. | Fabrication of leads on semiconductor connection components |
JP4049589B2 (ja) | 2002-01-18 | 2008-02-20 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
KR101006434B1 (ko) | 2003-06-26 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법 |
KR101076446B1 (ko) | 2007-04-13 | 2011-10-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
KR20110057985A (ko) * | 2009-11-25 | 2011-06-01 | 삼성모바일디스플레이주식회사 | 플렉서블 디스플레이 장치 및 그의 제조방법 |
-
2012
- 2012-06-08 TW TW101120685A patent/TWI467272B/zh active
-
2013
- 2013-01-30 CN CN201310045091.6A patent/CN103489849B/zh active Active
- 2013-01-30 US US13/753,531 patent/US8853555B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101297394A (zh) * | 2005-11-10 | 2008-10-29 | 株式会社瑞萨科技 | 半导体器件的制造方法以及半导体器件 |
US20090141229A1 (en) * | 2007-11-29 | 2009-06-04 | Epson Imaging Devices Corporation | Liquid crystal display device and manufacturing method of the liquid crystal display device |
WO2012073572A1 (ja) * | 2010-12-03 | 2012-06-07 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103489849B (zh) | 2016-06-01 |
US20130327561A1 (en) | 2013-12-12 |
TW201350975A (zh) | 2013-12-16 |
TWI467272B (zh) | 2015-01-01 |
US8853555B2 (en) | 2014-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10203750B2 (en) | Touch panel and a manufacturing method thereof | |
US8614403B2 (en) | Electrostatic capacitance type input device | |
CN205384420U (zh) | 显示基板和显示装置 | |
CN104656984A (zh) | 触控面板 | |
CN102200858A (zh) | 触摸屏透明导电层结构 | |
CN103092414A (zh) | 一种外挂式触摸屏及其制作方法、显示装置 | |
KR20170002283A (ko) | 디스플레이 장치 및 그 제조 방법 | |
JP2012248182A (ja) | タッチ制御パターン構造、その製造方法、これを含むタッチパネル | |
CN110377180B (zh) | 触控电极、触控结构、触控显示面板及触控显示装置 | |
CN103489849A (zh) | 接合结构 | |
CN110518020B (zh) | 一种显示面板及其制作方法 | |
CN103578673A (zh) | 过电流保护元件 | |
CN105489504A (zh) | 一种封装基板的制作方法 | |
CN115548007A (zh) | 显示面板与其制作方法 | |
CN115275044A (zh) | 显示面板 | |
CN203706169U (zh) | 输入装置 | |
CN105376934A (zh) | 电路板及电路板的制造方法 | |
JP4971607B2 (ja) | 端子接続構造 | |
TWI550457B (zh) | 觸控面板及觸控模組 | |
US20130008704A1 (en) | Bridging structure of a touch panel | |
CN108874238B (zh) | 触控面板及其制造方法 | |
CN113821121A (zh) | 一种显示面板及显示装置 | |
CN107895727B (zh) | 显示基板及其制造方法 | |
CN207753912U (zh) | 一种cof线路结构 | |
KR101886063B1 (ko) | 연성회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |