CN103489389A - 驱动电路、驱动方法及储存方法 - Google Patents
驱动电路、驱动方法及储存方法 Download PDFInfo
- Publication number
- CN103489389A CN103489389A CN201210247840.9A CN201210247840A CN103489389A CN 103489389 A CN103489389 A CN 103489389A CN 201210247840 A CN201210247840 A CN 201210247840A CN 103489389 A CN103489389 A CN 103489389A
- Authority
- CN
- China
- Prior art keywords
- voltage
- driving
- module
- analog
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 46
- 230000011664 signaling Effects 0.000 claims description 33
- 238000010586 diagram Methods 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000009466 transformation Effects 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 5
- 241001269238 Data Species 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种驱动电路,包含至少一输出端、至少一驱动电压模块及至少一信号模块。输出端用于接收并输出模拟电压。至少一驱动电压模块连接于相对应的输出端并产生驱动电压,其中驱动电压模块依据模拟电压与驱动电压的相对大小以决定输出电压的电压值并传送输出电压至输出端。至少一信号模块连接于输出端并根据模拟电压输出模拟数据。当至少一信号模块转换模拟电压,且模拟电压大于驱动电压时,至少一驱动电压模块储存至少一信号模块的残余电压。
Description
技术领域
本发明是关于一种驱动电路、驱动方法及储存方法;具体而言,本发明是关于一种具有判断机制并能够省电的显示器驱动电路、显示器驱动方法及显示器储存方法。
背景技术
一般而言,显示器已广泛使用于各种领域,例如:电脑、ATM、电视、电子看板、手机等领域。举例而言,显示器的种类包含阴极射线管显示器、电浆显示器、液晶显示器、发光二极管显示器或其他显示器。在实际应用中,液晶显示器具有轻薄、省电、便宜等优点,为现行最受欢迎的显示器。
具体而论,公知液晶显示器具有驱动电路及面板,其中驱动电路驱动面板显示画面。此外,面板具有复数条信号线、复数条闸极线及数个液晶单元,且该等信号线及该等闸极线依照驱动电路提供的电压旋转相对应的液晶单元,进而显示不同色阶的影像。值得注意的是,驱动电路提供的电压包含正电压及负电压,以避免液晶单元产生极化。
需说明的是,每次面板显示画面后,驱动电路需将新的电压传送至该等信号线及该等闸极线,进而提供液晶单元新的旋转角度。在实际情况中,信号线及闸极线并未具有储存旧电压的功能,使得驱动电路进行放电程序时,无法将旧电压做额外使用。换言之,驱动电路容易耗电且难以省电,不但消耗功率并增加面板的负载量。一般而言,厂商尝试使用电荷分享(chargesharing)的技术以避免消耗功率。然而,即使能够减少功率消耗,仍无法达到省电的目的。
此外,公知驱动电路具有系统电压(AVDD)及驱动电压(VCI),其中系统电压与驱动电压具有倍压(charge pump)的关系。在实际情况中,系统电压是通过驱动电压产生2倍或2.5倍电压,而系统电压的电流量亦为驱动电压的2倍或2.5倍。需说明的是,信号线及闸极线接收的电压大多由系统电压产生,使得系统电压容易消耗电量而增加电路负荷。
综合上述诸多因素,如何设计能减少功率消耗并能够省电的显示器驱动电路,为现今一大课题。
发明内容
有鉴于上述现有技术的问题,本发明提出一种具判断机制并能够有效省电的驱动电路、驱动方法及储存方法。
于一方面,本发明提供一种储存残余电压的驱动电路,以避免耗电。
于另一方面,本发明提供一种比较模拟电压及驱动电压的驱动电路,以决定输出电压。
本发明的一方面在于提供一种驱动电路,包含至少一输出端、至少一驱动电压模块及至少一信号模块。输出端用于接收并输出模拟电压。至少一驱动电压模块连接于相对应的输出端并产生驱动电压,其中驱动电路依据模拟电压与驱动电压的相对大小以决定输出电压的电压值并传送输出电压至该输出端。至少一信号模块连接于相对应的输出端并根据模拟电压输出模拟数据。当至少一信号模块转换模拟电压,且模拟电压大于驱动电压时,至少一驱动电压模块储存至少一信号模块的残余电压。
需说明的是,驱动电路进一步包含至少一运算模块,其中每一个运算模块具有输入端,且输出端相对于输入端设置于至少一运算模块。模拟电压自输入端传送至至少一运算模块。
在一实施例中,系统电压驱动至少一驱动电压模块传送输出电压至输出端,且系统电压补偿输出端的电压,使得输出端的电压与模拟电压相同。
相较于现有技术,根据本发明的驱动电路是使用驱动电路模块连接于输出端,且根据模拟电压与驱动电压的相对大小关系决定输出电压的电压值。在实际情况中,由于驱动电压模块是属低耗电量元件,故能够省电。此外,本发明于模拟电压进行转换时,驱动电压模块能够储存信号模块的残余电压,以达到回收电压并省电的功效。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1是绘示本发明的驱动电路的实施例示意图;
图2A为本发明的高模拟电压与开关的对应关系的示意图;
图2B为本发明的低模拟电压与开关的对应关系的示意图;
图3为本发明的驱动电路的另一实施例示意图;
图4是绘示本发明的驱动电路的另一实施例示意图;
图5为本发明的驱动方法的流程图;
图6为本发明的驱动方法的另一流程图;
图7为本发明的储存方法的流程图;以及
图8为本发明的储存方法的另一流程图。
主要元件符号说明:
1A~1C:驱动电路
10A~10D:输出端
20A~20D:驱动电压模块
30A~30D:信号模块
40A~40D:运算模块
50:移位暂存模块
60A~60D:第一级闩锁模块
70A~70D:第二级闩锁模块
80A~80D:电压转换模块
90A~90D:数字/模拟转换模块
100A~100D:输入端
200:储存单元
SW1A~SW6D:开关
AVDD:正系统电压
NAVDD:负系统电压
VCI:正驱动电压
NVCI:负驱动电压
AGND:模拟零电位
具体实施方式
根据本发明的一具体实施例为一种驱动电路,能够有效地达到省电的功效。于此实施例中,驱动电路可以是应用于液晶显示器中的驱动电路,但不以此为限。
请参照图1,图1是绘示本发明的驱动电路1A的实施例示意图。如图1所示,驱动电路1A包含至少一移位暂存模块50、至少一第一级闩锁模块60A/60B、至少一第二级闩锁模块70A/70B、至少一电压转换模块80A/80B、至少一数字/模拟转换模块90A/90B、至少一运算模块40A/40B、至少一驱动电压模块20A/20B、至少一信号模块30A/30B及复数个开关SW1A~SW6B。其中,第一级闩锁模块60A/60B分别连接于移位暂存模块50与第二级闩锁模块70A/70B之间;电压转换模块80A/80B分别连接于第二级闩锁模块60A/60B与数字/模拟转换模块90A/90B之间;运算模块40A/40B分别连接于数字/模拟转换模块90A/90B与驱动电压模块20A/20B之间;且信号模块30A/30B分别连接于驱动电压模块20A/20B。
在此实施例中,驱动电路1A是用于驱动显示器的复数笔显示数据。具体而论,驱动电路1A为源极驱动电路,能够产生并输出电信号至复数条源极信号线,进而显示该等模拟数据。
需说明的是,第一级闩锁模块60A、第二级闩锁模块70A、电压转换模块80A、数字/模拟转换模块90A、运算模块40A、驱动电压模块20A、信号模块30A及该等开关SW1A/SW2A/SW3A为同一组电路模块;而第一级闩锁模块60B、第二级闩锁模块70B、电压转换模块80B、数字/模拟转换模块90B、运算模块40B、驱动电压模块20B、信号模块30B及该等开关SW1B/SW2B/SW3B为另一组电路模块。在实际应用中,移位暂存模块50是依照同步控制信号分别输出复数笔正数字信号及负数字信号至第一级闩锁模块60A/60B,其中正数字信号与负数字信号为极性相反的电信号。换言之,相邻的电路模块处理不同极性的电信号,但不以此为限。
在此实施例中,第一级闩锁模块60A/60B分别接收该等正数字信号及负数字信号。需说明的是,在第一级闩锁模块60A/60B尚未接收完该复数笔数字数据之前,第一级闩锁模块60A/60B并不会传送数据至其他模块。此外,第一级闩锁模块60A/60B接收完该等数字数据后,第一级闩锁模块60A/60B将该等数字数据传送至第二级闩锁模块70A/70B。值得注意的是,第二级闩锁模块70A/70B与第一级闩锁模块60A/60B具有相同的功能,能够暂时锁存该等数据。换句话说,第一级闩锁模块60A/60B及第二级闩锁模块70A/70B可以是任何形式的缓冲器或闩锁器(锁存器),并无特定的限制。在其他实施例中,可视实际需求,将第一级闩锁模块60A/60B及第二及闩锁模块70A/70B合并为一个闩锁模块,并不以此例为限。
如图1所示,第二级闩锁模块70A/70B分别将该等数字数据传送至电压转换模块80A/80B。接着,电压转换模块80A/80B再将上述数字数据转换为后端电路可接收的电压格式,并将转换后的数据传送至数字/模拟转换模块90A/90B。之后,数字/模拟转换模块90A/90B再将该等数字数据转换为模拟数据并输出成复数个模拟电压。
在实际应用中,运算模块40A/40B分别具有输入端100A/100B,且输出端10A/10B相对于输入端100A/100B设置于运算模块40A/40B,其中输出端10A/10B用于接收并输出模拟电压。换言之,输入端100A/100B及输出端10A/10B是相对设置于运算模块40A/40B,且模拟电压自输入端100A/100B传送至运算模块40A/40B。
此外,驱动电压模块20A/20B连接于输出端10A/10B并产生驱动电压,其中驱动电压模块20A/20B依据模拟电压与驱动电压的大小以决定输出电压的电压值并传送输出电压至输出端10A/10B。
举例而言,若运算模块40A处理正模拟电压,则对应的电压曲线可如图2A或图2B所示。请参照图2A及图2B,图2A为本发明的高模拟电压与开关的对应关系的示意图;图2B是为本发明的低模拟电压与开关的对应关系的示意图。如图1及图2A所示,其中AVDD及NAVDD分别为正系统电压及负系统电压;VCI及NVCI分别为正驱动电压及负驱动电压;且AGND为模拟零电位。需说明的是,正系统电压AVDD及负系统电压NAVDD皆为系统电压,且系统电压为运算模块40A的主要电源,能够驱动运算模块。此外,系统电压与驱动电压具有倍压的关系,可通过电荷泵(charge pump)达成。举例而言,在此实施例中,驱动电压与系统电压具有2倍的倍压关系,当正系统电压AVDD产生1mA的电流时,正驱动电压VCI则产生2mA的电流;当负系统电压NAVDD产生1mA的电流时,负驱动电压NVCI则产生2mA的电流。此外,负驱动电压NVCI与正驱动电压VCI的电压极性相反。
需说明的是,驱动电压模块20A/20B是用以产生驱动电压并传送输出电压。在此实施例中,驱动电压模块20A产生正驱动电压VCI,而驱动电压模块20B产生负驱动电压NVCI。在实际情况中,当模拟电压比驱动电压大时,输出电压的电压值与驱动电压相同;当模拟电压比驱动电压小时,则驱动电压模块20A/20B决定输出电压的电压值。值得注意的是,当模拟电压及驱动电压为负电压时,驱动电压模块是依照模拟电压的绝对值与驱动电压的绝对值的相对大小进行比较。
在此实施例中,信号模块30A/30B连接于输出端10A/10B并根据模拟电压输出模拟数据。此外,信号模块30A/30B是以信号线的形式设置于面板(图未示),且相邻的信号模块30A/30B接收的电压极性相反,但不以此为限。换句话说,若信号模块30A接收的电压为正电压,则信号模块30B接收的电压为负电压。此外,信号模块30A也可以接收负电压,而信号模块30B接收正电压。值得注意的是,同一信号模块通过接收不同极性的电压,以避免相对应的面板元件(液晶元件)受到极化。在此实施例中,驱动电路1A可通过开关SW6A、SW6B的导通或关闭以输出模拟数据至信号模块30A或30B。
在初始情况下,所有开关处于关闭(非导通)状态。在此实施例中,当运算模块40A接收到模拟电压时,运算模块40A将会判断接收到的模拟电压是否大于驱动电压。若运算模块40A的判断结果为是,则运算模块40A驱动电路控制开关SW1B及SW4B导通,使得负系统电压NAVDD驱动耦接的驱动电压模块20B,且信号模块30B自内部信号电压进行电压转换。需说明的是,当负电压往零电位的方向进行转换时,驱动电压模块20B储存信号模块30B的残余电压。在理想情况中,于此实施例的理想残余电压值为±3V,则驱动电压模块20B储存-3V的电压。
如图1所示,驱动电压模块40A/40B包含储存单元200。在实际应用中,储存单元200用于储存残余电压,其中驱动电压模块40A/40B补偿残余电压并转换为驱动电压。在此实施例中,储存单元200可以是电容或其他储存装置,并不以此为限。此外,若残余电压为-3V,且本电路的驱动电压为±3V,则驱动电压模块40B无须补偿残余电压并转换残余电压为驱动电压。然而,若残余电压为-2.5V,则驱动电压模块40B补偿残余电压-0.5V的电压并转换为-3V的驱动电压。
请继续参照图2A,驱动电路1A控制开关SW5A/SW5B导通,使得信号模块30A具有零电位的电压。此外,驱动电路1A控制开关SW1A导通,使得正系统电压AVDD驱动驱动电压模块20A传送正驱动电压VCI(3V)至输出端10A。换句话说,当模拟电压大于正驱动电压VCI时,系统电压AVDD将会驱动驱动电压模块20A传送输出电压至信号模块30A,其中输出电压的电压值与正驱动电压VCI相同。需说明的是,驱动电路1A使用正驱动电压VCI以提供模拟电压的部分电压值,而非使用正系统电压AVDD提供电压值。换言之,相对于正系统电压AVDD,正驱动电压VCI具有较低的耗电量,故能够达到省电的功效。
在实际情况中,正系统电压AVDD补偿输出端10A的电压,使得输出端10A的电压与模拟电压相同。举例而言,若模拟电压为5.8V,则正系统电压AVDD需要补偿2.8V的电压,使得模拟电压具有5.8V的电压值,且输出端10A的电压与模拟电压相同。如图1所示,驱动电路1A控制开关SW1A、SW2A、SW3A及SW5A关闭,并控制开关SW4A导通,使得模拟电压传送至信号模块30A。
请参照图2A,电压曲线自波峰(模拟电压值)下降,驱动电路控制开关SW1A导通,并控制开关SW3A、SW4A及SW5A关闭,使得正系统电压AVDD驱使驱动电压模块20A使用电荷单元200储存信号模块30A的残余电压。在此实施例中,残余电压为2.8V(由5.8V-3V=2.8V计算而得),则电荷单元200能够储存2.8V的残余电压,且于下个周期使用2.8V以取代正驱动电压需提供的电压值。换言之,驱动电路1A转换残余电压为驱动电压,并降低系统电压的耗电量。
举例而言,在传统驱动电路中,正系统电压AVDD及负系统电压NAVDD分别使用1mA的电流量,且正驱动电压VCI及负驱动电压NVCI分别使用1mA的电流量。若系统电压的耗电量为驱动电压的耗电量的2倍,则总电流量I_1为2*1mA+2*1mA+1*1mA+1*1mA=6mA。在此实施例中,正系统电压AVDD及负系统电压NAVDD分别使用1mA的电流量,而残余电压能够补偿全部的驱动电压,则正驱动电压VCI及负驱动电压NVCI的耗电量为0(由1mA-1mA=0计算而得),故总电流量I_2为2*1mA+2*1mA=4mA。换句话说,本发明的驱动电路1A能够节省(I_1-I_2)/I_1=33.3%的电流量。在其他实施例中,若驱动电压与系统电压具有2.5倍的倍压关系,则可以节省28.5%的电流量。
请参照图2A,电压曲线从负驱动电压NVCI的电位转换至负系统电压NAVDD的电位的过程中,驱动电路1A控制开关SW1B导通,使得负系统电压NAVDD驱使驱动电压模块20B使用于此周期中储存的电压。换言之,只要当信号模块30A/30B转换模拟电压,且模拟电压大于驱动电压时,驱动电压模块20A/20B不但能够储存信号模块30A/30B的残余电压,且驱动电压模块20A/20B能够于该周期或下一周期使用电荷单元200储存的电压。
如图2A所示,于电压曲线的每个周期中的开关SW1B第一次导通时,驱动电压模块20B储存残余电压;开关SW1A第一次导通时,驱动电压模块20A使用上一周期的储存电压;开关SW1A第二次导通时,驱动电压模块20A储存残余电压;开关SW1B第二次导通时,驱动电压模块20B使用本周期的储存电压。
需说明的是,图2A所示的电压曲线为模拟电压大于驱动电压的情况,本发明更通过图2B的电压曲线揭示模拟电压小于驱动电压的情况。如图2B所示,模拟电压值为该电压曲线的波峰值且小于正驱动电压VCI。
在实际应用中,驱动电路1A控制开关SW5A/SW5B导通,使得信号模块30A具有零电位的电压。值得注意的是,驱动电路1A控制开关SW2A导通,使得运算模块40A中的正系统电压AVDD驱使驱动电压模块20A产生输出电压并传送输出电压至输出端10A。换言之,驱动电压模块20A具有较低的耗电量,且本发明使用驱动电压模块20A产生输出电压以提供输出端部分电压,以达到省电的功效。在实际应用中,正系统电压AVDD补偿输出端10A的电压,使得输出端10A的电压与模拟电压相同。
一般而言,公知驱动电路是通过系统电压转换为模拟电压,其中正系统电压AVDD及负系统电压NAVDD分别使用1mA的电流量,则总电流量I 3为4mA(由2*1mA+2*1mA计算而得)。值得注意的是,在此实施例中,由于驱动电压模块20A自身具有临界导通电压,使得正驱动电压VCI及负驱动电压NCI分别使用0.8mA的电流量后,正系统电压AVDD及负系统电压NAVDD需分别使用0.2mA的电流量,则总电流量I_4为2.4mA(由2*0.2mA+2*0.2mA+1*0.8mA+1*0.8mA计算而得)。换言之,本发明的驱动电路1A能够节省(I_3-I_4)/I_3=40%的电流量。在其他实施例中,若驱动电压与系统电压具有2.5倍的倍压关系,则可以节省48%的电流量。
请参照图3,图3为本发明的驱动电路的另一实施例示意图。如图3所示,相对于驱动电路1A,驱动电路1B中的开关SW2A/SW2B具有不同的连接方式。需说明的是,驱动电路1B中的运算模块40A/40B可以关闭,并使用输入端100A/100B连接于开关SW2A/SW2B以传送电压至驱动电压模块20A/20B。在实际应用中,驱动电路1B可以不使用系统的电压驱动运算模块,使得驱动电路1B可节省较多的功率,进而达到节省电量的功效。至于驱动电路1B的驱动方式,与驱动电路1A相同,在此不加以赘述。
请参照图4,图4是绘示本发明的驱动电路的另一实施例示意图。如图4所示,相对于驱动电路1A,驱动电路1C更具有输出端10C/10D、驱动电压模块20C/20D、信号模块30C/30D、运算模块40C/40D、第一级闩锁模块60C/60D、第二级闩锁模块70C/70D、电压转换模块80C/80D、数字/模拟转换模块90C/90D、输入端100C/100D、开关SW1C~SW6D以及其他电路模块(如图中虚线所示)。需说明的是,在此实施例中,驱动电路1C具有数组电路模块,其中各组电路模块相邻排列并运算该等数字信号。在实际情况中,移位暂存模块50是依照同步控制信号分别输出该等数字信号至第一级闩锁模块60A~60D,其中该等数字信号包含高数字信号及低数字信号。此外,高数字信号及低数字信号经数字/模拟转换模块90A~90D转换为高模拟电压及低模拟电压,其中高模拟电压大于驱动电压,且低模拟电压小于驱动电压。换言之,驱动电压模块20A~20D所传送的输出电压分别同时包含高模拟电压及低模拟电压,使得驱动电路1C可同时针对高模拟电压及低模拟电压控制相对应的开关,减少系统电压的负荷,进而同时使用合适的省电机制。至于详细的省电机制,与驱动电路1A相同,在此不加以赘述。具体而论,驱动电路1C不但具有数个通道(channel),并于各通道运算不同大小的模拟电压,依照电压大小切换对应开关以达到省电的功效。
本发明的另一具体实施例为一种驱动方法,用于驱动一种驱动电路。举例而言,该驱动方法可用于图1中的驱动电路1A、图3中的驱动电路1B或图4中的驱动电路1C,但不以此为限。
请参照图5,图5为本发明的驱动方法的流程图。该驱动方法包含步骤101,接收模拟电压。可如图1所示,输入端100A接收模拟电压。此外,该方法执行步骤103,依据模拟电压与驱动电压的大小决定输出电压的电压值。可如图1及图2A所示,驱动电压模块20A根据模拟电压与驱动电压的相对大小决定输出电压的电压值。如图5所示,该方法包含步骤105,以至少一驱动电压模块传送输出电压至输出端。可如图1所示,驱动电压模块20A传送输出电压至输出端10A。此外,步骤107包含,以系统电压补偿输出端的电压,使得输出端的电压与模拟电压相同。可如图1及图2B所示,正系统电压AVDD补偿输出端10A的电压,使得输出端10A的电压与模拟电压相同。
此外,请参照图6。图6为本发明的驱动方法的另一流程图。相对于图5的流程图,该方法执行步骤103A,依据模拟电压与驱动电压的大小决定输出电压的电压值,其中当模拟电压大于驱动电压时,输出电压的电压值与驱动电压的电压值相同。可如图2A所示,其中输出电压与驱动电压具有相同的电压值,
此外,本发明的另一具体实施例为一种储存方法,用于节省驱动电路的功率。请参照图7,图7为本发明的储存方法的流程图。如图7所示,该储存方法包含步骤201,接收模拟电压,其中模拟电压大于至少一驱动电压模块的驱动电压。可如图2A所示,当模拟电压大于正驱动电压VCI时,系统电压AVDD将会驱动驱动电压模块20A传送输出电压至信号模块30A,其中输出电压的电压值与正驱动电压VCI相同。换句话说,正驱动电压VCI具有较低的耗电量,能够达到省电的功效。
此外,该方法执行步骤203,转换模拟电压时,以至少一驱动电压模块储存至少一信号模块的残余电压。可图2A所示,当负电压往零电位的方向进行转换时,驱动电压模块20B储存信号模块30B的残余电压。
如图7所示,步骤205包含,补偿残余电压并转换为驱动电压。可如图2A所示,驱动电压模块40A/40B补偿残余电压并转换为驱动电压。此外,若残余电压为-3V,且驱动电路1A的驱动电压为±3V,则驱动电压模块40B无须补偿残余电压并转换残余电压为驱动电压。然而,若残余电压为-2.5V,则驱动电压模块40B补偿残余电压-0.5V的电压并转换为-3V的驱动电压。
请参照图8,图8为本发明的储存方法的另一流程图。相对于图7的流程图,图8的储存方法执行步骤203A,以至少一驱动电压模块利用储存单元储存残余电压。在实际应用中,储存单元200用于储存残余电压,可以是电容或其他储存装置,并不以此为限。
相较于现有技术,根据本发明的驱动电路使用驱动电路模块连接于输出端,且根据模拟电压与驱动电压的相对大小关系决定输出电压的电压值。在实际情况中,由于驱动电压模块属低耗电量元件,故能够省电。此外,本发明于模拟电压进行转换时,驱动电压模块能够储存信号模块的残余电压,以达到回收电压并省电的功效。
通过以上较佳具体实施例的详述,是希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (12)
1.一种驱动电路,包含:
至少一输出端;
至少一驱动电压模块,连接于相对应的该至少一输出端并产生一驱动电压,其中该驱动电压模块依据一模拟电压与该驱动电压的相对大小以决定一输出电压的电压值并传送该输出电压至该至少一输出端;以及
至少一信号模块,连接于相对应的该至少一输出端并根据该模拟电压输出一模拟数据,其中当该至少一信号模块转换该模拟电压,且该模拟电压大于该驱动电压时,该至少一驱动电压模块储存该至少一信号模块的一残余电压。
2.如权利要求1所述的驱动电路,进一步包含:
至少一运算模块,其中每一个运算模块具有一输入端,且该至少一输出端相对于该至少一输入端设置于该至少一运算模块,该模拟电压自该输入端传送至该至少一运算模块。
3.如权利要求1所述的驱动电路,其中一系统电压驱动该至少一驱动电压模块传送该输出电压至该输出端,且该系统电压补偿该至少一输出端的电压,使得该至少一输出端的电压与该模拟电压相同。
4.如权利要求1所述的驱动电路,其中该至少一驱动电压模块转换该残余电压为该驱动电压。
5.如权利要求1所述的驱动电路,其中该至少一信号模块是以信号线的形式设置于一面板,且相邻的该至少一信号模块接收的电压极性为相反。
6.如权利要求1所述的驱动电路,其中该至少一驱动电压模块包含:
一储存单元,储存该残余电压。
7.如权利要求1所述的驱动电路,其中该至少一驱动电压模块所传送的该输出电压分别同时包含高模拟电压及低模拟电压。
8.一种驱动方法,用于驱动一驱动电路,包含以下步骤:
接收一模拟电压;
依据该模拟电压与一驱动电压的大小决定一输出电压的电压值;以及
以至少一驱动电压模块传送该输出电压至相对应的至少一输出端。
9.如权利要求8所述的驱动方法,进一步包含:
以一系统电压补偿该至少一输出端的电压,使得该至少一输出端的电压与该模拟电压相同
10.如权利要求8所述的驱动方法,其中当该模拟电压大于该驱动电压时,该输出电压的电压值与该驱动电压的电压值相同。
11.一种储存方法,用于节省一驱动电路的功率,包含以下步骤:
接收一模拟电压,其中该模拟电压大于至少一驱动电压模块的一驱动电压;
转换该模拟电压时,以该至少一驱动电压模块储存至少一信号模块的一残余电压。
12.如权利要求11所述的储存方法,进一步包含:
以该至少一驱动电压模块利用一储存单元储存该残余电压;以及
补偿该残余电压并转换为该驱动电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101120729 | 2012-06-08 | ||
TW101120729A TWI459342B (zh) | 2012-06-08 | 2012-06-08 | 驅動電路、驅動方法及儲存方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103489389A true CN103489389A (zh) | 2014-01-01 |
Family
ID=49714779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210247840.9A Pending CN103489389A (zh) | 2012-06-08 | 2012-07-17 | 驱动电路、驱动方法及储存方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9197204B2 (zh) |
CN (1) | CN103489389A (zh) |
TW (1) | TWI459342B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1334551A (zh) * | 2000-07-14 | 2002-02-06 | 株式会社半导体能源研究所 | 半导体显示装置和半导体显示装置的驱动方法 |
US6469684B1 (en) * | 1999-09-13 | 2002-10-22 | Hewlett-Packard Company | Cole sequence inversion circuitry for active matrix device |
CN1530723A (zh) * | 2003-03-14 | 2004-09-22 | ���µ�����ҵ��ʽ���� | 显示装置及其驱动方法 |
JP2006039337A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | 液晶表示装置及びその駆動回路 |
US20060119596A1 (en) * | 2004-12-07 | 2006-06-08 | Che-Li Lin | Source driver and panel displaying device |
EP1956577A2 (en) * | 2007-02-08 | 2008-08-13 | Matsushita Electric Industrial Co., Ltd. | Display driver and display panel module |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
US7403200B2 (en) * | 2003-05-30 | 2008-07-22 | International Rectifier Corporation | Current sensing bi-directional switch and plasma display driver circuit |
US20060227080A1 (en) * | 2005-04-07 | 2006-10-12 | Cheermore Huang | Charge-recycling circuit of display device |
WO2007015348A1 (ja) * | 2005-08-04 | 2007-02-08 | Sharp Kabushiki Kaisha | 液晶表示装置およびその駆動方法 |
TWI367473B (en) * | 2007-07-11 | 2012-07-01 | Novatek Microelectronics Corp | Source driver with charge sharing |
US8493306B2 (en) * | 2007-09-06 | 2013-07-23 | Himax Technologies Limited | Source driver and method for restraining noise thereof |
KR101516581B1 (ko) * | 2008-12-05 | 2015-05-06 | 삼성전자주식회사 | 소스 드라이버 및 이를 포함하는 디스플레이 장치 |
US8207929B2 (en) * | 2008-12-29 | 2012-06-26 | Himax Technologies Limited | Source driver |
US20110050665A1 (en) * | 2009-08-28 | 2011-03-03 | Himax Technologies Limited | Source driver and compensation method for offset voltage of output buffer thereof |
US8847872B2 (en) * | 2010-07-07 | 2014-09-30 | Himax Display, Inc. | Display for driving a pixel circuitry with positive and negative polarities during a frame period and pixel circuitry |
-
2012
- 2012-06-08 TW TW101120729A patent/TWI459342B/zh active
- 2012-07-17 CN CN201210247840.9A patent/CN103489389A/zh active Pending
-
2013
- 2013-01-14 US US13/741,123 patent/US9197204B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469684B1 (en) * | 1999-09-13 | 2002-10-22 | Hewlett-Packard Company | Cole sequence inversion circuitry for active matrix device |
CN1334551A (zh) * | 2000-07-14 | 2002-02-06 | 株式会社半导体能源研究所 | 半导体显示装置和半导体显示装置的驱动方法 |
CN1530723A (zh) * | 2003-03-14 | 2004-09-22 | ���µ�����ҵ��ʽ���� | 显示装置及其驱动方法 |
JP2006039337A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | 液晶表示装置及びその駆動回路 |
US20060119596A1 (en) * | 2004-12-07 | 2006-06-08 | Che-Li Lin | Source driver and panel displaying device |
EP1956577A2 (en) * | 2007-02-08 | 2008-08-13 | Matsushita Electric Industrial Co., Ltd. | Display driver and display panel module |
Also Published As
Publication number | Publication date |
---|---|
US20130328595A1 (en) | 2013-12-12 |
TWI459342B (zh) | 2014-11-01 |
US9197204B2 (en) | 2015-11-24 |
TW201351369A (zh) | 2013-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102945650B (zh) | 一种移位寄存器及阵列基板栅极驱动装置 | |
CN107274850B (zh) | 一种显示驱动电路及其驱动方法、显示装置 | |
CN102663980B (zh) | 一种栅极驱动电路的控制电路及其工作方法、液晶显示器 | |
CN104700783A (zh) | 像素驱动电路及其驱动方法、阵列基板、显示装置 | |
CN104183219A (zh) | 扫描驱动电路和有机发光显示器 | |
CN101630533B (zh) | 采样保持电路及数字模拟转换电路 | |
CN101465108B (zh) | 液晶显示装置及其驱动方法 | |
CN103226980B (zh) | 一种移位寄存单元、栅极驱动装置及显示装置 | |
CN103424907B (zh) | 液晶显示器、像素的驱动电路及装置、控制方法及装置 | |
CN102034440B (zh) | 栅极驱动器及其操作方法 | |
CN101593561B (zh) | 液晶显示器 | |
CN105070262A (zh) | 一种源极驱动电路和液晶显示面板 | |
CN104715729A (zh) | 源极驱动电路 | |
CN104376809B (zh) | 源极驱动器与降低其中峰值电流的方法 | |
CN103680458B (zh) | 栅极驱动电路 | |
CN209281854U (zh) | 源极驱动芯片保护电路、显示面板驱动电路和显示装置 | |
CN102314839A (zh) | 液晶显示装置及数据驱动器 | |
CN106057138B (zh) | 电源电路、栅极驱动电路及显示模块 | |
CN101976542B (zh) | 像素驱动电路 | |
CN102810302B (zh) | 驱动电路及其运作方法 | |
CN102693705A (zh) | 面板驱动电路 | |
CN106560884B (zh) | 有机发光二极管显示器的驱动模块 | |
CN103489389A (zh) | 驱动电路、驱动方法及储存方法 | |
CN209232378U (zh) | 驱动电路、驱动芯片和显示装置 | |
CN100530340C (zh) | 液晶显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140101 |