TWI459342B - 驅動電路、驅動方法及儲存方法 - Google Patents

驅動電路、驅動方法及儲存方法 Download PDF

Info

Publication number
TWI459342B
TWI459342B TW101120729A TW101120729A TWI459342B TW I459342 B TWI459342 B TW I459342B TW 101120729 A TW101120729 A TW 101120729A TW 101120729 A TW101120729 A TW 101120729A TW I459342 B TWI459342 B TW I459342B
Authority
TW
Taiwan
Prior art keywords
voltage
driving
module
analog
output
Prior art date
Application number
TW101120729A
Other languages
English (en)
Other versions
TW201351369A (zh
Inventor
Cheng Chin Liu
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW101120729A priority Critical patent/TWI459342B/zh
Priority to CN201210247840.9A priority patent/CN103489389A/zh
Priority to US13/741,123 priority patent/US9197204B2/en
Publication of TW201351369A publication Critical patent/TW201351369A/zh
Application granted granted Critical
Publication of TWI459342B publication Critical patent/TWI459342B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

驅動電路、驅動方法及儲存方法
本發明係關於一種驅動電路、驅動方法及儲存方法；具體而言，本發明係關於一種具有判斷機制並能夠省電之顯示器驅動電路、顯示器驅動方法及顯示器儲存方法。
一般而言，顯示器已廣泛使用於各種領域，例如：電腦、ATM、電視、電子看板、手機等領域。舉例而言，顯示器的種類包含陰極射線管顯示器、電漿顯示器、液晶顯示器、發光二極體顯示器或其他顯示器。在實際應用中，液晶顯示器具有輕薄、省電、便宜等優點，係為現行最受歡迎的顯示器。
具體而論，習知液晶顯示器具有驅動電路及面板，其中驅動電路驅動面板顯示畫面。此外，面板具有複數條訊號線、複數條閘極線及數個液晶單元，且該等訊號線及該等閘極線依照驅動電路提供之電壓旋轉相對應之液晶單元，進而顯示不同色階的影像。值得注意的是，驅動電路提供的電壓包含正電壓及負電壓，以避免液晶單元產生極化。
需說明的是，每次面板顯示畫面後，驅動電路需將新的電壓傳送至該等訊號線及該等閘極線，進而提供液晶單元新的旋轉角度。在實際情況中，訊號線及閘極線並未具有儲存舊電壓的功能，使得驅動電路進行放電程序時，無法將舊電壓做額外使用。換言之，驅動電路容易耗電且難以省電，不但消耗功率並增加面板的負載量。一般而言，廠商嘗試使用電荷分享 (charge sharing)的技術以避免消耗功率。然而，即使能夠減少功率消耗，仍無法達到省電的目的。
此外，習知驅動電路具有系統電壓(AVDD)及驅動電壓(VCI)，其中系統電壓與驅動電壓具有倍壓(charge pump)之關係。在實際情況中，系統電壓係藉由驅動電壓產生2倍或2.5倍電壓，而系統電壓之電流量亦為驅動電壓的2倍或2.5倍。需說明的是，訊號線及閘極線接收之電壓大多由系統電壓產生，使得系統電壓容易消耗電量而增加電路負荷。
綜合上述諸多因素，如何設計能減少功率消耗並能夠省電之顯示器驅動電路，係為現今一大課題。
有鑑於上述先前技術的問題，本發明提出一種具判斷機制並能夠有效省電的驅動電路、驅動方法及儲存方法。
於一方面，本發明提供一種儲存殘餘電壓之驅動電路，以避免耗電。
於另一方面，本發明提供一種比較類比電壓及驅動電壓之驅動電路，以決定輸出電壓。
本發明之一方面在於提供一種驅動電路，包含至少一輸出端、至少一驅動電壓模組及至少一訊號模組。輸出端用於接收並輸出類比電壓。至少一驅動電壓模組連接於相對應之輸出端並產生驅動電壓，其中驅動電路依據類比電壓與驅動電壓之相對大小以決定輸出電壓之電壓值並傳送輸出電壓至該輸出端。至少一訊號模組連接於相對應之輸出端並根據類比電壓輸出類比資料。當至少一訊號模組轉換類比電壓， 且類比電壓大於驅動電壓時，至少一驅動電壓模組儲存至少一訊號模組之殘餘電壓。
需說明的是，驅動電路進一步包含至少一運算模組，其中每一個運算模組具有輸入端，且輸出端相對於輸入端設置於至少一運算模組。類比電壓自輸入端傳送至至少一運算模組。
在一實施例中，系統電壓驅動至少一驅動電壓模組傳送輸出電壓至輸出端，且系統電壓補償輸出端之電壓，使得輸出端之電壓與類比電壓相同。。
相較於先前技術，根據本發明之驅動電路係使用驅動電路模組連接於輸出端，且根據類比電壓與驅動電壓之相對大小關係決定輸出電壓的電壓值。在實際情況中，由於驅動電壓模組係屬低耗電量元件，故能夠省電。此外，本發明於類比電壓進行轉換時，驅動電壓模組能夠儲存訊號模組之殘餘電壓，以達到回收電壓並省電之功效。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例係為一種驅動電路，能夠有效地達到省電之功效。於此實施例中，驅動電路可以是應用於液晶顯示器中之驅動電路，但不以此為限。
請參照圖1，圖1係繪示本發明之驅動電路1A之實施例示意圖。如圖1所示，驅動電路1A包含至少一移位暫存模組50、至少一第一級閂鎖模組60A/60B、至少一第二級閂 鎖模組70A/70B、至少一電壓轉換模組80A/80B、至少一數位/類比轉換模組90A/90B、至少一運算模組40A/40B、至少一驅動電壓模組20A/20B、至少一訊號模組30A/30B及複數個開關SW1A~SW6B。其中，第一級閂鎖模組60A/60B分別連接於移位暫存模組50與第二級閂鎖模組70A/70B之間；電壓轉換模組80A/80B分別連接於第二級閂鎖模組60A/60B與數位/類比轉換模組90A/90B之間；運算模組40A/40B分別連接於數位/類比轉換模組90A/90B與驅動電壓模組20A/20B之間；且訊號模組30A/30B分別連接於驅動電壓模組20A/20B。
在此實施例中，驅動電路1A係用於驅動顯示器之複數筆顯示資料。具體而論，驅動電路1A係為源極驅動電路，能夠產生並輸出電訊號至複數條源極訊號線，進而顯示該等類比資料。
需說明的是，第一級閂鎖模組60A、第二級閂鎖模組70A、電壓轉換模組80A、數位/類比轉換模組90A、運算模組40A、驅動電壓模組20A、訊號模組30A及該等開關SW1A/SW2A/SW3A係為同一組電路模組；而第一級閂鎖模組60B、第二級閂鎖模組70B、電壓轉換模組80B、數位/類比轉換模組90B、運算模組40B、驅動電壓模組20B、訊號模組30B及該等開關SW1B/SW2B/SW3B係為另一組電路模組。在實際應用中，移位暫存模組50係依照同步控制訊號分別輸出複數筆正數位訊號及負數位訊號至第一級閂鎖模組60A/60B，其中正數位訊號與負數位訊號係為極性相反的電訊號。換言之，相鄰之電路模組處理不同極性之電訊號，但不以此為限。
在此實施例中，第一級閂鎖模組60A/60B分別接收該等正數位訊號及負數位訊號。需說明的是，在第一級閂鎖模組60A/60B尚未接收完該複數筆數位資料之前，第一級閂鎖模組60A/60B並不會傳送資料至其他模組。此外，第一級閂鎖模組60A/60B接收完該等數位資料後，第一級閂鎖模組60A/60B將該等數位資料傳送至第二級閂鎖模組70A/70B。值得注意的是，第二級閂鎖模組70A/70B與第一級閂鎖模組60A/60B具有相同的功能，能夠暫時鎖存該等資料。換句話說，第一級閂鎖模組60A/60B及第二級閂鎖模組70A/70B可以是任何形式之緩衝器或閂鎖器(鎖存器)，並無特定之限制。在其他實施例中，可視實際需求，將第一級閂鎖模組60A/60B及第二級閂鎖模組70A/70B合併為一個閂鎖模組，並不以此例為限。
如圖1所示，第二級閂鎖模組70A/70B分別將該等數位資料傳送至電壓轉換模組80A/80B。接著，電壓轉換模組80A/80B再將上述數位資料轉換為後端電路可接收的電壓格式，並將轉換後之資料傳送至數位/類比轉換模組90A/90B。之後，數位/類比轉換模組90A/90B再將該等數位資料轉換為類比資料並輸出成複數個類比電壓。
在實際應用中，運算模組40A/40B分別具有輸入端100A/100B，且輸出端10A/10B相對於輸入端100A/100B設置於運算模組40A/40B，其中輸出端10A/10B用於接收並輸出類比電壓。換言之，輸入端100A/100B及輸出端10A/10B係相對設置於運算模組40A/40B，且類比電壓自輸入端100A/100B傳送至運算模組40A/40B。
此外，驅動電壓模組20A/20B連接於輸出端10A/10B 並產生驅動電壓，其中驅動電壓模組20A/20B依據類比電壓與驅動電壓之大小以決定輸出電壓之電壓值並傳送輸出電壓至輸出端10A/10B。
舉例而言，若運算模組40A處理正類比電壓，則對應的電壓曲線可如圖2A或圖2B所示。請參照圖2A及圖2B，圖2A係為本發明之高類比電壓與開關之對應關係之示意圖；圖2B係為本發明之低類比電壓與開關之對應關係之示意圖。如圖1及圖2A所示，其中AVDD及NAVDD分別係為正系統電壓及負系統電壓；VCI及NVCI分別係為正驅動電壓及負驅動電壓；且AGND係為類比零電位。需說明的是，正系統電壓AVDD及負系統電壓NAVDD皆為系統電壓，且系統電壓係為運算模組40A的主要電源，能夠驅動運算模組。此外，系統電壓與驅動電壓具有倍壓之關係，可透過電荷幫浦(charge pump)達成。舉例而言，在此實施例中，驅動電壓與系統電壓具有2倍之倍壓關係，當正系統電壓AVDD產生1mA的電流時，正驅動電壓VCI則產生2mA的電流；當負系統電壓NAVDD產生1mA的電流時，負驅動電壓NVCI則產生2mA的電流。此外，負驅動電壓NVCI與正驅動電壓VCI的電壓極性係為相反。
需說明的是，驅動電壓模組20A/20B係用以產生驅動電壓並傳送輸出電壓。在此實施例中，驅動電壓模組20A產生正驅動電壓VCI，而驅動電壓模組20B產生負驅動電壓NVCI。在實際情況中，當類比電壓比驅動電壓大時，輸出電壓的電壓值與驅動電壓相同；當類比電壓比驅動電壓小時，則驅動電壓模組20A/20B決定輸出電壓之電壓值。值得注意的是，當類比電壓及驅動電壓係為負電壓時，驅動電壓 模組係依照類比電壓之絕對值與驅動電壓之絕對值之相對大小進行比較。
在此實施例中，訊號模組30A/30B連接於輸出端10A/10B並根據類比電壓輸出類比資料。此外，訊號模組30A/30B係以訊號線之形式設置於面板(圖未示)，且相鄰之訊號模組30A/30B接收之電壓極性係為相反，但不以此為限。換句話說，若訊號模組30A接收之電壓係為正電壓，則訊號模組30B接收之電壓係為負電壓。此外，訊號模組30A也可以接收負電壓，而訊號模組30B接收正電壓。值得注意的是，同一訊號模組藉由接收不同極性的電壓，以避免相對應之面板元件(液晶元件)受到極化。在此實施例中，驅動電路1A可透過開關SW6A、SW6B之導通或關閉以輸出類比資料至訊號模組30A或30B。
在初始情況下，所有開關處於關閉(非導通)狀態。在此實施例中，當運算模組40A接收到類比電壓時，運算模組40A將會判斷接收到之類比電壓是否大於驅動電壓。若運算模組40A的判斷結果為是，則運算模組40A驅動電路控制開關SW1B及SW4B導通，使得負系統電壓NAVDD驅動耦接之驅動電壓模組20B，且訊號模組30B自內部訊號電壓進行電壓轉換。需說明的是，當負電壓往零電位之方向進行轉換時，驅動電壓模組20B儲存訊號模組30B之殘餘電壓。在理想情況中，於此實施例之理想殘餘電壓值為±3V，則驅動電壓模組20B儲存-3V的電壓。
如圖1所示，驅動電壓模組40A/40B包含儲存單元200。在實際應用中，儲存單元200用於儲存殘餘電壓，其中驅動電壓模組40A/40B補償殘餘電壓並轉換為驅動電 壓。在此實施例中，儲存單元200可以是電容或其他儲存裝置，並不以此為限。此外，若殘餘電壓為-3V，且本電路之驅動電壓為±3V，則驅動電壓模組40B無須補償殘餘電壓並轉換殘餘電壓為驅動電壓。然而，若殘餘電壓為-2.5V，則驅動電壓模組40B補償殘餘電壓-0.5V的電壓並轉換為-3V的驅動電壓。
請繼續參照圖2A，驅動電路1A控制開關SW5A/SW5B導通，使得訊號模組30A具有零電位的電壓。此外，驅動電路1A控制開關SW1A導通，使得正系統電壓AVDD驅動驅動電壓模組20A傳送正驅動電壓VCI(3V)至輸出端10A。換句話說，當類比電壓大於正驅動電壓VCI時，系統電壓AVDD將會驅動驅動電壓模組20A傳送輸出電壓至訊號模組30A，其中輸出電壓之電壓值與正驅動電壓VCI相同。需說明的是，驅動電路1A使用正驅動電壓VCI以提供類比電壓之部分電壓值，而非使用正系統電壓AVDD提供電壓值。換言之，相對於正系統電壓AVDD，正驅動電壓VCI具有較低的耗電量，故能夠達到省電之功效。
在實際情況中，正系統電壓AVDD補償輸出端10A之電壓，使得輸出端10A之電壓與類比電壓相同。舉例而言，若類比電壓為5.8V，則正系統電壓AVDD需要補償2.8V的電壓，使得類比電壓具有5.8V的電壓值，且輸出端10A之電壓與類比電壓相同。如圖1所示，驅動電路1A控制開關SW1A、SW2A、SW3A及SW5A關閉，並控制開關SW4A導通，使得類比電壓傳送至訊號模組30A。
請參照圖2A，電壓曲線自波峰(類比電壓值)下降，驅動電路控制開關SW1A導通，並控制開關SW3A、SW4A及 SW5A關閉，使得正系統電壓AVDD驅使驅動電壓模組20A使用電荷單元200儲存訊號模組30A之殘餘電壓。在此實施例中，殘餘電壓為2.8V(由5.8V-3V=2.8V計算而得)，則電荷單元200能夠儲存2.8V的殘餘電壓，且於下個週期使用2.8V以取代正驅動電壓需提供之電壓值。換言之，驅動電路1A轉換殘餘電壓為驅動電壓，並降低系統電壓之耗電量。
舉例而言，在傳統驅動電路中，正系統電壓AVDD及負系統電壓NAVDD分別使用1mA的電流量，且正驅動電壓VCI及負驅動電壓NVCI分別使用1mA的電流量。若系統電壓之耗電量係為驅動電壓之耗電量的2倍，則總電流量I_1為2＊ 1mA+2＊ 1mA+1＊ 1mA+1＊ 1mA=6mA。在此實施例中，正系統電壓AVDD及負系統電壓NAVDD分別使用1mA的電流量，而殘餘電壓能夠補償全部的驅動電壓，則正驅動電壓VCI及負驅動電壓NVCI之耗電量為0(由1mA-1mA=0計算而得)，故總電流量I_2為2＊ 1mA+2＊ 1mA=4mA。換句話說，本發明之驅動電路1A能夠節省(I_1-I_2)/I_1=33.3%的電流量。在其他實施例中，若驅動電壓與系統電壓具有2.5倍之倍壓關係，則可以節省28.5%的電流量。
請參照圖2A，電壓曲線從負驅動電壓NVCI之電位轉換至負系統電壓NAVDD之電位的過程中，驅動電路1A控制開關SW1B導通，使得負系統電壓NAVDD驅使驅動電壓模組20B使用於此週期中儲存之電壓。換言之，只要當訊號模組30A/30B轉換類比電壓，且類比電壓大於驅動電壓時，驅動電壓模組20A/20B不但能夠儲存訊號模組30A/30B之殘餘電壓，且驅動電壓模組20A/20B能夠於該週期或下一週 期使用電荷單元200儲存之電壓。
如圖2A所示，於電壓曲線之每個週期中之開關SW1B第一次導通時，驅動電壓模組20B儲存殘餘電壓；開關SW1A第一次導通時，驅動電壓模組20A使用上一週期之儲存電壓；開關SW1A第二次導通時，驅動電壓模組20A儲存殘餘電壓；開關SW1B第二次導通時，驅動電壓模組20B使用本週期之儲存電壓。
需說明的是，圖2A所示之電壓曲線係為類比電壓大於驅動電壓的情況，本發明更透過圖2B之電壓曲線揭示類比電壓小於驅動電壓的情況。如圖2B所示，類比電壓值係為該電壓曲線之波峰值且小於正驅動電壓VCI。
在實際應用中，驅動電路1A控制開關SW5A/SW5B導通，使得訊號模組30A具有零電位的電壓。值得注意的是，驅動電路1A控制開關SW2A導通，使得運算模組40A中之正系統電壓AVDD驅使驅動電壓模組20A產生輸出電壓並傳送輸出電壓至輸出端10A。換言之，驅動電壓模組20A具有較低的耗電量，且本發明使用驅動電壓模組20A產生輸出電壓以提供輸出端部分電壓，以達到省電之功效。在實際應用中，正系統電壓AVDD補償輸出端10A之電壓，使得輸出端10A之電壓與類比電壓相同。
一般而言，習知驅動電路係透過系統電壓轉換為類比電壓，其中正系統電壓AVDD及負系統電壓NAVDD分別使用1mA的電流量，則總電流量I_3為4mA(由2＊ 1mA+2＊ 1mA計算而得)。值得注意的是，在此實施例中，由於驅動電壓模組20A自身具有臨界導通電壓，使得正驅動電壓VCI及負驅動 電壓NCI分別使用0.8mA之電流量後，正系統電壓AVDD及負系統電壓NAVDD需分別使用0.2mA的電流量，則總電流量I_4為2.4mA(由2＊ 0.2mA+2＊ 0.2mA+1＊ 0.8mA+1＊ 0.8mA計算而得)。換言之，本發明之驅動電路1A能夠節省(I_3-I_4)/I_3=40%的電流量。在其他實施例中，若驅動電壓與系統電壓具有2.5倍之倍壓關係，則可以節省48%的電流量。
請參照圖3，圖3係為本發明之驅動電路之另一實施例示意圖。如圖3所示，相對於驅動電路1A，驅動電路1B中之開關SW2A/SW2B具有不同的連接方式。需說明的是，驅動電路1B中之運算模組40A/40B可以關閉，並使用輸入端100A/100B連接於開關SW2A/SW2B以傳送電壓至驅動電壓模組20A/20B。在實際應用中，驅動電路1B可以不使用系統的電壓驅動運算模組，使得驅動電路1B可節省較多的功率，進而達到節省電量之功效。至於驅動電路1B之驅動方式，與驅動電路1A相同，在此不加以贅述。
請參照圖4，圖4係繪示本發明之驅動電路之另一實施例示意圖。如圖4所示，相對於驅動電路1A，驅動電路1C更具有輸出端10C/10D、驅動電壓模組20C/20D、訊號模組30C/30D、運算模組40C/40D、第一級閂鎖模組60C/60D、第二級閂鎖模組70C/70D、電壓轉換模組80C/80D、數位/類比轉換模組90C/90D、輸入端100C/100D、開關SW1C~SW6D以及其他電路模組(如圖中虛線所示)。需說明的是，在此實施例中，驅動電路1C具有數組電路模組，其中各組電路模組相鄰排列並運算該等數位訊號。在實際情況中，移位暫存模組50係依照同步控制訊號分別輸出該等數位訊號至第一級閂鎖模組60A~60D，其中該等數位訊號包 含高數位訊號及低數位訊號。此外，高數位訊號及低數位訊號經數位/類比轉換模組90A~90D轉換為高類比電壓及低類比電壓，其中高類比電壓大於驅動電壓，且低類比電壓小於驅動電壓。換言之，驅動電壓模組20A~20D所傳送之輸出電壓分別同時包含高類比電壓及低類比電壓，使得驅動電路1C可同時針對高類比電壓及低類比電控制相對應之開關，減少系統電壓的負荷，進而同時使用合適的省電機制。至於詳細的省電機制，與驅動電路1A相同，在此不加以贅述。具體而論，驅動電路1C不但具有數個通道(channel)，並於各通道運算不同大小的類比電壓，依照電壓大小切換對應開關以達到省電之功效。
本發明之另一具體實施例係為一種驅動方法，用於驅動一種驅動電路。舉例而言，該驅動方法可用於圖1中之驅動電路1A、圖3中之驅動電路1B或圖4中之驅動電路1C，但不以此為限。
請參照圖5，圖5係為本發明之驅動方法之流程圖。該驅動方法包含步驟101，接收類比電壓。可如圖1所示，輸入端100A接收類比電壓。此外，該方法執行步驟103，依據類比電壓與驅動電壓之大小決定輸出電壓之電壓值。可如圖1及圖2A所示，驅動電壓模組20A根據類比電壓與驅動電壓之相對大小決定輸出電壓之電壓值。如圖5所示，該方法包含步驟105，以至少一驅動電壓模組傳送輸出電壓至輸出端。可如圖1所示，驅動電壓模組20A傳送輸出電壓至輸出端10A。此外，步驟107包含，以系統電壓補償輸出端之電壓，使得輸出端之電壓與類比電壓相同。可如圖1及圖2B所示，正系統電壓AVDD補償輸出端10A之電壓，使得 輸出端10A之電壓與類比電壓相同。
此外，請參照圖6。圖6係為本發明之驅動方法之另一流程圖。相對於圖5之流程圖，該方法執行步驟103A，依據類比電壓與驅動電壓之大小決定輸出電壓之電壓值，其中當類比電壓大於驅動電壓時，輸出電壓之電壓值與驅動電壓之電壓值相同。可如圖2A所示，其中輸出電壓與驅動電壓具有相同的電壓值， 此外，本發明之另一具體實施例為一種儲存方法，用於節省驅動電路之功率。請參照圖7，圖7係為本發明之儲存方法之流程圖。如圖7所示，該儲存方法包含步驟201，接收類比電壓，其中類比電壓大於至少一驅動電壓模組之驅動電壓。可如圖2A所示，當類比電壓大於正驅動電壓VCI時，系統電壓AVDD將會驅動驅動電壓模組20A傳送輸出電壓至訊號模組30A，其中輸出電壓之電壓值與正驅動電壓VCI相同。換句話說，正驅動電壓VCI具有較低的耗電量，能夠達到省電之功效。
此外，該方法執行步驟203，轉換類比電壓時，以至少一驅動電壓模組儲存至少一訊號模組之殘餘電壓。可圖2A所示，當負電壓往零電位之方向進行轉換時，驅動電壓模組20B儲存訊號模組30B之殘餘電壓。
如圖7所示，步驟205包含，補償殘餘電壓並轉換為驅動電壓。可如圖2A所示，驅動電壓模組40A/40B補償殘餘電壓並轉換為驅動電壓。此外，若殘餘電壓為-3V，且驅動電路1A之驅動電壓為±3V，則驅動電壓模組40B無須補償殘餘電壓並轉換殘餘電壓為驅動電壓。然而，若殘餘電壓為 -2.5V，則驅動電壓模組40B補償殘餘電壓-0.5V的電壓並轉換為-3V的驅動電壓。
請參照圖8，圖8係為本發明之儲存方法之另一流程圖。相對於圖7之流程圖，圖8之儲存方法執行步驟203A，以至少一驅動電壓模組利用儲存單元儲存殘餘電壓。在實際應用中，儲存單元200用於儲存殘餘電壓，可以是電容或其他儲存裝置，並不以此為限。
相較於先前技術，根據本發明之驅動電路係使用驅動電路模組連接於輸出端，且根據類比電壓與驅動電壓之相對大小關係決定輸出電壓的電壓值。在實際情況中，由於驅動電壓模組係屬低耗電量元件，故能夠省電。此外，本發明於類比電壓進行轉換時，驅動電壓模組能夠儲存訊號模組之殘餘電壓，以達到回收電壓並省電之功效。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1A~1C‧‧‧驅動電路
10A~10D‧‧‧輸出端
20A~20D‧‧‧驅動電壓模組
30A~30D‧‧‧訊號模組
40A~40D‧‧‧運算模組
50‧‧‧移位暫存模組
60A~60D‧‧‧第一級閂鎖模組
70A~70D‧‧‧第二級閂鎖模組
80A~80D‧‧‧電壓轉換模組
90A~90D‧‧‧數位/類比轉換模組
100A~100D‧‧‧輸入端
200‧‧‧儲存單元
SW1A~SW6D‧‧‧開關
AVDD‧‧‧正系統電壓
NAVDD‧‧‧負系統電壓
VCI‧‧‧正驅動電壓
NVCI‧‧‧負驅動電壓
AGND‧‧‧類比零電位
圖1係繪示本發明之驅動電路之實施例示意圖；圖2A係為本發明之高類比電壓與開關之對應關係之示意圖；圖2B係為本發明之低類比電壓與開關之對應關係之示意圖；圖3係為本發明之驅動電路之另一實施例示意圖；圖4係繪示本發明之驅動電路之另一實施例示意圖；圖5係為本發明之驅動方法之流程圖；圖6係為本發明之驅動方法之另一流程圖；圖7係為本發明之儲存方法之流程圖；以及圖8係為本發明之儲存方法之另一流程圖。
1A‧‧‧驅動電路
10A、10B‧‧‧輸出端
20A、20B‧‧‧驅動電壓模組
30A、30B‧‧‧訊號模組
40A、40B‧‧‧運算模組
50‧‧‧移位暫存模組
60A、60B‧‧‧第一級閂鎖模組
70A、70B‧‧‧第二級閂鎖模組
80A、80B‧‧‧電壓轉換模組
90A、90B‧‧‧數位/類比轉換模組
100A、100B‧‧‧輸入端
200‧‧‧儲存單元
SW1A~SW6B‧‧‧開關
AVDD‧‧‧正系統電壓
NAVDD‧‧‧負系統電壓
AGND‧‧‧類比零電位

Claims (11)

  1. 一種驅動電路，包含：至少一輸出端；至少一驅動電壓模組，連接於相對應之該至少一輸出端並產生一驅動電壓，其中該驅動電壓模組依據一類比電壓與該驅動電壓之相對大小以決定一輸出電壓之電壓值並傳送該輸出電壓至該至少一輸出端，且該驅動電壓模組所傳送之該輸出電壓分別同時包含高類比電壓及低類比電壓；以及至少一訊號模組，連接於相對應之該至少一輸出端並根據該類比電壓輸出一類比資料，其中當該至少一訊號模組轉換該類比電壓，且該類比電壓大於該驅動電壓時，該至少一驅動電壓模組儲存該至少一訊號模組之一殘餘電壓。
  2. 如申請專利範圍第1項所述之驅動電路，進一步包含：至少一運算模組，其中每一個運算模組具有一輸入端，且該至少一輸出端相對於該至少一輸入端設置於該至少一運算模組，該類比電壓自該輸入端傳送至該至少一運算模組。
  3. 如申請專利範圍第1項所述之驅動電路，其中一系統電壓驅動該至少一驅動電壓模組傳送該輸出電壓至該輸出端，且該系統電壓補償該至少一輸出端之電壓，使得該至少一輸出端之電壓與該類比電壓相同。
  4. 如申請專利範圍第1項所述之驅動電路，其中該至少一驅動電 壓模組轉換該殘餘電壓為該驅動電壓。
  5. 如申請專利範圍第1項所述之驅動電路，其中該至少一訊號模組係以訊號線之形式設置於一面板，且相鄰之該至少一訊號模組接收之電壓極性係為相反。
  6. 如申請專利範圍第1項所述之驅動電路，其中該至少一驅動電壓模組包含：一儲存單元，儲存該殘餘電壓。
  7. 一種驅動方法，用於驅動一驅動電路，包含以下步驟：接收一類比電壓；依據該類比電壓與一驅動電壓之大小決定一輸出電壓之電壓值；以及以至少一驅動電壓模組傳送該輸出電壓至相對應之至少一輸出端，其中該驅動電壓模組所傳送之該輸出電壓分別同時包含高類比電壓及低類比電壓。
  8. 如申請專利範圍第7項所述之驅動方法，進一步包含：以一系統電壓補償該至少一輸出端之電壓，使得該至少一輸出端之電壓與該類比電壓相同。
  9. 如申請專利範圍第7項所述之驅動方法，其中當該類比電壓大於該驅動電壓時，該輸出電壓之電壓值與該驅動電壓之電壓值相同。
  10. 一種儲存方法，用於節省一驅動電路之功率，包含以下步驟：接收一類比電壓，該類比電壓大於至少一驅動電壓模組之一驅動電壓，其中一系統電壓驅動該至少一驅動電 壓模組傳送一輸出電壓至該驅動電路至少一輸出端，且該系統電壓補償該至少一輸出端之電壓，使得該至少一輸出端之電壓與該類比電壓相同；轉換該類比電壓時，以該至少一驅動電壓模組儲存至少一訊號模組之一殘餘電壓。
  11. 如申請專利範圍第10項所述之儲存方法，進一步包含：以該至少一驅動電壓模組利用一儲存單元儲存該殘餘電壓；以及補償該殘餘電壓並轉換為該驅動電壓。
TW101120729A 2012-06-08 2012-06-08 驅動電路、驅動方法及儲存方法 TWI459342B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101120729A TWI459342B (zh) 2012-06-08 2012-06-08 驅動電路、驅動方法及儲存方法
CN201210247840.9A CN103489389A (zh) 2012-06-08 2012-07-17 驱动电路、驱动方法及储存方法
US13/741,123 US9197204B2 (en) 2012-06-08 2013-01-14 Driving circuit, driving method, and storing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101120729A TWI459342B (zh) 2012-06-08 2012-06-08 驅動電路、驅動方法及儲存方法

Publications (2)

Publication Number Publication Date
TW201351369A TW201351369A (zh) 2013-12-16
TWI459342B true TWI459342B (zh) 2014-11-01

Family

ID=49714779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120729A TWI459342B (zh) 2012-06-08 2012-06-08 驅動電路、驅動方法及儲存方法

Country Status (3)

Country Link
US (1) US9197204B2 (zh)
CN (1) CN103489389A (zh)
TW (1) TWI459342B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090066378A1 (en) * 2007-09-06 2009-03-12 Himax Technologies Limited Source driver and method for restraining noise thereof
US20100141639A1 (en) * 2008-12-05 2010-06-10 Jong Hak Baek Source Driver and Display Device Having the Same
TW201108194A (en) * 2009-08-28 2011-03-01 Himax Tech Ltd Source driver and compensation method for offset voltage of output buffer thereof
US20120007849A1 (en) * 2010-07-07 2012-01-12 Himax Display, Inc. Display, pixel circuitry and operating method of pixel circuitry

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
US6469684B1 (en) * 1999-09-13 2002-10-22 Hewlett-Packard Company Cole sequence inversion circuitry for active matrix device
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP4401090B2 (ja) * 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
US7403200B2 (en) * 2003-05-30 2008-07-22 International Rectifier Corporation Current sensing bi-directional switch and plasma display driver circuit
JP2006039337A (ja) * 2004-07-29 2006-02-09 Nec Electronics Corp 液晶表示装置及びその駆動回路
TWI267820B (en) * 2004-12-07 2006-12-01 Novatek Microelectronics Corp Source driver and panel displaying device
US20060227080A1 (en) * 2005-04-07 2006-10-12 Cheermore Huang Charge-recycling circuit of display device
WO2007015348A1 (ja) * 2005-08-04 2007-02-08 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
US7839397B2 (en) * 2007-02-08 2010-11-23 Panasonic Corporation Display driver and display panel module
TWI367473B (en) * 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
US8207929B2 (en) * 2008-12-29 2012-06-26 Himax Technologies Limited Source driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090066378A1 (en) * 2007-09-06 2009-03-12 Himax Technologies Limited Source driver and method for restraining noise thereof
US20100141639A1 (en) * 2008-12-05 2010-06-10 Jong Hak Baek Source Driver and Display Device Having the Same
TW201108194A (en) * 2009-08-28 2011-03-01 Himax Tech Ltd Source driver and compensation method for offset voltage of output buffer thereof
US20120007849A1 (en) * 2010-07-07 2012-01-12 Himax Display, Inc. Display, pixel circuitry and operating method of pixel circuitry

Also Published As

Publication number Publication date
TW201351369A (zh) 2013-12-16
CN103489389A (zh) 2014-01-01
US20130328595A1 (en) 2013-12-12
US9197204B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
US20090278865A1 (en) Source driver and display device including the same
TWI459358B (zh) 液晶顯示器、液晶顯示器驅動電路及其驅動方法
US7880530B2 (en) Power supply circuit, display driver, electro-optical device, and electronic instrument
US7158065B2 (en) Signal driving circuits
CN101465108B (zh) 液晶显示装置及其驱动方法
US7286071B1 (en) System for displaying images
US7224338B2 (en) Signal processing circuit and liquid crystal display device using the same
US8462181B2 (en) Driving method and display device capable of enhancing image brightness and reducing image distortion
CN106920520B (zh) Gamma校正电路、显示驱动芯片和显示装置
US9013392B2 (en) Gamma-voltage generator
CN102810302B (zh) 驱动电路及其运作方法
CN101976542B (zh) 像素驱动电路
US10803811B2 (en) Display apparatus, driver for driving display panel and source driving signal generation method
JP2009044675A5 (zh)
TWI459342B (zh) 驅動電路、驅動方法及儲存方法
US20090284512A1 (en) Compact layout structure for decoder with pre-decoding and source driving circuit using the same
CN214624392U (zh) Oled栅极驱动电路、显示面板驱动装置和显示装置
TWI395191B (zh) 液晶顯示裝置及其驅動方法
TWI436323B (zh) 具有電子元件共用結構之畫素驅動器
CN100530340C (zh) 液晶显示器
KR20100103326A (ko) 구동 커패시터를 사용하여 표시 패널을 구동하는 회로
CN116486741B (zh) 一种oled屏幕显示驱动电路
CN114267299B (zh) 一种显示装置及驱动方法
US20240144854A1 (en) Power management device for driving display panel