CN103457463A - 用于开关电路器件的结构和方法 - Google Patents

用于开关电路器件的结构和方法 Download PDF

Info

Publication number
CN103457463A
CN103457463A CN2012104776012A CN201210477601A CN103457463A CN 103457463 A CN103457463 A CN 103457463A CN 2012104776012 A CN2012104776012 A CN 2012104776012A CN 201210477601 A CN201210477601 A CN 201210477601A CN 103457463 A CN103457463 A CN 103457463A
Authority
CN
China
Prior art keywords
voltage
switching device
rated value
output voltage
hot carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104776012A
Other languages
English (en)
Other versions
CN103457463B (zh
Inventor
亚历克斯·卡尔尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103457463A publication Critical patent/CN103457463A/zh
Application granted granted Critical
Publication of CN103457463B publication Critical patent/CN103457463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种用于接收电源电压和生成输出电压的开关电压变换器。电压变换器包括开关控制器和通信耦合至开关控制器的开关器件。开关控制器通过控制开关器件的占空比调节输出电压。确定开关器件的尺寸，使得开关器件的特征在于漏极-源极击穿电压大于或者基本等于电源电压和输出电压；并且进一步的特征在于，热载流子注入额定值小于电源电压或者输出电压。在又一些实施例中，确定开关器件的尺寸，使得开关器件的特征在于漏极-源极击穿电压大于或者基本等于峰值工作电压并且进一步的特征在于，热载流子注入额定值小于峰值工作电压。本发明还提供了用于开关电路器件的结构和方法。

Description

用于开关电路器件的结构和方法
优先权数据
本申请要求于2012年6月1日提交的序列号为61/654,286的美国临时申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体电路及其制造方法。
背景技术
半导体集成电路(IC)产业已经历快速增长。在IC发展的过程中，在几何尺寸(即，可以使用制造工艺生产的最小部件(或者线路))减小的同时，功能密度(即，单位芯片面积上的互连器件的数目)通常增加。这种按比例减小工艺通常通过提高生产效率和降低相关成本提供优势。然而，这种按比例减小工艺也通常伴有增加设计和制造结合这些IC的器件的复杂性，并且对于要实现的这些进步，需要器件设计的类似发展。
一类IC器件包括例如DC/DC电压变换器的开关电路器件。这类器件的进一步改进的特征在于已经证明很难实现。尤其对于电压变换器，部件必须承受相当大的电压的要求已经阻碍了按比例缩放IC部件的能力。必须考虑诸如热载流子劣化和它们对器件性能和寿命的影响的现实。因此，尽管现有的功率转换器件通常足以实现其预期目的，但是现有的功率变换器件不能在每个方面完全满足要求。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于接收电源电压并生成输出电压的半导体电路，所述电路包括：开关控制器；以及开关器件，与所述开关控制器通信耦合，所述开关控制器控制所述开关器件的占空比；其中，所述开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述电源电压和所述输出电压；并且所述开关器件进一步的特征在于，热载流子注入额定值小于所述电源电压或者所述输出电压。
在该半导体电路中，所述热载流子注入额定值为标称工作区域额定值。
在该半导体电路中，所述热载流子注入额定值为DC 0.2年安全工作区域额定值。
在该半导体电路中，所述开关器件是第一开关器件；所述半导体电路进一步包括与所述开关控制器通信耦合的第二开关器件，所述开关控制器进一步控制所述第二开关器件的占空比；所述第一开关器件和所述第二开关器件为互补器件对；所述第二开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述电源电压和所述输出电压；并且所述第二开关器件进一步的特征在于，热载流子注入额定值小于所述电源电压或者所述输出电压。
在该半导体电路中，所述半导体电路被配置为降压变换器，其中，所述输出电压小于所述电源电压。
在该半导体电路中，所述半导体电路被配置为升压变换器，其中，所述输出电压大于所述电源电压。
在该半导体电路中，所述开关器件为横向扩散金属氧化物半导体(LDMOS)器件；并且所述开关器件的漂移区域长度确定所述击穿电压和所述热载流子注入额定值。
在该半导体电路中，所述开关器件为场效应晶体管(FET)器件；并且所述开关器件的沟道区域长度确定所述击穿电压和所述热载流子注入额定值。
根据本发明的又一方面，提供了一种接收输入电压并生成输出电压的电路器件，所述电路器件包括：开关控制器；以及开关器件，与所述开关控制器通信耦合，所述开关控制器控制所述开关器件的占空比以生成所述输出电压；其中，所述开关器件被配置成接收峰值漏极-源极工作电压；所述开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述峰值工作电压；并且所述开关器件进一步的特征在于，热载流子注入额定值小于所述峰值工作电压。
在该半导体电路中，所述热载流子注入额定值为标称工作区域额定值。
在该半导体电路中，所述热载流子注入额定值为DC 0.2年安全工作区域额定值。
该电路器件进一步包括：开关电压变换器，所述开关电压变换器包括所述开关器件和所述开关控制器。
在该半导体电路中，所述开关器件为横向扩散金属氧化物半导体(LDMOS)器件，并且所述开关器件的漂移区长度确定所述击穿电压和所述热载流子注入额定值。
在该半导体电路中，所述开关器件的所述漂移区长度小于可比较开关器件的漂移区长度，所述可比较开关器件的特征在于：漏极-源极击穿电压基本等于所述开关器件的击穿电压，以及热载流子注入额定值大于所述峰值工作电压。
在该半导体电路中，所述开关器件为场效应晶体管(FET)器件，并且所述开关器件的沟道区域长度确定所述击穿电压和所述热载流子注入额定值。
在该半导体电路中，所述开关器件的沟道区域长度小于可比较开关器件的沟道区域长度，所述可比较开关器件的特征在于：漏极-源极击穿电压基本等于所述开关器件的击穿电压；以及热载流子注入额定值大于所述峰值工作电压。
根据本发明的又一方面，提供了一种设计电压变换器的方法，所述方法包括：确定由所述电压变换器接收的输入电压；确定由所述电压变换器生成的输出电压；表征所述电压变换器的典型负载；以及选择用于所述电压变换器的开关器件，所述开关器件具有大于或者基本等于所述输入电压和所述输出电压的漏极-源极击穿电压以及小于所述输入电压或所述输出电压的热载流子注入额定值。
在该方法中，所述开关器件是第一开关器件；所述方法进一步包括选择具有大于或者基本等于所述输入电压和所述输出电压的漏极-源极击穿电压以及小于所述输入电压或者所述输出电压的热载流子注入额定值的第二开关器件；其中，所述第一开关器件和第二开关器件是互补器件对。
所述方法进一步包括确定用于所述开关器件的峰值工作电压，并且所选择的开关器件进一步具有大于或者基本等于所述峰值工作电压的漏极-源极击穿电压和小于所述峰值工作电压的热载流子注入额定值。
在该方法中，所述热载流子注入额定值为DC 0.2年安全工作区域额定值。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标称实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各个方面的电压变换器的示意图。
图2是根据本发明的各个方面的示例性场效应晶体管的工作电压和安全工作区域的曲线图。
图3是根据本发明的各个方面的用于开关DC/DC降压变换器中示例性高电平端器件(high-side device)和低电平端器件(low-side device)的测量的工作范围的曲线图。
图4是根据本发明的各个方面的LDMOS器件的截面图。
图5是根据本发明的各个方面的MOSFET器件的截面图。
图6是根据本发明的各个方面的降压变换器的示意图。
图7是根据本发明的各个方面的单开关降压变换器的示意图。
图8是根据本发明的各个方面的DC/DC变换器电路的示意图。
图9是根据本发明的各个方面的单开关DC/DC变换器电路的示意图。
图10是根据本发明的各个方面的设计电压变换器的方法流程图。
具体实施方式
应该理解，以下发明提供了用于实现各个实施例的不同部件的多个不同的实施例或实例。以下将描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在进行限定。例如，以下描述中的第一部件形成在第二部件上或者上方可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且还可以包括附加部件可以形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各种实例中重复参考标号和/或字母。这种重复是为了简化和清楚，而且其本身并没有规定所述的各种实施例和/或结构之间的关系。
图1是根据本发明的各个方面的电压变换器100的示意图。在不同实施例中，电压变换器100可以称为降压变换器或者DC/DC降压变换器并且包括：开关控制器102、栅极驱动器104和106、高电平端器件108、低电平端器件110，电感器112、电容器114以及建模为电阻器116的负载。在一些实施例中，电压变换器100进一步包括反馈监控器118。
电压变换器100运转以将电源电压Vin转换成较低的输出电压Vout。电源电压的范围是预期的并且在任何一个实施例中，电源电压可以随时间改变。在一个由锂离子电池提供Vin的示例性实施例中，最大Vin是4.2V。在另一个由处理器电源轨提供Vin的实施例中，Vin大约为1V。在又一个实施例中，Vin为14V。可以理解提供这些实施例仅作为实例。开关控制器通过控制电压变换器100的占空比(duty cycle)相对于电源电压Vin控制输出电压Vout。在高电平处，开关控制器102通过在接通模式和关断模式之间交替来在电感器102充电和电感器102放电之间进行循环。在接通模式中，栅极驱动器104启动高电平端器件108。在各个实施例中，高电平端器件108包括n型或者p型横向扩散金属氧化物半导体(LDMOS)器件、功率MOSFET(例如，垂直扩散MOS(VDMOS)器件)、传统MOSFET器件和/或其他晶体管。在一些实施例中，高电平端器件108还包括集成式体二极管和/或分离式二极管(例如，肖特基二极管)。当启动高电平端器件108时，流经高电平端器件108的电流对电感器102进行充电。
在关断模式中，高电平端器件108停用并且栅极驱动器106启动低电平端器件110。类似于高电平端器件108，低电平端器件110可以包括诸如LDMOS和/或规则MOS器件的晶体管，并且还可以包括二极管，例如，集成式体二极管或者分离式二极管(例如，肖特基二极管)。在关断模式中，电感器112释放存储的能量以保持电阻负载两端的恒定Vout。由于布置和工作的对称性，高电平端器件108和低电平端器件110可称为互补开关器件对。
通过改变两个模式的占空比，开关控制器102控制电压Vout。在一个实施例中，这使用包含在开关控制器102中的脉宽调制(PWM)控制器120来达到改变两个模式的占空比的目的。脉宽调制控制器120可以以交替方式启动栅极驱动器104和栅极驱动器106以控制占空比。在一些实施例中，开关控制器102保持占空比中的防护频带以防止高电平端器件108和低电平端器件110同时有效。称为交叉导通的这种状态允许电流从Vin流入地线，其中非常小的阻抗导致非常显著的能量损耗。为了对此进行补偿，在启动器件108和110中的任何一个之前，切换方案可以确保器件108和110都无效。这种失效时间影响占空比并且会阻止最佳性能。
为了对电压变换器100的行为进行精确建模，可以以两种不同的工作模式(连续和不连续)分析电源电压。在连续模式中，被定义为存储在电感器中的能量没有完全被消耗的占空比，电压变换器的理想行为可以被建模为：
Vout＝D×Vin
其中，D是占空比(接通模式的时间除以循环周期)。在不连续模式中，在关断模式周期结束之前，电感器中的能量被完全消耗。连续模式中的电压变换器的理想行为可以被建模为：
V out = V in × 2 1 + 1 + 8 L ( R out T C )
其中L是电感器112的感应系数，Rout是输出负载阻抗，并且Tc是循环周期。
这些公式假设电压变换器100的部件的理想效率。然而，电压变换器100的部件的非理想行为以及负载的行为可能导致Vout改变。一个相关因素是高电平端器件108的压降和相关功耗以及低电平端器件110的压降和相关功耗。这经常被建模为器件电阻RDSON(当器件启动或者导通时，其为漏极-源极电阻)。为了适应这些事实和其他情况，电压变换器100可以包括反馈监控器118，监控器118监控Vout并且根据实际行为调节占空比。
在工作期间，高电平端器件108和低高电平端器件110承受工作漏极-源极电压Vds，漏极-源极电压Vds可以在大于Vin和Vout中的较大者的电压处出现峰值。在设计电路(例如，电压变换器100)中，某些部件设计规则用于确保器件的安全和可靠工作。例如，器件(例如，高电平端器件108或者低电平端器件110)的特征在于击穿电压。在一些实施例中，这些器件被配置成具有小于峰值工作电压Vds的击穿电压(例如，稳态漏极-源极击穿电压BVdss)。在设计规则的另一个实例中，可以要求部件在给定电压处具有特定的热载流子注入(HCI)额定值(hot-carrier injection(HCI)rating)。热载流子注入是指电子或者空穴具有穿过材料边界的足够动能的条件。例如，热载流子可以从器件沟道传递到器件栅极。这会影响器件阀值电压并且会引起线性区域电流、饱和电流劣化、泄露电流和/或栅极电流。其还会导致绝缘材料的击穿和器件行为的相关变化。累积损伤被称为热载流子劣化，并且随着时间推移这种累积损伤会导致器件故障。由于较小器件尺寸通常更易受热载流子注入的影响，所以提高器件的工作寿命的一个策略是要求针对给定的工作电压确定特定器件的尺寸。
图2是根据本发明的各个方面用于示例性场效应晶体管的工作电压和安全工作区域的曲线图200。示例性器件是电压额定值为40V的LDMOS器件。在一些工作条件下绘制器件的安全工作区域(SOA)。生成的曲线表示预期寿命。例如，10年安全工作区域(标示为：DC 10yrs)202指示可以期望示例性器件维持在该范围内连续工作至少10年。0.2年安全工作区域(DC 0.2yrs)204指示可以期望在该范围内连续工作的器件维持至少0.2年。在一些实施例中，该额定值(rating)大致对应于交流应用中的10年安全工作区域。为了延长器件的使用寿命，标称工作区域(NOA)206可以指定提供附加的保护频带防止诸如热载流子劣化的故障。在一些设计环境中，需要设计师在所有应用中都使用在每个器件的NOA内工作的适应HCI的器件。
图3是根据本发明的各个方面的用于测量开关DC/DC降压变换器中的示例性高电平端器件108和低电平端器件110的工作范围的曲线图300。电压变换器基本类似于图1的电压变换器100，并且在示例性的40V的Vin下工作。参照图3，由类似于图2的安全工作区域覆盖工作范围。曲线302指示低电平端器件110的工作行为。如从曲线302中可以看出，在所示的实施例中，在工作期间，低电平端器件的工作电压Vds不超过10年安全工作区域202。曲线304指示高电平端器件108的工作行为。尽管高电平端器件的Vds偶尔接近0.2年安全工作区域204，但是用于仅占空比的小部分的高电平端器件的Vds的确如此。基于在图3中所绘制的行为，在所示的实施例中，不使用适应HCI的器件就可能实现足够的器件寿命。如下面说明的，在一些实施例中，通过替换具有低于峰值工作电压的HCI额定值的晶体管器件来实现最佳性能。
图4是根据本发明各个方面的LDMOS器件400的截面图。尽管所示的LDMOS器件400是n型器件，但是下面的概念相等地应用于p型器件并且本发明绝不限于n型或者p型器件。LDMOS器件400包括衬底402，衬底402可以包括元素半导体(例如，硅或者锗)和/或化合物半导体(例如，硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟)。其他示例性衬底402包括合金半导体，例如，碳化硅锗、砷磷化镓和磷化铟镓。衬底402可以具有限定在其内的一层或者多层。在一些实施例中，衬底层包括外延层。在一个这样的实施例中，衬底包括位于块状半导体上方的外延层。其他层次的衬底包括绝缘体上半导体(SOI)衬底。在一个这样的SOI衬底中，衬底402包括由诸如注氧隔离(SIMOX)工艺形成的掩埋氧化物(BOX)层。
形成在衬底402中和衬底402上的各种部件结合起来以形成LDMOS器件400。例如，衬底402可以根据本领域已知的设计要求包括各种掺杂区域(例如，p型阱或者n型阱)。在本实施例中，衬底402包括被配置成形成n-沟道LDMOS器件400的器件区域404中的各种掺杂区域。掺杂区域掺杂有p型掺杂剂(例如，硼或者BF2)和/或n型掺杂剂(例如，磷或者砷)。可以在衬底402上以P阱结构、N阱结构、双阱结构或者使用凸起结构直接形成掺杂区域。在本实施例中，衬底402包括n阱区域406。n阱区域406是用作LDMOS器件400的漂移区(n漂移)的深n阱区域。n阱区域406可以包括位于n阱区域406和p掺杂衬底402之间的界面处并且位于LDMOS器件400的漏极区下方的p型隐埋层(PBL)。也可以在紧邻器件漏极的n阱区域406内形成介电部件410(例如，氧化物部件)。
LDMOS器件400包括设置在衬底402上方的栅极结构。在本实施例中，栅极结构包括栅极介电层412和设置在栅极介电层412上的栅电极414。在各个实施例中，栅极结构包括诸如界面层和栅极间隔件的其他元件。在实施例中，栅极介电层412包括通过热氧化、化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、其他合适的工艺或者它们的组合形成的二氧化硅层。在实施例中，栅极介电层412包括高k介电材料、氮氧化硅、氮化硅、其他合适的介电材料和/或它们的组合。示例性高k介电材料包括HfO2、HfSiO、HfSiON、HtTaO、HfTiO、HfZrO、其他合适的高k介电材料和/或它们的组合。在一些实施例中，栅极介电层412具有多层结构，例如，二氧化硅层和形成在该二氧化硅层上的高k介电材料层。
栅电极414设置在栅极介电层412上方，并且栅电极414可以包括多晶的硅(多晶硅)材料。可选地，栅电极414可以包括金属，例如，Al、Cu、W、Ti、Ta、TiN、TaN、NiSi、CoSi、其他合适的导电材料或者它们的组合。在各个实施例中，通过CVD、PVD、电镀和/或其他合适的工艺形成栅电极414。在具有多层栅电极414的一些实施例中，通过多步骤工艺形成栅电极414。
衬底还可以包含紧邻器件的源极侧形成的并且横向介于栅极结构(栅极介电层412和栅电极414)和隔离结构418之间的p型基底(也称为p型体)区域416。P型基底区域416可以包括通过离子注入工艺注入的诸如硼的p型掺杂剂。在这种工艺的实例中，包含倾斜角注入的离子注入方法用于形成p型基底区域416，使得p型基底区域416部分延伸到栅电极414下方。为了优化沟道长度，可以修改离子注入的倾斜角。
可以通过源极区420、紧邻源极区420的体接触区422，和漏极区424限定LDMOS器件400。在所示的实施例中，源极区420和体接触区422形成在p型基极区域416中，并且漏极区424形成在设置在介电部件和隔离结构418之间的n阱区406中。在本实施例中，源极区420和漏极区424掺杂有诸如磷或砷的n型杂质(N+)，使得LDMOS器件400被配置为n-沟道LDMOS器件。源极区和漏极区可以具有不同的结构，例如，凸起的、凹陷的和/或应变部件。体接触区422掺杂有诸如硼的p型杂质(P+)。
在本实施例中，隔离结构418限定并且电隔离衬底402的不同器件(或者有源)区域，例如，器件区域404。隔离区418可以由介电材料(例如，氧化物或者氮化物隔离材料)形成。隔离结构418可以包括浅沟槽隔离(STI)部件、场氧化物(FOX)部件、深沟槽隔离(DTI)部件或者局部硅氧化(LOCOS)部件或者它们的组合。不同的实施例可以包含不同的元件，并且没有特定元件是任何实施例都需要具备的。
LODMOS器件400可以被配置成具有期望的运行特性，例如，给定的热载流子注入额定值或者给定的击穿电压。例如，在一些LDMOS器件中，热载流子劣化的恢复能力可以由漂移区(由箭头426指示)的长度确定并且通过修改漂移区的长度来调节热载流子劣化的恢复能力。在一些LDMOS器件中，HCI额定值可以由一个或者多个掺杂区(包括源极区420、漏极区424、n阱区406、p型基极区416和/或体接触区422)的掺杂浓度确定并且可以通过修改一个或者多个掺杂区的掺杂浓度来调节该HCI额定值。在一些LDMOS器件中，HCI额定值可以由栅极介电层412的厚度确定并且可以通过修改栅极介电层412的厚度调节HCI额定值。在另一个实例中，在一些LDMOS器件中，击穿电压(例如，漏极-源极击穿电压BVdss)可以漂移区426的长度确定并且通过修改漂移区426的长度来调节击穿电压。本领域技术人员已知进一步的设计修改。
如上所述，在一些实施例中，不需要LDMOS器件400在峰值Vds处适应HCI。从而，在一些这样的实施例中，LDMOS的特性相对于适应HCI的器件较为宽松。具体地，可以减小漂移区长度(由箭头426指示)。在一些实施例中，在减小低于阀值的HCI额定值的同时，为了维持高于阀值的器件的击穿电压，确定特性。
这种结构传达几种优点。例如，减小漂移区的长度可以减小LDMOS400的整体尺寸，从而导致更小的器件占位面积和更好的器件间距。减小漂移区长度还可以减小处于运行模式下的器件电阻RDSON。RDSON对应于能量损耗。因此，例如，减小电压变换器100中高电平端器件108的漂移区长度可以提高电压变换器效率。在一些实施例中，减小漂移区长度降低了LDMOS器件400的RDSON和栅极电容CG。由于晶体管需要更多的转换能量并且可以显示为增加的过渡时间，所以栅极电容导致低效率。在一些实施例中，电压变换器通过降低交叉导通保护频带来补偿改善性能。这提高了效率并且可以允许变换器在更高占空比和/或更高频率下工作。在一个这样的实施例中，这允许使用更低的电源电压Vin。在另一个这样的实施例中，这允许使用更小的电感器112和/或电容器114部件。在又一个这样的实施例中，这允许使用更低电源电压Vin、更小电感器112和更小电容器114。
图5是根据本发明的各个方面的MOSFET器件500的截面图。MOSFET包括衬底502。类似于图4的衬底402，该衬底可以为晶圆、半导体衬底、或者在其上进行处理以制造材料层、图案部件和/或集成电路的任何基底材料。在本实例中，衬底502为体硅衬底。可选地，衬底502可以包括元素半导体(包括硅晶体或者锗晶体)；化合物半导体(包括硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)；合金半导体(包括SiGe、GaAsP、AlInAs、A1GaAs、GaInAs、GaInP和/或GaInAsP)；或者它们的组合。合金半导体衬底502可以具有梯度SiGe部件，其中，Si和Ge组成成分从梯度SiGe部件的一个位置的比率变化到另一位置的比率。可以在硅衬底上方形成合金SiGe。在一些实施例中，衬底502包括不止一层。这些层的实例包括绝缘体上半导体(SOI)的绝缘层、掺杂外延层、多层化合物半导体结构和/或非半导体材料，例如，用于光掩模(掩模)的玻璃、熔融石英或者氟化钙。
在所示的实施例中，包括MOSFET 500的那些的器件部件形成在衬底502上。这些部件可以包括掺杂区域(例如，p型阱或者n型阱)并且可以以P阱结构、N阱结构、双阱结构或者使用凸起结构直接形成在衬底上。半导体衬底可以进一步包括各种有源极区，例如，配置为N型金属氧化物半导体晶体管器件(称为NMOS)的区域和配置为P型金属氧化物半导体晶体管器件(称为PMOS)的区域。有源区的实例包括MOSFET 500的源极区和漏极区504。源极区和漏极区504可以掺杂有p型掺杂剂(P+)(例如，硼或者BF2)和/或n型掺杂剂(N+)(例如，磷或者砷)。在一些实施例中，通过包括晕环注入、蚀刻、离子注入、外延和/或退火步骤的工艺来形成源极区/漏极区。应该理解，可以通过传统FET技术加工的工艺来形成MOSFET 500，因此，本文中没有详细描述一些工艺。
在多个实施例中，MOSFET 500包括可以形成在衬底502上的栅叠层506。在先栅工艺中，栅叠层506可以为全部功能栅极或者部分功能栅极。相反，在后栅工艺中，栅叠层506可以为伪栅极。示例性栅叠层506包括界面层、栅极介电层、栅电极层以及硬掩模层。示例性界面层包括二氧化硅(例如，热氧化物或者化学氧化物)和/或氮氧化硅(SiON)并且可以通过任何合适的工艺形成为具有任何合适的厚度。栅极介电层可以包括介电材料，例如，二氧化硅、氮化硅、氮氧化硅、高k介电材料、其他合适的介电材料和/或它们的组合。高k介电材料的实例包括：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、氧化铪、氧化铪-氧化铝(HfO2-A12O3)合金、其他合适的高k介电材料和/或它们的组合。不论命名惯例怎样，MOSFET 500包括具有多晶硅栅电极和金属栅电极的实施例。因此，栅电极层可以包括任何合适的材料，例如，多晶硅、铝、铜、钛、钽、钨、钼、氮化钽、镍硅化物、钴硅化物、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适的材料和/或它们的组合。硬掩模的合适材料包括：诸如硅、二氧化碳、氮化硅、SiON、SiC、SiOC、旋涂玻璃(SOG)、低k薄膜，正硅酸乙酯(TEOS)、离子增强型CVD氧化物(PE-氧化物)、高纵横比工艺(HARP)形成的氧化物和/或其他合适的材料。通过任何合适的工艺或者一些工艺形成栅叠层506。例如，可以通过包括沉积、光刻图案化和蚀刻工艺的步骤形成栅叠层506。在一些实施例中，在栅叠层506的一个或者多个侧面上顺序形成间隔件508。
源极区/漏极区504、间隔件508和/或栅叠层506限定沟道区域(由箭头510指示)。沟道区域510长度是可以影响MOSFET 500工作特性的一个因素。例如，在一些MOSFET器件中，热载流子劣化的恢复能力可以由沟道区域510的长度确定并且可以通过修改沟道区域510的长度进行调节。在一些MOSFET器件中，HCI额定值可以通过包括源极区/漏极区504的一个或者多个掺杂区的掺杂浓度确定并且可以通过修改源极区/漏极区504的一个或者多个掺杂区的掺杂浓度进行调节。在一些MOSFET器件中，HCI额定值可以通过包括在栅叠层506中的栅极介电层的厚度确定和通过修改包括在栅叠层506中的栅极介电层的厚度进行调节。在另一个实例中，在一些MOSFET器件中，击穿电压(例如，源极-漏极击穿电压BVdss)可以通过沟道区域510的长度确定和通过修改沟道区域510的长度进行调节。进一步的设计修改是本领域技术人员公知的。
图6是根据本发明的各个方面的降压变换器600的示意图。在很多方面，降压变换器600基本类似于图1的电压变换器100。在各个实施例中，降压变换器600包括：开关控制器102、栅极驱动器104和106、电感器112、电容器114、建模为电阻器116的负载、反馈监控器118和/或脉宽调制控制器120。这些基本类似于结合图1描述的相应元件。
在所示实施例中，降压变换器600还包括高电平端器件602和低电平端器件604。可以根据上述原理配置高电平端器件602和/或低电平端器件504。例如，在Vin是26.4V的一些实施例中，降压变换器600包含具有小于26.4V的HCI额定值的高电平端器件602。所关注的特定HCI额定值可以为标称工作区域，HCI 10年安全工作区域，HCI 0.2年安全工作区域，和/或其他合适的HCI额定值。为了防止击穿行为，这些实施例中的任何一个实施例的高电平端器件502可以被配置成具有大于26.4V的击穿电压(例如，BVdss)。为了获得这些工作性能，在一些示例性实施例中，LDMOS高电平端器件602的特征在于漂移区长度短于具有等于或者超过26.4V的HCI额定值的参考LDMOS器件。在另一些示例性实施例中，降压变换器600包括LDMOS高电平端器件602，其中，与具有Vin或者大于Vin的HCI额定值的基准LDMOS器件相比较，LDMOS高电平端器件602的特征在于具有更短的漂移区长度但是基本相等的击穿电压。在一个实例中，通过将器件间距减小11.6％，LDMOS高电平端器件602的HCI额定值减小了35％。这具有减小漂移区长度的效果并且造成电阻Ron减小25％而不影响击穿电压BVdss。
类似的原理可以应用于低电平端器件604。在Vin是26.4V的一些实施例中，降压变换器600包括具有小于26.4V的HCI额定值(例如，标称工作区域或者安全工作区域)的低电平端器件604。在一个这样的实施例中，LDMOS低电平端器件604的特征在于漂移区长度短于具有26.4V的HCI额定值的基准LDMOS器件的漂移区长度。在另一个实施例中，降压变换器600包括LDMOS低电平端器件604，与具有26.4V的HCI额定值的基准LDMOS器件相比较，LDMOS低电平端器件604的特征在于具有更短的漂移区域长度但是具有基本相等的击穿电压。
在另一些实施例中，例如，用于锂离子器件的这些器件的高电平端器件602和/或低电平端器件604包括具有小于Vin的HCI额定值的MOSFET器件。MOSFET器件的进一步的特征在于具有大于或者等于Vin的击穿电压表征。在规则MOSFET器件中，调节用于适应HCI的栅极长度。因此，与具有Vin或者大于Vin的NOA额定值的器件相比较，MOSFET器件(例如，高电平端602和/或低电平端器件604)具有减小的栅极长度并且因而具有成比例的较低的Ron和Cg。不管栅极长度减小多少，MOSFET器件可以保持基本类似于基准器件的击穿电压。在一个实施例中，MOSFET器件长度减小16.7％。与基准长度相比较，这具有根据应用将电阻Ron减小12-25％的效果，而基本不改变击穿电压。
在另一些实施例中，代替使用Vin或者Vout作为基准电压，确定峰值工作电压Vds。峰值工作电压Vds可以达到或者超过Vin和/或Vout。可以一起或者单独确定用于高电平端器件602和/或低电平端器件604的峰值Vds。在一些这样的实施例中，器件或者一些器件可以被配置成具有小于峰值工作电压Vds的HCI额定值。相同的器件可以进一步被配置成具有大于峰值工作电压Vds的击穿电压(例如，BVdss)。
可以理解，降压变换器600仅是本发明的一种应用。图7是根据本发明的各个方面的单个开关降压变换器700的示意图。在很多方面，变换器700基本类似于有关图6公开的降压变换器600。在多个实施例中，降压变换器700包括开关控制器102、栅极驱动器104、电感器112、电容器114、被建模为电阻器116的负载、反馈监控器118、脉宽调制控制器120和/或高电平端器件602。这些器件为基本类似于有关图6所述的相应元件。
低电平端二极管702代替变换器600的低电平端器件604。单开关降压变换器700的设计和操作基本类似于有关图1和6所公开的那些设计和操作。例如，在接通模式中，栅极驱动器104启动高电平端器件602。在多个实施例中，高电平端器件108包括n型或者p型横向扩散金属氧化物半导体(LDMOS)器件、诸如垂直扩散MOS(VDMOS)器件的功率MOSFET、传统MOSFET器件和/或其他晶体管。当启动时，流经高电平端器件108的电流对电感器112充电。在关断模式中，高电平端器件108停用并且电流流经二极管702。在关断模式，电感器112将存储的能量释放以维持电阻负载两端的恒定Vout。在这种结构中，可以根据上文公开的原理配置高电平端器件602并且确定高电平端器件602的尺寸。
图8是根据本发明的各个方面的DC/DC变换器电路800的示意图。变换器电路800可以称为升压电路并且在多个实施例中，变换器电路800包含开关控制器802、栅极驱动器804和806、电感器808、电容器810、反馈监控器812和被建模为电阻器814的负载。这些器件基本类似于有关图1所述的相应元件。然而，所述结构导致变换器电路800的不同行为。
变换器电路800将电源电压Vin逐步增加到较大的输出电压Vout。为了将电源电压逐步增加，变换器电路800通过接通模式和关断模式之间的循环对电感器808进行充电和放电。在接通模式下，栅极驱动器804启动充电器件816。当启动时，流经充电器件816的电流对电感器808进行充电。充电器件816可以包括晶体管，例如，LDMOS、功率MOSFET和/或规则FET器件。充电器件816还可以包括集成式体二极管或者分离式二极管(例如，肖特基二极管)。在关断模式下，栅极驱动器806启动放电器件818。在关断模式下，电感器808将存储的能量释放以产生电阻负载两端的恒定Vout。与充电器件816一样，放电器件818可以包括晶体管。放电器件818还可以包括集成式体二极管或者分离式二极管(例如，肖特基二极管)。在一个实施例中，可以通过包含在开关控制器802中的脉宽调制(PWM)控制器820控制占空比并且相应的增益。由于布置和操作的对称性，充电器件816和放电器件818可以称为互补开关器件对。
在多个实施例中，变换器电路800具有有关电压变换器100所述的一个或者多个实际行为。这些实际行为包括充电器件816和放电器件818的功耗以及防止充电器件816和放电器件818同时起作用的占空比的保护频带等。因而，对于这些原因和其他原因，在一些实施例中，根据上述原理配置充电器件816和/或放电器件818。
在Vout是14V的一些示例性实施例中，变换器电路800包括具有小于14V的HCI额定值(例如，HCI标称工作区、10年安全工作区和/或0.2年安全工作区)的充电器件816。在一个这样的实施例中，LDMOS充电器件816的特征在于漂移区长度短于具有14V NOA额定值的基准LDMOS器件的漂移区长度。在Vout是14V的另一个实施例中，变换器电路800包括LDMOS充电器件816，其中，与具有14V的NOA额定值的基准LDMOS器件相比较，LDMOS充电器件816的特征在于具有更短的漂移区长度但是具有相等的击穿电压。
在Vout是14V的一些实施例中，变换器电路800包括具有小于14V的HCI额定值的放电器件818。在一个这样的实施例中，LDMOS放电器件818通过的特征在于漂移区长度短于具有14V的HCI额定值的基准LDMOS器件的漂移区长度。在Vout是14V的另一种实施例中，变换器电路800包括LDMOS放电器件818，与具有14V的NOA额定值的基准LDMOS器件相比，LDMOS放电器件818的特征在于具有较更短的漂移区长度但是具有相等的击穿电压。
在一些实施例中，充电器件816和/或放电器件818包括规则MOSFET器件。与具有达到或者超过Vout的HCI额定值的基准器件相比较，MOSFET器件(例如，充电器件816或者放电器件818)的特征在于具有减小的HCI额定值。MOSFET器件的进一步的特征在于具有与基准器件相等的击穿电压。因此，在一些实施例中，与基准器件相比，MOSFET器件具有减小的栅极长度和相应地较低的Ron和Cg。例如，在一些实施例中，栅极长度可以降低5％至10-15％。
在另一些实施例中，代替使用Vout作为基准电压，确定用于充电器件816和/或放电器件818的峰值工作电压Vds。峰值工作电压Vds可以等于或者大于Vin和/或Vout。在一些这样的实施例中，器件或者一些器件被配置成具有小于峰值工作电压Vds的HCI额定值。相同的器件可以进一步被配置成具有大于或者等于峰值工作电压Vds的击穿电压(例如，BVdss)。
图9是根据本发明的各个方面的单开关DC/DC变换器电路900的示意图。在很多方面，变换器900基本类似于有关图8所公开的变换器电路800。在多个实施例中，变换器电路900包含开关控制器802、栅极驱动器804、电感器808、电容器810、反馈监控器812、被建模为电阻器814的负载、充电器件816和/或脉宽调制控制器820。这些器件基本类似于有关图8所述的相应元件。
放电二极管902代替变换器800的放电器件818。单开关变换器电路900的设计和操作基本类似于有关图8所公开的变换器电路的设计和操作。例如，在接通模式下，栅极驱动器804启动充电器件816。当启动时，流经充电器件816的电流允许对电感器808进行充电。充电器件816可以包括诸如LDMOS的晶体管、功率MOSFET和/或规则FET器件。充电器件816还可以包括集成式体二极管或者分离式二极管(例如，肖特基二极管)。在关断模式下，流经二极管902的电流导致电感器808释放存储的能量并且在电阻负载814的两端产生恒定Vout。在这种结构中，可以根据上文公开的原理配置充电器件816并且确定充电器件816的尺寸。
如上所述，提出的开关电路(例如，电压变换器100、降压变换器600、单开关降压变换器700、DC/DC变换器电路800和单开关变换器电路900)仅是本发明的示例性应用。其他实施例包括本文所公开的原理的其他应用。
图10是根据本发明的各个方面设计电压变换器的方法100的流程图。应该理解，可以在方法1000之前、之中和之后提供附加步骤，并且对于方法的其他实施例来说，可以替换或者去除所述的一些步骤。在框1002中，确定由电压变换器接收的输入电压。在多个示例性实施例中，输入电压Vin是1.5V、4V、6V、9V、14V、24V和26.4V。在框1004中，确定由电压变换器生成的输出电压。输出电压Vout可以从输入电压Vin逐步增加或者逐步降低并且还可以具有相对于Vin的电压偏移。在框1006中，表征电压变换器的典型负载。这可以包括确定负载电阻RL，确定电容性和/或电感性负载运转性能和/或确定峰值电流需求以及确定其他相关负载特性。在框1008中，可以确定用于包括一个或者多个开关器件的电压变换器的部件的峰值工作电压。在框1010中，选择用于电压变换器中的开关器件。在一些实施例中，选择的开关器件具有大于或者基本等于输入电压和输出电压中的较大者的漏极-源极击穿电压(例如，BVdss)并且具有小于输入电压和输出电压中的较大者的热载流子注入额定值(例如，HCI标称工作区、10年安全工作区、0.2年安全工作区等)。在一些实施例中，选择的开关器件具有大于或者基本等于开关器件的峰值工作电压的漏极-源极击穿电压并且具有小于峰值工作电压的热载流子注入额定值。在一些实施例中，开关器件可以为互补开关器件对的部件。在框1012中，可以选择互补对的第二开关器件。第二开关器件可以被配置成具有大于或者基本等于输入电压和输出电压中的较大者的漏极-源极击穿电压以及小于输入电压和输出电压中的较大者的热载流子注入额定值。第二开关器件还可以具有大于或者基本等于用于第二开关器件的峰值工作电压以及小于峰值工作电压的热载流子注入额定值。
因此，提供了一种开关电路器件的结构和方法。在一些示例性实施例中，公开了一种半导体电路，电路包括：开关控制器；以及通信耦合至开关控制器的开关器件，开关控制器控制开关器件的占空比；其中，开关器件的特征在于漏极-源极击穿电压大于或者基本等于电源电压和输出电压；并且其中开关器件的进一步特征在于热载流子注入额定值小于电源电压或者输出电压。在一个这样的实施例中，热载流子注入额定值为标称工作区域额定值。在另一个这样的实施例中，所述热载流子注入额定值为DC 0.2年安全工作区域额定值。在一些这样的实施例中，开关器件是第一开关器件；半导体电路进一步包括与所述开关控制器通信耦合的第二开关器件，开关控制器进一步控制第二开关器件的占空比；第一开关器件和第二开关器件为互补部件；第二开关器件的特征在于漏极-源极击穿电压大于或者基本等于电源电压和输出电压；并且第二开关器件的进一步特征在于热载流子注入额定值小于电源电压或者输出电压。在另一个这样的实施例中，半导体电路被配置为降压变换器，并且输出电压小于电源电压。在另一个这样的实施例中，半导体电路被配置为升压电路，并且输出电压大于电源电压。在另一个这样的实施例中，开关器件是横向扩散金属氧化物半导体(LDMOS)器件；并且开关器件的漂移区长度确定击穿电压和热载流子注入额定值。在又一个这样的实施例中，开关器件是场效应晶体管(FET)器件；并且开关器件的沟道区域长度确定击穿电压和热载流子注入额定值。
在另一些示例性实施例中，公开了一种接收输入电压和产生输出电压的电路器件，电路器件包括：开关控制器；以及通信耦合至开关控制器的开关器件，开关控制器控制开关器件的占空比以生成输出电压；其中开关器件被配置成接收峰值漏极-源极工作电压；其中开关器件的特征在于大于或者基本等于峰值工作电压的漏极-源极击穿电压；并且其中开关器件的进一步特征在于热载流子注入额定值小于峰值工作电压。在一个这样的实施例中，热载流子注入额定值为标称工作区域额定值。在另一个这样的实施例中，热载流子注入额定值为DC 0.2年安全工作区域额定值。在另一个这样的实施例中，电路器件进一步包括开关电压变换器，开关电压变换器包括开关器件和开关控制器。在另一个这样的实施例中，开关器件是横向扩散金属氧化物半导体(LDMOS)器件；并且开关器件的漂移区长度确定击穿电压和热载流子注入额定值。在另一个这样的实施例中，开关器件的漂移区域长度小于可比较的开关器件的漂移区域长度，可比较的开关器件的特征在于具有基本等于开关器件的击穿电压的漏极-源极击穿电压和大于峰值工作电压的热载流子注入额定值。在另一个这样的实施例中，开关器件是场效应(FET)器件；并且开关器件的沟道区域长度确定击穿电压和热载流子注入额定值。在另一个这样的实施例中，开关器件的沟道区域长度小于可比较的开关器件的沟道区域长度，可比较的开关器件的特征在于具有基本等于开关器件的击穿电压的漏极-源极击穿电压和大于峰值工作电压的热载流子注入额定值。
在一些示例性实施例中，公开了一种设计电压变换器的方法，方法包括：确定由电压变换器接收的输入电压；确定由电压变换器生成的输出电压；表征电压变换器的典型负载；并且选择用在电压变换器中的开关器件，开关器件具有大于或者基本等于输入电压和输出电压的漏极-源极击穿电压以及小于输入电压或者输出电压的热载流子注入额定值。在一些这样的实施例中，开关器件是第一开关器件；方法进一步包括选择具有大于或者基本等于输入电压和输出电压的漏极-源极击穿电压和小于输入电压或者输出电压的热载流子注入额定值的第二开关器件，并且第一开关器件和第二开关器件是互补部件对。在一些这样的实施例中，方法进一步包括确定开关器件的峰值工作电压，并且选择的开关器件进一步具有大于或者基本等于峰值工作电压的漏极-源极击穿电压和小于峰值工作电压的热载流子注入额定值。在一些这样的实施例中，热载流子注入额定值为DC 0.2年安全工作区域额定值。
上面概括了几种实施例的特征使得本领域技术人员可以更好理解以上详细描述。本领域技术人员应该理解，可以容易使用本发明作为基础用来设计或者修改其他用于实施与本文介绍的实施例相同的目的和/或实现相同的优势的工艺和结构。本领域技术人员还应该认识到这些等效构造并没有背离本发明的主旨和范围，并且在不背离本发明的主旨和范围的情况下可以做各种变化、替换以及修改。

Claims (10)

1.一种用于接收电源电压并生成输出电压的半导体电路，所述电路包括：
开关控制器；以及
开关器件，与所述开关控制器通信耦合，所述开关控制器控制所述开关器件的占空比；
其中，所述开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述电源电压和所述输出电压；并且
所述开关器件进一步的特征在于，热载流子注入额定值小于所述电源电压或者所述输出电压。
2.根据权利要求1所述的半导体电路，其中，所述热载流子注入额定值为标称工作区域额定值。
3.根据权利要求1所述的半导体电路，其中，所述热载流子注入额定值为DC 0.2年安全工作区域额定值。
4.根据权利要求1所述的半导体电路，其中，
所述开关器件是第一开关器件；
所述半导体电路进一步包括与所述开关控制器通信耦合的第二开关器件，所述开关控制器进一步控制所述第二开关器件的占空比；
所述第一开关器件和所述第二开关器件为互补器件对；
所述第二开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述电源电压和所述输出电压；并且
所述第二开关器件进一步的特征在于，热载流子注入额定值小于所述电源电压或者所述输出电压。
5.根据权利要求1所述的半导体电路，其中，所述半导体电路被配置为降压变换器，其中，所述输出电压小于所述电源电压。
6.根据权利要求1所述的半导体电路，其中，所述半导体电路被配置为升压变换器，其中，所述输出电压大于所述电源电压。
7.根据权利要求1所述的半导体电路，其中，
所述开关器件为横向扩散金属氧化物半导体(LDMOS)器件；并且
所述开关器件的漂移区域长度确定所述击穿电压和所述热载流子注入额定值。
8.根据权利要求1所述的半导体电路，其中，
所述开关器件为场效应晶体管(FET)器件；并且
所述开关器件的沟道区域长度确定所述击穿电压和所述热载流子注入额定值。
9.一种接收输入电压并生成输出电压的电路器件，所述电路器件包括：
开关控制器；以及
开关器件，与所述开关控制器通信耦合，所述开关控制器控制所述开关器件的占空比以生成所述输出电压；
其中，所述开关器件被配置成接收峰值漏极-源极工作电压；
所述开关器件的特征在于，漏极-源极击穿电压大于或者基本等于所述峰值工作电压；并且
所述开关器件进一步的特征在于，热载流子注入额定值小于所述峰值工作电压。
10.一种设计电压变换器的方法，所述方法包括：
确定由所述电压变换器接收的输入电压；
确定由所述电压变换器生成的输出电压；
表征所述电压变换器的典型负载；以及
选择用于所述电压变换器的开关器件，所述开关器件具有大于或者基本等于所述输入电压和所述输出电压的漏极-源极击穿电压以及小于所述输入电压或所述输出电压的热载流子注入额定值。
CN201210477601.2A 2012-06-01 2012-11-21 用于开关电路器件的结构和方法 Active CN103457463B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261654286P 2012-06-01 2012-06-01
US61/654,286 2012-06-01
US13/599,909 2012-08-30
US13/599,909 US9209683B2 (en) 2012-06-01 2012-08-30 Structure and method for a switched circuit device

Publications (2)

Publication Number Publication Date
CN103457463A true CN103457463A (zh) 2013-12-18
CN103457463B CN103457463B (zh) 2016-10-05

Family

ID=49669409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210477601.2A Active CN103457463B (zh) 2012-06-01 2012-11-21 用于开关电路器件的结构和方法

Country Status (2)

Country Link
US (1) US9209683B2 (zh)
CN (1) CN103457463B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553262A (zh) * 2015-08-24 2016-05-04 苏州瑞铬优电子科技有限公司 一种提高dc/dc升压变换器转换效率的方法
CN107404785A (zh) * 2016-04-27 2017-11-28 松下知识产权经营株式会社 信号发送和接收装置、点亮系统、照明器具和照明系统
WO2020141351A1 (en) * 2019-01-01 2020-07-09 Moradi Shahram A wide input light emitting diode(led) driver circuit and method of operating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087441B1 (ko) * 2012-10-17 2020-03-11 매그나칩 반도체 유한회사 웨이퍼 레벨 신뢰도 강화방법
US9239898B1 (en) * 2014-07-14 2016-01-19 Taiwan Semiconductor Manufacturing Company Ltd. Circuit simulation with rule check for device
US10032750B2 (en) 2016-06-29 2018-07-24 International Business Machines Corporation Integrated DC-DC power converters through face-to-face bonding
US20210072304A1 (en) * 2019-09-09 2021-03-11 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492183B (en) * 1999-09-24 2002-06-21 Matsushita Electric Ind Co Ltd High-voltage MOS transistor and method for fabricating the same
US20050269628A1 (en) * 2001-12-21 2005-12-08 Progressant Technologies, Inc. Negative differential resistance pull up element for DRAM
US20060113625A1 (en) * 2004-11-30 2006-06-01 Bude Jeff D Semiconductor device having improved power density
CN101159249A (zh) * 2006-09-26 2008-04-09 美国凹凸微系有限公司 功率金属氧化物半导体场效应晶体管的集成
CN101262010A (zh) * 2007-03-06 2008-09-10 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管
US20090283825A1 (en) * 2008-05-16 2009-11-19 Asahi Kasei Mircrodevices Corporation High speed orthogonal gate edmos device and fabrication
US20100044789A1 (en) * 2004-01-29 2010-02-25 Enpirion, Incorporated Integrated Circuit with a Laterally Diffused Metal Oxide Semiconductor Device and Method of Forming the Same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492183B (en) * 1999-09-24 2002-06-21 Matsushita Electric Ind Co Ltd High-voltage MOS transistor and method for fabricating the same
US20050269628A1 (en) * 2001-12-21 2005-12-08 Progressant Technologies, Inc. Negative differential resistance pull up element for DRAM
US20100044789A1 (en) * 2004-01-29 2010-02-25 Enpirion, Incorporated Integrated Circuit with a Laterally Diffused Metal Oxide Semiconductor Device and Method of Forming the Same
US20060113625A1 (en) * 2004-11-30 2006-06-01 Bude Jeff D Semiconductor device having improved power density
CN101159249A (zh) * 2006-09-26 2008-04-09 美国凹凸微系有限公司 功率金属氧化物半导体场效应晶体管的集成
CN101262010A (zh) * 2007-03-06 2008-09-10 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管
US20090283825A1 (en) * 2008-05-16 2009-11-19 Asahi Kasei Mircrodevices Corporation High speed orthogonal gate edmos device and fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553262A (zh) * 2015-08-24 2016-05-04 苏州瑞铬优电子科技有限公司 一种提高dc/dc升压变换器转换效率的方法
CN105553262B (zh) * 2015-08-24 2018-02-16 苏州瑞铬优电子科技有限公司 一种提高dc/dc升压变换器转换效率的方法
CN107404785A (zh) * 2016-04-27 2017-11-28 松下知识产权经营株式会社 信号发送和接收装置、点亮系统、照明器具和照明系统
CN107404785B (zh) * 2016-04-27 2020-07-24 松下知识产权经营株式会社 信号发送和接收装置、点亮系统、照明器具和照明系统
WO2020141351A1 (en) * 2019-01-01 2020-07-09 Moradi Shahram A wide input light emitting diode(led) driver circuit and method of operating the same

Also Published As

Publication number Publication date
CN103457463B (zh) 2016-10-05
US9209683B2 (en) 2015-12-08
US20130320945A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
CN103457463A (zh) 用于开关电路器件的结构和方法
US7719053B2 (en) Semiconductor device having increased gate-source capacity provided by protruding electrode disposed between gate electrodes formed in a trench
US8716795B2 (en) Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8119507B2 (en) Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
US8253196B2 (en) Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8936980B1 (en) Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US8212315B2 (en) Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
JP4955128B2 (ja) 半導体素子、半導体装置および電力変換器
US9184285B2 (en) Semiconductor device with gate electrodes buried in trenches
US20110049621A1 (en) Integrated Circuit with a Laterally Diffused Metal Oxide Semiconductor Device and Method of Forming the Same
US8253195B2 (en) Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US20080180974A1 (en) Power MISFET, semiconductor device and DC/DC converter
US9673319B2 (en) Power semiconductor transistor with improved gate charge
US20100052049A1 (en) Integrated Circuit with a Laterally Diffused Metal Oxide Semiconductor Device and Method of Forming the Same
US10756183B2 (en) N-channel gallium nitride transistors
JP2012099630A (ja) 半導体装置および電力変換器
JP2012104856A (ja) 半導体素子、半導体装置および電力変換器
JP2008124421A (ja) 半導体装置及びその製造方法
US10985245B2 (en) Semiconductor device with planar field effect transistor cell
JP4918626B2 (ja) 半導体素子、半導体装置および電力変換器
US20180286860A1 (en) Cmos compatible low gate charge high voltage pmos
Tsui et al. Trench gate power MOSFETs with retrograde body profile

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant