CN103456608A - 在半导体基底上同时生长单晶和多晶的方法 - Google Patents

在半导体基底上同时生长单晶和多晶的方法 Download PDF

Info

Publication number
CN103456608A
CN103456608A CN2012101813363A CN201210181336A CN103456608A CN 103456608 A CN103456608 A CN 103456608A CN 2012101813363 A CN2012101813363 A CN 2012101813363A CN 201210181336 A CN201210181336 A CN 201210181336A CN 103456608 A CN103456608 A CN 103456608A
Authority
CN
China
Prior art keywords
silicon
epitaxial growth
polysilicon
growing
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101813363A
Other languages
English (en)
Other versions
CN103456608B (zh
Inventor
刘继全
高杏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210181336.3A priority Critical patent/CN103456608B/zh
Publication of CN103456608A publication Critical patent/CN103456608A/zh
Application granted granted Critical
Publication of CN103456608B publication Critical patent/CN103456608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种在硅基底上同时生长单晶硅和多晶硅的方法，包括步骤：在硅基底上依次生长二氧化硅掩蔽层和多晶硅籽晶层；采用光刻刻蚀工艺在硅基底上刻蚀出单晶硅生长区域；采用外延生长工艺在单晶硅生长区域内生长单晶硅、同时在多晶硅生长区域内生长多晶硅。本发明的外延生长工艺中，通过使生长温度设置在较低值，能降低多晶硅的表面的粗糙度；以及通过调整外延生长工艺中的压强，能使多晶硅和单晶硅的外延生长速率相同，从而能使外延生长后硅基底表面平整，提高硅基底的表面平整度。

Description

在半导体基底上同时生长单晶和多晶的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种在半导体基底上同时生长单晶和多晶的方法。
背景技术
平面光波导（Planar Lightwave Circuit,PLC）功率分路器（OpticalPower Splitter）能通过半导体工艺制作，光分路的功能在芯片内实现，芯片两端通过封装耦合输入输出的光纤阵列实现和光纤的链接。PLC工艺具有：一、对波长不敏感；二、分光均匀性较好；三、可以拉制1×32路以上分光器件，且分光路数越多单位成本越便宜；四、器件体积较小等优势，市场前景广阔。PLC工艺的缺点：1、技术门槛较高，目前光分路芯片靠进口，国内仅几家大学有实验室水平；2、国内目前工业生产仅有封装厂商。
在实际生产过程中，由于PLC器件耦合器部分要求不同深度台阶式结构，总深度达13微米。该结构功能受深度影响明显，单纯使用刻蚀工艺无法得到满足要求结构，现有方法是采用传统外延与刻蚀结合的工艺，通过逐层刻蚀淀积等工艺形成不同功能器件区后，再经由外延工艺将单晶硅厚度补充到13微米。在现有方法的工艺中，硅单晶区域生长外延单晶，非硅单晶区域生长外延多晶，由于外延生长时需要较高温度，现有的外延生长的温度通常为1000℃-1200℃，且淀积的外延层厚度较厚，厚度可以达到5微米～10微米，造成外延形成的多晶硅表面粗糙度严重，这会对光刻以及刻蚀工艺造成影响，也即会使光刻标记很容易发生畸变甚至完全消失，进而对光刻对准造成严重影响，使硅片无法继续后续工艺流程；另外，由于硅片表面严重不平，刻蚀后沟槽底部有严重的凹凸问题。
发明内容
本发明所要解决的技术问题是提供一种在硅基底上同时生长单晶硅和多晶硅的方法，能降低多晶硅的表面的粗糙度，提高硅基底的表面平整度。
为解决上述技术问题，本发明提供的在硅基底上同时生长单晶硅和多晶硅的方法包括如下步骤：
步骤一、在硅基底上依次生长二氧化硅掩蔽层和多晶硅籽晶层。
步骤二、采用光刻刻蚀工艺在所述硅基底上刻蚀出单晶硅生长区域，所述单晶硅生长区域内的所述多晶硅籽晶层和所述二氧化硅掩蔽层都被去除，所述单晶硅生长区域外的所述多晶硅籽晶层和所述二氧化硅掩蔽层保留并作为多晶硅生长区域。
步骤三、采用外延生长工艺在所述单晶硅生长区域内生长单晶硅、同时在所述多晶硅生长区域内生长多晶硅；所述外延生长工艺的温度设置在850℃～900℃，使所述多晶硅表面的粗糙度减少；调整所述外延生长工艺的压强，使所述单晶硅的生长速率等于所述多晶硅的生长速率。
进一步的改进是，步骤一中采用热氧化工艺或淀积工艺形成所述二氧化硅掩蔽层，所述二氧化硅掩蔽层的厚度为0.2微米～10微米。
进一步的改进是，步骤一中所述多晶硅籽晶层的厚度为0.1微米～2微米。
进一步的改进是，步骤二中采用干法刻蚀工艺去除所述单晶硅生长区域内的所述多晶硅籽晶层和所述二氧化硅掩蔽层，在干法刻蚀之后、步骤三的外延生长工艺之前对干法刻蚀后的表面进行炉管修复，该炉管修复的温度为900℃～1100℃，时间为10分钟～30分钟；之后再通过湿法刻蚀工艺将所述炉管修复过程中形成的牺牲氧化层去除。
进一步的改进是，步骤三中所述外延生长工艺之前还包括对所述硅基底表面进行清洁的工艺，该清洁工艺的反应气体为氯化氢，该清洁工艺的温度为800℃～950℃，该清洁工艺将所述硅基底表面的残余氧化层及杂质清理干净。
进一步的改进是，步骤三中所述外延生长工艺的工艺条件为：硅源气体为硅烷，载气为氢气，所述氢气的流量为20slm～60slm，温度为850℃～900℃，压强为20Torr～760Torr。
进一步的改进是，步骤三的所述外延生长工艺中还包括进行P型掺杂或N型掺杂。
本发明的外延生长工艺的温度设置在850℃～900℃，该温度较低，能够大大降低多晶硅的表面的粗糙度。所以应用本发明方法到PLC工艺中时，能消除现有技术中由于多晶硅表面的粗糙度严重而造成的光刻标记容易发生畸变或消失的问题，不会对光刻对准造成影响，不会对后续工艺产生影响。
在外延生长中，降低外延生长压强可同时降低单晶硅和多晶硅的生长速率，其中多晶硅降低速度更快；降低外延生长温度可同时降低单晶硅和多晶硅的生长速率，其中单晶硅降低速度更快；本发明利用上述特点，在外延生长的温度设置为较低值的条件下，通过调整外延生长工艺的压强，能够使单晶硅的生长速率等于多晶硅的生长速率，这样能使最后形成的单晶硅的厚度等于多晶硅的厚度，再加上多晶硅表面的粗糙度较低，最后能使硅基底的表面平整，平整的表面能使后续刻蚀形成沟槽后在沟槽底部形成一较平整的表面，从而消除了现有技术中形成PLC工艺中的台阶结构时在沟槽底部会产生严重凹凸的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例方法的流程图；
图2A-图2C是本发明实施例方法各步骤中的器件结构示意图；
图3A是现有方法形成的多晶硅表面的放大倍数为2.5K的SEM照片；
图3B是现有方法形成的多晶硅表面的放大倍数为10K的SEM照片；
图3C是本发明实施例方法形成的多晶硅表面的放大倍数为2.5K的SEM照片；
图3D是本发明实施例方法形成的多晶硅表面的放大倍数为10K的SEM照片。
具体实施方式
如图1所示，是本发明实施例方法的流程图；如图2A至图2C所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例在硅基底11上同时生长单晶硅和多晶硅的方法包括如下步骤：
步骤一、如图2A所示，在硅基底11上依次生长二氧化硅掩蔽层12和多晶硅籽晶层13。
其中，所述二氧化硅掩蔽层12采用热氧化工艺或淀积工艺形成，所述二氧化硅掩蔽层12的厚度为0.2微米～10微米。
所述多晶硅籽晶层13的厚度为0.1微米～2微米。
步骤二、如图2B所示，采用光刻刻蚀工艺在所述硅基底11上刻蚀出单晶硅生长区域14，所述单晶硅生长区域14内的所述多晶硅籽晶层13和所述二氧化硅掩蔽层12都被去除，即所述单晶硅生长区域14为一窗口结构。所述单晶硅生长区域14外的所述多晶硅籽晶层13和所述二氧化硅掩蔽层12保留并作为多晶硅生长区域。
刻蚀所述多晶硅籽晶层13和所述二氧化硅掩蔽层12可以采用干法刻蚀和湿法刻蚀，本发明实施例中采用干法刻蚀工艺，采用干法刻蚀工艺还需要增加后续的炉管修复工艺，即：在干法刻蚀之后、后续步骤三的外延生长工艺之前对干法刻蚀后的表面进行炉管修复，该炉管修复的温度为900℃～1100℃，时间为10分钟～30分钟；之后再通过湿法刻蚀工艺将所述炉管修复过程中形成的牺牲氧化层去除。
步骤三、如图2B所示，所述外延生长工艺之前需要先对所述硅基底11表面进行清洁，该清洁工艺的反应气体为氯化氢（HCL），该清洁工艺的温度为800℃～950℃，较佳值为850℃～900℃；该清洁工艺将所述硅基底11表面的残余氧化层及杂质清理干净。
清洁之后，采用外延生长工艺在所述单晶硅生长区域14内生长单晶硅、同时在所述多晶硅生长区域内生长多晶硅；所述外延生长工艺的温度设置在850℃～900℃，使所述多晶硅表面的粗糙度减少；调整所述外延生长工艺的压强，使所述单晶硅的生长速率等于所述多晶硅的生长速率。
所述外延生长工艺的工艺条件为：
硅源气体为硅烷。
载气为氢气，所述氢气的流量为20slm～60slm，较佳值为20slm～40slm。
温度为850℃～900℃，通过较低的温度使所述多晶硅表面的粗糙度减少。
压强为20Torr～760Torr，较佳值为20Torr～200Torr；通过调整所述外延生长工艺的压强，使所述单晶硅的生长速率等于所述多晶硅的生长速率。
所述外延生长工艺中还能根据需要进行P型掺杂或N型掺杂，P型掺杂或N型掺杂的浓度能够根据器件要求进行调节。
如图3A和图3B所示，分别是现有方法形成的多晶硅表面的放大倍数为2.5K和10K的SEM照片；而图3C和图3D分别是本发明实施例方法形成的多晶硅表面的放大倍数为2.5K和10K的SEM照片。比较放大倍数都为2.5K的图3A和图3C，以及比较放大倍数都为10K的图3B和图3D可以看出，现有方法形成的多晶硅表面的具有较大颗粒，呈现出不光滑的结构，粗糙度较高；而本发明实施例方法形成的多晶硅表面的颗粒较小，呈现出光滑的表面结构，粗糙度大大降低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种在硅基底上同时生长单晶硅和多晶硅的方法，其特征在于，包括如下步骤：
步骤一、在硅基底上依次生长二氧化硅掩蔽层和多晶硅籽晶层；
步骤二、采用光刻刻蚀工艺在所述硅基底上刻蚀出单晶硅生长区域，所述单晶硅生长区域内的所述多晶硅籽晶层和所述二氧化硅掩蔽层都被去除，所述单晶硅生长区域外的所述多晶硅籽晶层和所述二氧化硅掩蔽层保留并作为多晶硅生长区域；
步骤三、采用外延生长工艺在所述单晶硅生长区域内生长单晶硅、同时在所述多晶硅生长区域内生长多晶硅；所述外延生长工艺的温度设置在850℃～900℃，使所述多晶硅表面的粗糙度减少；调整所述外延生长工艺的压强，使所述单晶硅的生长速率等于所述多晶硅的生长速率。
2.如权利要求1所述的方法，其特征在于：步骤一中采用热氧化工艺或淀积工艺形成所述二氧化硅掩蔽层，所述二氧化硅掩蔽层的厚度为0.2微米～10微米。
3.如权利要求1所述的方法，其特征在于：步骤一中所述多晶硅籽晶层的厚度为0.1微米～2微米。
4.如权利要求1所述的方法，其特征在于：步骤二中采用干法刻蚀工艺去除所述单晶硅生长区域内的所述多晶硅籽晶层和所述二氧化硅掩蔽层，在干法刻蚀之后、步骤三的外延生长工艺之前对干法刻蚀后的表面进行炉管修复，该炉管修复的温度为900℃～1100℃，时间为10分钟～30分钟；之后再通过湿法刻蚀工艺将所述炉管修复过程中形成的牺牲氧化层去除。
5.如权利要求1所述的方法，其特征在于：步骤三中所述外延生长工艺之前还包括对所述硅基底表面进行清洁的工艺，该清洁工艺的反应气体为氯化氢，该清洁工艺的温度为800℃～950℃，该清洁工艺将所述硅基底表面的残余氧化层及杂质清理干净。
6.如权利要求1所述的方法，其特征在于：步骤三中所述外延生长工艺的工艺条件为：硅源气体为硅烷，载气为氢气，所述氢气的流量为20slm～60slm，温度为850℃～900℃，压强为20Torr～760Torr。
7.如权利要求1所述的方法，其特征在于：步骤三的所述外延生长工艺中还包括进行P型掺杂或N型掺杂。
CN201210181336.3A 2012-06-04 2012-06-04 在半导体基底上同时生长单晶和多晶的方法 Active CN103456608B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210181336.3A CN103456608B (zh) 2012-06-04 2012-06-04 在半导体基底上同时生长单晶和多晶的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210181336.3A CN103456608B (zh) 2012-06-04 2012-06-04 在半导体基底上同时生长单晶和多晶的方法

Publications (2)

Publication Number Publication Date
CN103456608A true CN103456608A (zh) 2013-12-18
CN103456608B CN103456608B (zh) 2016-04-13

Family

ID=49738857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210181336.3A Active CN103456608B (zh) 2012-06-04 2012-06-04 在半导体基底上同时生长单晶和多晶的方法

Country Status (1)

Country Link
CN (1) CN103456608B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867819A (zh) * 2015-04-14 2015-08-26 英利能源（中国）有限公司 Pn结的制备方法及太阳能电池的制备方法
CN105449118A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 一种oled器件的封装结构、显示装置和封装方法
CN108231537A (zh) * 2017-12-05 2018-06-29 中国电子科技集团公司第五十五研究所 改善多晶硅侧壁粗糙度的制备方法
CN110571151A (zh) * 2019-09-02 2019-12-13 武汉新芯集成电路制造有限公司 多晶硅层的制作方法、闪存及其制作方法
CN112116887A (zh) * 2020-11-23 2020-12-22 南京芯视元电子有限公司 LCoS空间光调制器的显示芯片平整度校正系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5983998A (ja) * 1982-11-02 1984-05-15 Agency Of Ind Science & Technol 単結晶シリコン薄膜の製造方法
JPH054864A (ja) * 1991-06-26 1993-01-14 Shinagawa Refract Co Ltd 珪石れんがの製造方法
CN1950542A (zh) * 2004-05-19 2007-04-18 国际商业机器公司 硅－锗外延生长的产率改进

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5983998A (ja) * 1982-11-02 1984-05-15 Agency Of Ind Science & Technol 単結晶シリコン薄膜の製造方法
JPH054864A (ja) * 1991-06-26 1993-01-14 Shinagawa Refract Co Ltd 珪石れんがの製造方法
CN1950542A (zh) * 2004-05-19 2007-04-18 国际商业机器公司 硅－锗外延生长的产率改进

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867819A (zh) * 2015-04-14 2015-08-26 英利能源（中国）有限公司 Pn结的制备方法及太阳能电池的制备方法
CN105449118A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 一种oled器件的封装结构、显示装置和封装方法
US10476028B2 (en) 2016-01-04 2019-11-12 Boe Technology Group Co., Ltd. Packaging structure, a display device and a packaging method of an OLED device
CN108231537A (zh) * 2017-12-05 2018-06-29 中国电子科技集团公司第五十五研究所 改善多晶硅侧壁粗糙度的制备方法
CN110571151A (zh) * 2019-09-02 2019-12-13 武汉新芯集成电路制造有限公司 多晶硅层的制作方法、闪存及其制作方法
CN110571151B (zh) * 2019-09-02 2021-10-26 武汉新芯集成电路制造有限公司 多晶硅层的制作方法、闪存及其制作方法
CN112116887A (zh) * 2020-11-23 2020-12-22 南京芯视元电子有限公司 LCoS空间光调制器的显示芯片平整度校正系统
CN112116887B (zh) * 2020-11-23 2021-03-16 南京芯视元电子有限公司 LCoS空间光调制器的显示芯片平整度校正系统

Also Published As

Publication number Publication date
CN103456608B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN103456608B (zh) 在半导体基底上同时生长单晶和多晶的方法
KR102285498B1 (ko) 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법
CN102169853B (zh) 集成电路结构的形成方法
TWI440174B (zh) 半導體裝置及其製造方法
US20100151619A1 (en) Recessed Germanium (Ge) Diode
CN103380480A (zh) 用于器件集成的硅的低温选择性外延生长
US8847236B2 (en) Semiconductor substrate and semiconductor substrate manufacturing method
CN107709635A (zh) 外延碳化硅单晶晶片的制造方法
CN1950542B (zh) 硅-锗外延生长的产率改进
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
CN108418095B (zh) 电注入长波长硅基纳米激光器阵列的外延材料制备方法
CN103578968B (zh) 全面式硅外延工艺光刻对准标记的结构及制作方法
CN103137434B (zh) 硅基GaN薄膜的制造方法
US10134896B2 (en) Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality
CN103031598B (zh) 硅外延生长的工艺方法
CN104576326A (zh) 一种硅基ⅲ-v族砷化镓半导体材料制备方法和系统
CN104051583A (zh) 一种用于提高外延质量的图形化衬底的制备方法
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
CN111522094B (zh) 一种box形氮化硅波导及其制备方法
CN102969401B (zh) 激光隔离高效晶体硅太阳电池的生产工艺
CN1440052A (zh) 一种厚膜绝缘层上硅材料的制备方法
CN102881570A (zh) 半导体材料的制备方法
CN109638068A (zh) 嵌入式锗硅结构及其制造方法
CN105097520A (zh) 半导体结构的形成方法
CN103165419B (zh) 无缺陷选择性外延的生长方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140122

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140122

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant