CN103414493A - 一种通用的非相干直接序列扩频信号跟踪方法 - Google Patents

Abstract

一种通用的非相干直接序列扩频信号跟踪方法，步骤如下：一：根据待跟踪的非相干直接序列扩频信号特征确定相干积分时间，并生成相干积分脉冲：二：计算需要配置的参数，计有载波中心频率、数据速率、扩频码速率和环路滤波器系数；三：数字下变频：输入的模拟中频信号经采样后，变为数字中频信号并与本地复现的数字中频载波相乘即可实现数字下变频；四：数字下变频结果与扩频码做相关运算：五：相干积分结果鉴频鉴相及滤波：相干积分结果I_P、Q_P用于载波环鉴频鉴相，鉴频及鉴相结果输出给二阶辅助三阶的载波环环路滤波器，滤波结果反馈控制数据NCO；通过上述五个步骤达到对扩频码速率和数据速率可变的非相干直接序列扩频信号的通用跟踪。

Description

一种通用的非相干直接序列扩频信号跟踪方法

技术领域

本发明涉及一种通用的非相干直接序列扩频信号跟踪方法，它是一种适用于高动态场景的、调制有非相干数据的直接序列扩频信号通用跟踪方法，它与航天测控、扩频信号处理研究方向相关，属于与航空航天相关的扩频通信技术领域。

背景技术

随着技术的不断进步和我国卫星事业的不断发展，卫星测控系统的功能日益复杂，需要测试的项目不断增加。扩频通信依靠本身特有的技术优势，已广泛应用于各类航天系统中，然而，不同的航天系统所采用扩频码速率和数据速率不尽相同，在这种情况下，以往为每颗卫星研制专用的测控系统测试设备的做法显然无法满足目前的需求。研制通用的扩频系统就具有重要意义。

对非相干直接序列扩频信号进行解扩需要两个步骤：捕获和跟踪。捕获的作用是完成粗同步，得到粗略的多普勒和码相位估计值；跟踪的作用是利用捕获得到的粗同步结果初始化跟踪环路，完成精细同步，进而还原出信息。研制通用扩频系统的一个重要任务就是研究一种通用的非相干直接序列扩频信号跟踪方法。

非相干直接序列扩频是直接序列扩频的一种特例，数据符号时钟与扩频码时钟为非同源时钟。其优点是在不改变扩频码速率和数据符号占用带宽的情况下,可以根据业务需求较为灵活地改变数据速率;缺点是数据符号的跳变沿与扩频码相位不存在确定的关系,接收端扩频码同步较为困难。

传统的直接序列扩频信号的跟踪模块由两个跟踪环路，即载波环和码环，和其他几大功能模块组成。数字中频信号首先与本地复现载波完成下变频，再与本地复现的超前、即时、滞后支路扩频码完成解扩及相干积分，输出的相干积分结果分别用于载波环的鉴频鉴相和码环的鉴相，载波环鉴频鉴相结果经滤波后，控制本地载波NCO的频率控制字，码环鉴相结果经滤波后，控制本地扩频码NCO的频率控制字。

非相干直接序列扩频信号的跟踪比传统的直接序列扩频信号的跟踪要复杂。传统的直接序列扩频信号数据时钟和扩频码时钟同源，数据和扩频码有准确的对应关系，利用扩频码相位就可以确定数据的跳变边沿；而非相干直接序列扩频信号的数据跳变沿与扩频码相位不存在确定的关系，因此在跟踪时，需要有一个位同步模块完成确定数据跳变沿的功能，这在传统的跟踪的基础上，需要增加一个位同步环。三个环路同时工作，对跟踪的整体性能有很大影响，其中位同步环的性能是影响整体性能的一大因素。

发明内容

1、发明目的：

本发明的目的是提供了一种通用的非相干直接序列扩频信号跟踪方法，它是一种具有高灵活可变性能的通用跟踪方案，能够应用于诸如航天测控的不同场景。

2、技术方案：

该方法整体结构采用三个跟踪环路完成跟踪的功能，即载波环、码环和位同步环，见图1。为了适应大动态，载波环采用二阶锁频环辅助三阶锁相环的环路滤波器。码环采用传统的延迟锁定环。位同步环利用即时支路相干积分累加的同相和中相相干积分结果完成鉴相功能。

本发明一种通用的非相干直接序列扩频信号跟踪方法，该方法包含如下步骤：

步骤一：根据待跟踪的非相干直接序列扩频信号特征确定相干积分时间，并生成相干积分脉冲：

相干积分脉冲有两类，一类用于确定载波环及码环中的相关器的相干积分起始，一类用于确定位同步环的相关器的相干积分起始。

由于数据跳变的影响，载波环及码环的相关器相干积分时间应小于二分之一数据比特持续时间，而为了提高信噪比，相干积分时间应尽量长，综合考虑，在数据速率较高时，确定相干积分时间为半个数据比特持续时间。

捕获提供给跟踪的多普勒范围为±250Hz，由于数据跳变，鉴频器鉴相范围为±1/(4*T)，所以相干积分时间T最大取值为0.5ms。

位同步环相干积分起始分为同相和中相脉冲。同相脉冲在位同步环锁定时，理论上与数据跳变沿对齐，而中相脉冲处于两同相脉冲正中间，即数据中点(见图6)。

数据速率为1Kbps时，半个数据比特持续时间是0.5ms，所以当数据速率大于等于1Kbps时，相关器相干积分脉冲等于同相脉冲和中相脉冲的逻辑或（or）。

而数据速率小于1Kbps时，不能简单的把载波环及码环中的相关器相干积分时间定为0.5ms，因为在数据速率大于250bps时，以固定的0.5ms为相干积分时间，必定会有些相干积分结果是跨越数据比特的，这对之后的锁频环的影响很大，很可能会失锁。所以设定数据速率大于等于500bps且小于1Kbps时，相干积分时间取为四分之一数据比特持续时间，积分脉冲与位同步的同相脉冲和中相脉冲有关系，即在同相脉冲和中相脉冲正中间又加入一个脉冲；同理数据速率大于等于250bps且小于500bps时，相干积分时间取为八分之一数据比特持续时间；数据速率小于250bps时，相干积分时间取为0.5ms，这种情况下，积分脉冲与位定时脉冲完全独立。即可确定载波环及码环的相关器相干积分时间如下：

载波环及码环的相关器相干积分时间 $T=\left\{\begin{array}{cc}\frac{1}{2}{T}_b& R_b>=1\mathrm{Kbps}\\ \frac{1}{4}{T}_b& 500\mathrm{bps}={<R}_b<1\mathrm{Kbps}\\ \frac{1}{8}{T}_b& 250\mathrm{bps}=<R_b<500\mathrm{bps}\\ 0.5\mathrm{ms}& R_b<250\mathrm{bps}\end{array}\right.$

其中T_b为数据比特持续时间，R_b为数据速率，且

综上，相干积分脉冲生成方法如下，根据数据速率，生成同相脉冲和中相脉冲，之后再由数据速率，确定载波环及码环的相关器相干积分时间T，即确定了载波环及码环的相关器的相干积分脉冲周期为T，并注意到当T小于0.5ms时，载波环及码环的相关器相干积分脉冲与同相脉冲有对应的相位关系，由此可生成载波环及码环的相关器相干积分脉冲。

步骤二：计算需要配置的参数

为了能够跟踪锁定不同扩频码速率、不同数据速率的非相干直接序列扩频信号，需要根据相干积分时间计算出跟踪所需的配置参数。

需要配置的参数主要有载波中心频率、数据速率、扩频码速率、环路滤波器系数。

载波中心频率要换算为载波频率控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{carr}}=f_{\mathrm{carr}}*\frac{2^{W_f}}{f_s}$

其中FW_carr为载波频率控制字，f_carr为载波频率，f_s为系统采样率，W_f为载波NCO位宽。

数据速率要换算为数据NCO控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{data}}=f_{\mathrm{data}}*\frac{2^{W_d}}{f_s}$

其中FW_data为数据NCO控制字，f_data为数据速率，f_s为系统采样率，W_d为数据NCO位宽。

扩频码速率要换算为扩频码NCO控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{code}}=f_{\mathrm{code}}*\frac{2^{W_c}}{f_s}$

其中FW_code为扩频码NCO控制字，f_code为扩频码速率，f_s为系统采样率，W_c为扩频码NCO位宽。

环路滤波器系数由环路自然谐振角频率、相干积分时间、系统采样率和量化倍数共同决定。

载波环环路滤波器系数计算公式如下：

锁频环系数：

$C_{f1}={\mathrm{\&omega;}}_{0f}^2*T*\frac{1}{2\mathrm{\&pi;}}*\frac{2^{W_f}}{f_s}*2^{N_f}$

$C_{f2}=a_2{\mathrm{\&omega;}}_{0f}*\frac{1}{2\mathrm{\&pi;}}*\frac{2^{W_f}}{f_s}*2^{N_f}$

其中a₂=1.414，B_nf=0.53ω_0f，ω_0f为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_f为载波NCO位宽，N_f为系数量化位数（见图4、图5）。

锁相环系数：

$C_{p1}={\mathrm{\&omega;}}_{0p}^3*T^2*\frac{2^{W_p}}{f_s}*2^{N_p}$

$C_{p2}=a_3{\mathrm{\&omega;}}_{0p}^2*T*\frac{2^{W_p}}{f_s}*2^{N_p}$

$C_{p3}=b_3{\mathrm{\&omega;}}_{0p}*\frac{2^{W_p}}{f_s}*2^{N_p}$

其中a₃=1.1，b₃=2.4，B_np=0.7845ω_0p，ω_0p为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_p为载波NCO位宽，N_p为系数量化位数（见图4、图5）。

码环环路滤波器系数计算公式如下：

$C_{c1}=\frac{D}{2}{\mathrm{\&omega;}}_{0c}^2*T*\frac{2^{W_c}}{f_s}*2^{N_c}$

$C_{c2}=\frac{D}{2}{a}_2{\mathrm{\&omega;}}_{0c}*\frac{2^{W_c}}{f_s}*2^{N_c}$

其中a₂=1.414，B_nc=0.53ω_0c，ω_0c为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_c为扩频码NCO位宽，N_c为系数量化位数，D为码间距（见图6、图7）。

位同步环环路滤波器系数计算公式如下：

$C_{d1}={\mathrm{\&omega;}}_{0d}^2*T*\frac{2^{W_d}}{f_s}*2^{N_d}$

$C_{d2}=a_2{\mathrm{\&omega;}}_{0d}*\frac{2^{W_d}}{f_s}*2^{N_d}$

其中a₂=1.414，B_nd=0.53ω_0d，ω_0d为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_d为数据NCO位宽，N_d为系数量化位数。

步骤三：数字下变频

输入的模拟中频信号经模数转换器ADC采样后，变为数字中频信号，数字中频信号与本地复现的数字中频载波相乘即可实现数字下变频。如图2所示，数字中频信号与本地载波NCO控制产生的sin和cos相乘，完成数字下变频，得到两路下变频结果，分别是同相I路的I_down和正交Q路Q_down。

步骤四：数字下变频结果与扩频码做相关运算

扩频码频率控制字控制扩频码NCO生成扩频码时钟，扩频码时钟驱动扩频码发生器生成超前E支路扩频码，E支路扩频码经延时后得到即时P支路扩频码和滞后L支路扩频码。数字下变频结果I_down和Q_down，分别根据步骤一生成的载波环及码环的相关器相干积分脉冲与本地扩频码发生器的超前E、即时P、滞后L支路扩频码做相关运算，输出结果为I_E、I_P、I_L、Q_E、Q_P、Q_L。I路下变频结果根据同相脉冲与即时P支路扩频码做相关运算，输出结果为I_edge；I路下变频结果根据中相脉冲与即时P支路扩频码做相关运算，输出结果为I_half。（见图3）

其中，I_E为I支路超前相干积分结果；I_P为I支路即时相干积分结果；

I_L为I支路滞后相干积分结果；Q_E为Q支路超前相干积分结果；

Q_P为Q支路即时相干积分结果；Q_L为Q支路滞后相干积分结果；

I_edge为同相脉冲支路相干积分果；I_half为中相脉冲支路相干积分果。

步骤五：相干积分结果鉴频鉴相及滤波

相干积分结果I_P、Q_P用于载波环鉴频鉴相，鉴频及鉴相结果输出给二阶辅助三阶的载波环环路滤波器（见图4、图5），滤波结果反馈控制步骤三中的本地载波NCO。相干积分结果I_E、I_L、Q_E、Q_L用于码环鉴相，鉴相结果输出给码环环路滤波器（见图6、图7），滤波结果反馈控制步骤四的本地扩频码NCO。相干积分结果I_edge、I_half用于位同步环鉴相，鉴相结果输出给位同步环环路滤波器，位同步环环路滤波器与码环环路滤波器相同，滤波结果反馈控制数据NCO。

通过上述五个步骤达到对扩频码速率和数据速率可变的非相干直接序列扩频信号的通用跟踪。

3、优点及效果：

本发明提出了一种适用于非相干直接序列扩频信号的通用跟踪方法，该方法整体结构采用三个跟踪环路完成跟踪的功能,能够适应较大的动态范围，扩频码速率在1Mbps到12Mbps范围内可配置，数据速率在100bps到200Kbps范围内可配置，具有很大的灵活性。该方法易于在FPGA内实现，使用时将参数提前计算好配置给跟踪模块，即可跟踪所配参数对应的非相干直接扩频信号，大大缩短了设备研发周期和人力成本。

附图说明

图1非相干原理框图

图2数字下变频DDC示意图

图3下变频结果与本地扩频码相关运算示意图

图4载波环环路滤波器示意图

图5载波环环路滤波器实现图

图6码环环路滤波器示意图

图7码环环路滤波器实现图

图8位同步环路滤波器实现图

图9同相脉冲及中相脉冲与信息比特关系示意图

图10为本发明流程框图

图中符号说明如下：

P1      载波环及码环相干积分脉冲

P2      同相脉冲

P3      中相脉冲

DDC     数字下变频

I_down   I路下变频结果

Q_down   Q路下变频结果

I_E      I支路超前相干积分结果

I_P      I支路即时相干积分结果

I_L      I支路滞后相干积分结果

Q_E      Q支路超前相干积分结果

Q_P      Q支路即时相干积分结果

Q_L      Q支路滞后相干积分结果

I_edge   同相脉冲支路相干积分果

I_half   中相脉冲支路相干积分果

NCO     数控振荡器

sin     正弦本地载波

cos     余弦本地载波

C_f1     二阶锁频环系数

C_f2     二阶锁频环系数

C_p1     三阶锁相环系数

C_p2     三阶锁相环系数

C_p3     三阶锁相环系数

C_c1     二阶码环系数

C_c2     二阶码环系数

C_d1     二阶位同步环系数

C_d2     二阶位同步环系数

N_f    二阶锁频环系数量化位数

N_c    二阶码环环系数量化位数

N_d    二阶位同步环系数量化位数

具体实施方式

下面通过一个具体实施实例来阐述本发明所提出的适用于非相干直接序列扩频信号的通用跟踪方法的一种实现方式。

该方法可在Xilinx公司的FPGA V5系列芯片XC5VSX240T中实现，ADC和FPGA系统工作时钟均为100MHz，输入数字中频信号载波中心频率为70MHz，采用分块处理思想，实现总体框图如图1所示，需要的配置的参数包括：载波中心频率、扩频码速率和数据速率三者的频率控制字，环路滤波器系数。

见图10，本发明一种通用的非相干直接序列扩频信号跟踪方法，其具体实现过程如下：

1.确定相干积分时间并生产本地积分脉冲

按照步骤一的公式，根据数据速率R_b确定相干积分时间T。根据位同步环滤波输出结果，数据NCO不断自适应调整本地复现的数据速率，根据数据速率，按步骤一所述，生成P1、P2、P3三个积分脉冲，P1即指载波环及码环的相干积分脉冲，P2指同相脉冲，P3指中相脉冲。

2.计算需要配置的参数

计算公式如步骤二所示。载波NCO、扩频码NCO和数据NCO均取为32位，即W_f=W_p=W_c=W_d=32，系统采样率f_s=100M，载波中心频率f_carr、扩频码速率f_code和数据速率f_code是可配置的，实际实现时，可取f_carr=70MHz、f_code=10.23MHz、f_data=1Kbps。

载波环、码环、位同步环的带宽根据需求配置，例如可设载波环的B_np=15Hz，B_nf=10Hz，码环的B_nc=2Hz，位同步环的B_nd=1Hz；为了适应较大的相干积分时间T的变化范围，各个环路滤波器系数应放大一定的倍数，以免T比较小时，计算出的环路滤波器系数比1还小，量化位数均取为22位，即N_f=N_p=N_c=N_d=22；码相关间距D=1。

在以上参数都确定的情况下，各个环路滤波器系数只与相干积分时间T有关，相干积分时间的选取十分关键。

3.数字下变频

如图2所示，本地载波NCO根据输入的载波频率控制字生成正交的正弦sin和余弦cos，输入的数字中频信号与sin、cos分别相乘，完成数字下变频。本地载波NCO采用Xilinx的DDS IP核实现，NCO位宽取为32位，输入的数字中频信号为4位，sin和cos量化为8位。

4.下变频结果与扩频码相关

如图3所示，做相关运算，得到如下表所示的相干积分结果，相干积分结果I_E、I_P、I_L、Q_E、Q_P、Q_L的位宽为22位，I_edge、I_edge的位宽为32位。

5.鉴频鉴相及滤波

（1）载波环鉴频鉴相及滤波

由于调制的数据可能有数据跳变，载波环鉴相采用二象限鉴相，鉴相公式为

θ=arctan(Q_P/I_P)

其中θ为鉴相结果，arctan为二象限反正切函数。

为了节省硬件资源，在FPGA具体实现时，鉴频结果由相邻两次鉴相结果做差再除以单位时间得到。

载波环滤波器如图4所示，为了适应大的动态，采用二阶锁频环辅助三阶锁相环的结构。

载波环滤波器的参数分别为：

a₂=1.414，B_nf=0.53ω_0f

a₃=1.1，b₃=2.4，B_np=0.7845ω_0p

其中ω_0f和ω_0p分别是FLL和PLL环路滤波器的自然角频率，B_nf和B_np分别是FLL和PLL环路滤波器噪声带宽，由用户配置，具体实现时，可设B_nf为10Hz，B_np为15Hz。

采用双线性变换算法，将载波环路滤波器变换到离散域，并把相干积分时间T归算到滤波器系数中，同时把滤波器系数放大倍，得到载波环路滤波器的实现框图如图5所示。

（2）码环鉴频鉴相及滤波

码环鉴相采用超前、滞后相关的归一化差值作为扩频码相位误差，从而消除残留频差对相关值造成影响。

${\mathrm{error}}_{\mathrm{code}}=\frac{1}{2}\frac{E-L}{E+L}.$ $E=\sqrt{I_E^2+Q_E^2},$ $L=\sqrt{I_L^2+Q_L^2}$

码环滤波器采用如图6所示的结构。滤波器的参数为

a₂=1.414，B_nc=0.53ω_0c

其中ω_0c是码跟踪环路滤波器的自然角频率，B_nc是码跟踪环路噪声带宽，由用户配置。

采用双线性变换算法，将码环路滤波器变换到离散域，并把相干积分时间T归算到滤波器系数中，同时把滤波器系数放大

倍，得到码环路滤波器的实现框图如图7所示。

（3）位同步环鉴相及滤波

位同步鉴相使用gardner算法实现，可由同相相干积分结果I_edge和中相相干积分结果I_half完成。鉴相公式如下

error_data=I(n+0.5)*(I(n+1)-I(n))

I(n+0.5)为某次中相相干积分结果，I(n)为前一次同相相干积分结果，I(n+1)为后一次同相相干积分结果。Gardner算法具有采样点少、易于高速实现等优势，并且该算法具有与载波相位不相关的特性，在载波还没有同步的时候，有可能先完成位同步，位同步环具有一定的鲁棒特性。图9为同相脉冲及中相脉冲与信息比特关系示意图。

位同步环的滤波器结构与码环滤波器的结构相同，如图8所示。

该方法为解决非相干直接扩频信号的通用跟踪提供了一条非常有效的方法途径，可广泛应用于航空航天等涉及扩频信号处理的领域。

Claims (1)

1.一种通用的非相干直接序列扩频信号跟踪方法，其特征在于：该方法包含如下步骤：

步骤一：根据待跟踪的非相干直接序列扩频信号特征确定相干积分时间，并生成相干积分脉冲：

相干积分脉冲有两类，一类用于确定载波环及码环中的相关器的相干积分起始，一类用于确定位同步环的相关器的相干积分起始；

由于数据跳变的影响，载波环及码环的相关器相干积分时间应小于二分之一数据比特持续时间，而为了提高信噪比，相干积分时间应尽量长，综合考虑，在数据速率较高时，确定相干积分时间为半个数据比特持续时间；

捕获提供给跟踪的多普勒范围为±250Hz，由于数据跳变，鉴频器鉴相范围为±1/(4*T)，所以相干积分时间T最大取值为0.5ms；

位同步环相干积分起始分为同相和中相脉冲，同相脉冲在位同步环锁定时，理论上与数据跳变沿对齐，而中相脉冲处于两同相脉冲正中间，即数据中点；

数据速率为1Kbps时，半个数据比特持续时间是0.5ms，所以当数据速率大于等于1Kbps时，相关器相干积分脉冲等于同相脉冲和中相脉冲的逻辑或；

而数据速率小于1Kbps时，不能简单的把载波环及码环中的相关器相干积分时间定为0.5ms，因为在数据速率大于250bps时，以固定的0.5ms为相干积分时间，必定会有些相干积分结果是跨越数据比特的，这对之后的锁频环的影响很大，很可能会失锁；所以设定数据速率大于等于500bps且小于1Kbps时，相干积分时间取为四分之一数据比特持续时间，积分脉冲与位同步的同相脉冲和中相脉冲有关系，即在同相脉冲和中相脉冲正中间又加入一个脉冲；同理数据速率大于等于250bps且小于500bps时，相干积分时间取为八分之一数据比特持续时间；数据速率小于250bps时，相干积分时间取为0.5ms，这种情况下，积分脉冲与位定时脉冲完全独立，即可确定载波环及码环的相关器相干积分时间如下：

载波环及码环的相关器相干积分时间 $T=\left\{\begin{array}{cc}\frac{1}{2}{T}_b& R_b>=1\mathrm{Kbps}\\ \frac{1}{4}{T}_b& 500\mathrm{bps}=<R_b<1\mathrm{Kbps}\\ \frac{1}{8}{T}_b& 250\mathrm{bps}=<R_b<500\mathrm{bps}\\ 0.5\mathrm{ms}& R_b<250\mathrm{bps}\end{array}\right.$

其中T_b为数据比特持续时间，R_b为数据速率，且

综上，相干积分脉冲生成方法如下，根据数据速率，生成同相脉冲和中相脉冲，之后再由数据速率，确定载波环及码环的相关器相干积分时间T，即确定了载波环及码环的相关器的相干积分脉冲周期为T，并注意到当T小于0.5ms时，载波环及码环的相关器相干积分脉冲与同相脉冲有对应的相位关系，由此生成载波环及码环的相关器相干积分脉冲；

步骤二：计算需要配置的参数

为了能够跟踪锁定不同扩频码速率、不同数据速率的非相干直接序列扩频信号，需要根据相干积分时间计算出跟踪所需的配置参数；

需要配置的参数有载波中心频率、数据速率、扩频码速率、环路滤波器系数；

载波中心频率要换算为载波频率控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{carr}}=f_{\mathrm{carr}}*\frac{2^{W_f}}{f_s}$

其中FW_carr为载波频率控制字，f_carr为载波频率，f_s为系统采样率，W_f为载波NCO位宽；

数据速率要换算为数据NCO控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{data}}=f_{\mathrm{data}}*\frac{2^{W_d}}{f_s}$

其中FW_data为数据NCO控制字，f_data为数据速率，f_s为系统采样率，W_d为数据NCO位宽；

扩频码速率要换算为扩频码NCO控制字，计算公式如下：

${\mathrm{FW}}_{\mathrm{code}}=f_{\mathrm{code}}*\frac{2^{W_c}}{f_s}$

其中FW_code为扩频码NCO控制字，f_code为扩频码速率，f_s为系统采样率，W_c为扩频码NCO位宽；

环路滤波器系数由环路自然谐振角频率、相干积分时间、系统采样率和量化倍数共同决定；

载波环环路滤波器系数计算公式如下：

锁频环系数：

$C_{f1}={\mathrm{\&omega;}}_{0f}^2*T*\frac{1}{2\mathrm{\&pi;}}*\frac{2^{W_f}}{f_s}*2^{N_f}$

$C_{f2}=a_2{\mathrm{\&omega;}}_{0f}*\frac{1}{2\mathrm{\&pi;}}*\frac{2^{W_f}}{f_s}*2^{N_f}$

其中a₂=1.414，B_nf=0.53ω_0f，ω_0f为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_f为载波NCO位宽，N_f为系数量化位数；

锁相环系数：

$C_{p1}={\mathrm{\&omega;}}_{0p}^3*T^2*\frac{2^{W_p}}{f_s}*2^{N_p}$

$C_{p2}=a_3{\mathrm{\&omega;}}_{0p}^2*T*\frac{2^{W_p}}{f_s}*2^{N_p}$

$C_{p3}=b_3{\mathrm{\&omega;}}_{0p}*\frac{2^{W_p}}{f_s}*2^{N_p}$

其中a₃=1.1，b₃=2.4，B_np=0.7845ω_0p，ω_0p为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_p为载波NCO位宽，N_p为系数量化位数；

码环环路滤波器系数计算公式如下：

$C_{c1}=\frac{D}{2}{\mathrm{\&omega;}}_{0c}^2*T*\frac{2^{W_c}}{f_s}*2^{N_c}$

$C_{c2}=\frac{D}{2}{a}_2{\mathrm{\&omega;}}_{0c}*\frac{2^{W_c}}{f_s}*2^{N_c}$

其中a₂=1.414，B_nc=0.53ω_0c，ω_0c为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_c为扩频码NCO位宽，N_c为系数量化位数，D为码间距；

位同步环环路滤波器系数计算公式如下：

$C_{d1}={\mathrm{\&omega;}}_{0d}^2*T*\frac{2^{W_d}}{f_s}*2^{N_d}$

$C_{d2}={\mathrm{\&alpha;}}_2{\mathrm{\&omega;}}_{0d}*\frac{2^{W_d}}{f_s}*2^{N_d}$

其中a₂=1.414，B_nd=0.53ω_0d，ω_0d为环路自然谐振角频率，T为相干积分时间，f_s为系统采样率，W_d为数据NCO位宽，N_d为系数量化位数；

步骤三：数字下变频

输入的模拟中频信号经模数转换器ADC采样后，变为数字中频信号，数字中频信号与本地复现的数字中频载波相乘即可实现数字下变频；数字中频信号与本地载波NCO控制产生的sin和cos相乘，完成数字下变频，得到两路下变频结果，分别是同相I路的I_down和正交Q路Q_down；

步骤四：数字下变频结果与扩频码做相关运算

扩频码频率控制字控制扩频码NCO生成扩频码时钟，扩频码时钟驱动扩频码发生器生成超前E支路扩频码，E支路扩频码经延时后得到即时P支路扩频码和滞后L支路扩频码；数字下变频结果I_down和Q_down，分别根据步骤一生成的载波环及码环的相关器相干积分脉冲与本地扩频码发生器的超前E、即时P、滞后L支路扩频码做相关运算，输出结果为I_E、I_P、I_L、Q_E、Q_P、Q_L；I路下变频结果根据同相脉冲与即时P支路扩频码做相关运算，输出结果为I_edge；I路下变频结果根据中相脉冲与即时P支路扩频码做相关运算，输出结果为I_half；

其中，I_E为I支路超前相干积分结果；I_P为I支路即时相干积分结果；

I_L为I支路滞后相干积分结果；Q_E为Q支路超前相干积分结果；

Q_P为Q支路即时相干积分结果；Q_L为Q支路滞后相干积分结果；

I_edge为同相脉冲支路相干积分果；I_half为中相脉冲支路相干积分果；

步骤五：相干积分结果鉴频鉴相及滤波

相干积分结果I_P、Q_P用于载波环鉴频鉴相，鉴频及鉴相结果输出给二阶辅助三阶的载波环环路滤波器，滤波结果反馈控制步骤三中的本地载波NCO；相干积分结果I_E、I_L、Q_E、Q_L用于码环鉴相，鉴相结果输出给码环环路滤波器，滤波结果反馈控制步骤四的本地扩频码NCO，相干积分结果I_edge、I_half用于位同步环鉴相，鉴相结果输出给位同步环环路滤波器，位同步环环路滤波器与码环环路滤波器相同，滤波结果反馈控制数据NCO；

通过上述五个步骤达到对扩频码速率和数据速率可变的非相干直接序列扩频信号的通用跟踪。

Images