CN108988906A - 一种数据速率可变的非相干扩频通信装置 - Google Patents

Abstract

本发明公开了一种数据速率可变的非相干扩频通信装置，涉及实现在低信噪比条件下，数据速率逐比特可变，扩频码速率可配置,抗多普勒性能强，同步速度快的非相干扩频调制解调数据传输。其中采用频率扫描、并行部分相干结合非相干累积实现大频偏范围的非相干扩频信号的快速捕获，采用数字平均滤波结合平方滤波实现非相干扩频信号的符号定时同步。该发明具有集成化程度高、可移植性强、重量轻、功耗低、整机调试工作量小、接口简单灵活、功能易扩展、性能稳定可靠等特点，整套电路设备集成于一个长292mm、宽185mm、高28mm的方形终端内，重量为0.6kg，特别适合于体积和重量受限的机载卫星通信系统中作为非相干扩频调制解调信道传输终端应用。

Description

一种数据速率可变的非相干扩频通信装置

技术领域

本发明涉及卫星通信系统中的一种数据速率可变的非相干扩频通信装置，属于卫星中继通信技术领域。特别适用于用作机载卫星中继通信系统中的信号的收发传输装置。

背景技术

扩频体制由于抗干扰能力强、保密性良好、易于组网、具有较强的抗多径和衰落能力、并具有多址能力和高精度测距能力等优点,无论在通信领域还是导航测距领域都得到了广泛应用。非相干扩频是扩频的一种特例,在非相干扩频系统中,信息数据时钟与扩频码时钟为非同源钟。在卫星中继通信应用系统中，在保证测距精度的同时，要在测距信道上复用数传的数据。为了接口简单、应用灵活，所以允许数据时钟和测距码时钟不同源。这就是典型的非相干直接序列扩频在实际系统中的应用。在非相干扩频系统中,信息的时钟和扩频码时钟非相干,所以信息符号的跳变时刻和扩频码相位无确定关系,数据率和扩频码率从理论上讲可以独立设置。非相干带来了更大的灵活性，但同时也给通信装置的设计提出了更高要求。特别是在低信噪比情况下，非相干扩频信号的接收采用常规方法已无法有效解调信号，同时，机载终端要兼容多种数据速率和扩频码速率并且需要适应相对运动引起的多普勒频偏也对通信装置的设计提出了更高的要求。

发明内容

鉴于背景技术中提及的低信噪比条件下的数据速率可变的非相干扩频通信的技术难度，本发明的目的在于提供了一种新的在低信噪比条件下，数据速率可变的非相干扩频的通信装置，本发明还具有数据速率逐比特可变、同步时间短、抗多普勒性能强、设备小型化、集成度高、性能稳定可靠、重量轻、功耗低、实现简单等特点。

本发明的目的是这样实现的：

一种数据速率可变的非相干扩频通信装置，包括相互连接的非相干扩频调制电路A、中频调制解调电路B、非相干扩频解调电路C、监控电路D和电源电路E；其中非相干扩频调制电路A用于接收监控电路D发送的监控信息，并进行解析后分发至其内部数字模块，同时解析出中频收发频率及发送增益信息指令输出至中频调制解调电路B；还用于接收对外数据接口输入的数据信号，调制成基带信号后输出至中频调制解调电路B；中频调制解调电路B用于根据中频发频率及发送增益信息指令完成基带信号到S频段的信号的变频处理，将变频后的非相干扩频调制信号通过装置中频出接口输出；中频调制解调电路B还用于通过装置对外中频入接口接收非相干扩频中频信号，根据中频收频率指令完成S频段信号到基带信号的变频处理，输出至非相干扩频解调电路C，中频调制解调电路B的中频收发频率及发送增益信息指令由非相干扩频调制电路A解析后转发，中频调制解调电路B的中频解调参考时钟由非相干扩频解调电路C输入；非相干扩频解调电路C用于将变频后的信号进行非相干扩频解调处理，输出解调后的时钟到装置对外时钟接口，输出解调数据信号到装置对外数据接口，还用于将监控信息上报至监控电路D，还用于产生中频解调参考时钟输出到中频调制解调电路B；监控电路D用于接收外部串口输入的监控信息，解析处理后将非相干扩频调制电路A和中频调制解调电路B的配置信息输出至非相干扩频调制模块A，还用于将非相干扩频解调电路C上报的监控信息解析后从外部串口输出。

其中，非相干扩频调制电路A包括监控解析单元1、数据速率产生单元2、扩频码速率产生单元3、信息编码单元4和基带扩频单元5；所述的监控解析单元1用于根据监控电路D输入的监控信息，解析出监控下发的数据速率指令输出至数据速率产生单元2，解析出扩频码速率指令输出至扩频码速率产生单元3，解析出中频收发频率及发送增益信息指令输出至中频调制解调单元B；数据速率产生单元2用于按照输入的监控数据速率指令产生速率逐比特可变的数据时钟，输出至信息编码单元4；信息编码单元4用数据速率产生单元2产生的数据时钟对装置外部输入端口的数据信号进行编码处理，输出编码后的信号给基带扩频单元5；扩频码速率产生单元3用于按照输入的扩频码速率指令产生扩频码时钟，输出至基带扩频单元5；基带扩频单元5用扩频码时钟对编码后的信号进行扩频处理生成基带信号，并输出至中频调制解调电路B。

其中，基带扩频单元5包括码发生器模块501、非相干扩频模块502、符号映射模块503和成形滤波模块504；码发生器模块501在扩频码速率产生单元3产生的扩频码时钟驱动下，生成扩频码序列，输出扩频码序列至非相干扩频模块502；非相干扩频模块502根据扩频码速率产生单元3产生的扩频码时钟和码发生器模块501输出的扩频码序列对信息编码单元4输出的编码后的信号进行扩频乘积运算，输出非相干扩频信号至符号映射模块503；符号映射模块503在扩频码速率产生单元3产生的扩频码时钟即非相干扩频调制符号时钟的驱动下，将非相干扩频模块502输出的非相干扩频信号进行符号映射，输出符号序列至成形滤波模块504；成形滤波模块504将扩频码速率产生单元3输出的扩频码时钟进行数字倍频，产生高倍的扩频码速率时钟，在高倍扩频码速率时钟的驱动下对符号映射模块503输入的符号序列进行基带成形滤波，输出滤波后的基带信号至中频调制解调电路B。

其中，中频调制解调电路B包括中频调制单元6和中频解调单元7；所述的中频调制单元6用于将非相干扩频调制电路A输出的基带信号经过D/A变换、根据非相干扩频调制电路A解析转发的中频发频率及发送增益信息指令进行中频变频和调制，输出非相干扩频调制信号至装置的中频输出接口，完成装置的发送功能；中频解调单元7用于接收装置中频入接口的非相干扩频中频信号和非相干扩频解调电路C的输入的中频解调参考时钟，根据非相干扩频调制电路A解析转发的中频收频率指令将非相干扩频中频信号经过中频放大、变频处理和A/D变换，完成S频段信号到基带信号的变频处理并输出至非相干扩频解调电路C。

其中，非相干扩频解调电路C包括解调预处理单元8、扩频码捕获单元9、扩频码跟踪单元10、扩频码解扩单元11、平均滤波单元12、数据符号同步单元13、多普勒补偿单元14、载波相位同步单元15、数字频率及相位变换单元16和译码输出单元17；所述的解调预处理单元8用于接收中频调制解调电路B输出的解调信号，并进行自动增益控制、带通采样、数字下变频、低通滤波、数字重采样、抽取滤波、匹配滤波和数字幅度调整处理，输出量化最大幅度的基带数字信号至扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11，产生带通采样时钟输出至中频调制解调电路B作为中频解调参考时钟，产生8倍的扩频码时钟输出到扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11作为驱动时钟，产生8倍的逐比特可变的数据速率时钟作为平均滤波单元12模块的使能信号，作为数据符号同步单元13的参考时钟；扩频码捕获单元9在解调预处理单元8输出的8倍扩频码时钟的驱动下完成基带数字信号的扩频码捕获，输出捕获的扩频码至扩频码跟踪单元10，输出捕获同步信号和码字产生指示至扩频码跟踪单元10和扩频码解扩单元11；扩频码跟踪单元10在解调预处理单元8输出的8倍扩频码时钟的驱动下，根据扩频码捕获单元9输出的捕获同步信号、码字产生指示，完成基带数字信号扩频码跟踪，输出本地、超前、滞后三路码序列至扩频码解扩单元11；扩频码解扩单元11根据扩频码跟踪单元10输出本地、超前、滞后三路码序列，调整解调预处理单元8输出的8倍扩频码时钟完成基带数字信号的解扩，输出解扩后的数据至平均滤波单元12；平均滤波单元12在解调预处理单元8产生的8倍的逐比特可变的数据速率时钟驱动下，对扩频码解扩单元11输出的解扩后的数据信号进行滑动平均滤波，输出8倍的逐比特可变的数据速率的数据信号至数据符号同步单元13；数据符号同步单元13在解调预处理单元8产生的8倍的逐比特可变的数据速率时钟的驱动下，对数据信号进行定时同步，输出定时同步数据信号至多普勒补偿单元14、载波相位同步单元15和数字频率及相位变换单元16，输出定时同步时钟信号至多普勒补偿单元14、载波相位同步单元15、数字频率及相位变换单元16和译码输出单元17；多普勒补偿单元14对数据符号同步单元13输出的定时同步数据信号进行频偏估计处理，输出多普勒频偏信号至数字频率及相位变换单元16；载波相位同步单元15对数据符号同步单元13输出的定时同步数据信号进行载波相位估计处理，输出载波相位误差信号至数字频率及相位变换单元16；数字频率及相位变换单元16对多普勒频偏信号及载波相位误差信号进行环路滤波处理后驱动数据符号同步单元13输出的定时同步数据信号完成数字变频及相位纠正处理，输出频率补偿和相位纠正后的数字信号至译码输出单元17；译码输出单元17在数据符号同步单元13输出的定时同步时钟信号驱动下对数字频率及相位变换单元16输出的数字信号进行译码纠错处理，输出解调译码后的时钟和数据至装置接口,同时将各时钟状态通过内部端口输出至监控电路D，完成装置的接收功能。

其中，所述的解调预处理单元8包括预处理时钟产生模块801、带通采样模块802、自动增益控制模块803、数字下变频模块804、低通滤波器模块805、数字重采样模块806、数字抽取采样模块807、匹配滤波器模块808和数字幅度调整模块809；预处理时钟产生模块801用于产生三个固定时钟信号作为信号处理的同步时钟，第一个产生固定的预处理时钟输出至中频调制解调电路B作为中频解调参考时钟，并分别输出至带通采样模块802、自动增益控制模块803、数字下变频模块804和低通滤波器模块805作为驱动时钟；第二个产生32倍的扩频码时钟，作为数字重采样模块806的重采样时钟，并作为数字抽取采样模块807和匹配滤波器模块808的驱动时钟；第三个产生8倍的逐比特可变的数据速率时钟，作为平均滤波单元12模块的使能信号，并作为数据符号同步单元13的参考时钟；带通采样模块802在预处理时钟产生模块801产生的固定预处理时钟驱动下接收中频调制解调电路B输出的零中频信号，输出数字解调信号至自动增益控制模块803；自动增益控制模块803将数字解调信号经过相关运算，自动调整信号的功率，输出期望功率值的数字解调信号至数字下变频模块804；数字下变频模块804将期望功率值的数字解调信号经过数字下变频，输出基带数字信号至低通滤波器模块805；低通滤波器模块805将基带数字信号进行低通滤波，输出滤波后的基带信号至数字重采样模块806；数字重采样模块806在预处理时钟产生模块801产生的32倍扩频码时钟驱动下，将滤波后的基带信号进行插值重采样，重采样至扩频码速率的32倍，输出采样率为32倍扩频码符号速率的数字重采样信号至数字抽取采样模块807；数字抽取采样模块807在预处理时钟产生模块801产生的32倍扩频码时钟驱动下，经过抽取滤波运算，将数字重采样模块806输出的32倍扩频码符号速率的数字重采样信号抽取至8倍的扩频码符号速率，输出抽取后的数据和使能信号至匹配滤波器模块808；匹配滤波器模块808的匹配系数对应成非相干扩频调制电路A的成形系数，进行8倍的匹配处理输出8倍的匹配后数字信号至数字幅度调整模块809，输出8倍扩频码时钟作为数字幅度调整模块809、扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11的驱动时钟；数字幅度调整模块809对匹配滤波器模块808输出的数字信号进行相关运算及幅度调整，输出量化至最大幅度的数字基带信号至扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11。

其中，扩频码捕获单元9包括码发生器模块901、频率扫描模块902、部分相干运算模块903、非相干累积模块904和捕获判决模块905；码发生器模块901在解调预处理单元8输出的8倍扩频码时钟的驱动下，根据捕获判决模块905输出的码字产生指示产生本地扩频码，输出本地扩频码分别至部分相干运算模块903、扩频码跟踪单元10和扩频码解扩单元11；频率扫描模块902采用步进扫描的方式，多次改变频率，对解调预处理单元8输出的数字基带信号进行变频处理，降低扩频码捕获频偏的敏感度，输出变频后的信号至部分相干运算模块903；部分相干运算模块903将频率扫描模块902输出的信号与码发生器模块901输出的本地扩频码进行分段相干运算，输出部分相干运算值至非相干累积模块904；非相干累积模块904对部分相干运算模块903输入的相干值进行非相干累积，输出非相干累积后的捕获相关值至捕获判决模块905；捕获判决模块905对非相干累积模块904输出的捕获相关值按扩频码周期进行捕获相关峰判决，输出捕获同步信号和码字产生指示，将输出的码字产生指示发送至发生器模块901，将捕获同步信号和码字产生指示均输出至扩频码跟踪单元10和扩频码解扩单元11。

其中，扩频码跟踪单元10包括延迟锁定跟踪环鉴别器模块1001、环路滤波器模块1002和超前滞后码发生器模块1003；延迟锁定跟踪环鉴别器模块1001在解调预处理单元8输出的8倍扩频码时钟的驱动下，对解调预处理单元8输出的数字信号与扩频码捕获单元9输出的本地扩频码进行超前、当前、滞后三路积分运算，输出跟踪环路误差信号至环路滤波器模块1002；环路滤波器模块1002对跟踪环误差信号进行二阶环路滤波处理，将滤波后的跟踪环误差信号输出至超前滞后码发生器模块1003；超前滞后码发生器模块1003根据扩频码捕获单元9输出的捕获同步信号和码字产生指示，与环路滤波器模块1002输出的误跟踪环误差信号进行加法运算，输出本地、超前、滞后三路码序列至扩频码解扩单元11。

其中，扩频码解扩单元11包括数字相关器模块1101、相关值判决模块1102、解扩码钟产生模块1103和信号解扩模块1104；数字相关器模块1101在解调预处理单元8输出的8倍扩频码时钟驱动下，将扩频码捕获单元9输出的捕获同步信号的指示作为相关运算的起始位置，将解调预处理单元8输出的数字基带信号分别和解扩频码跟踪单元10输出的本地、超前、滞后三支路码序列进行滑动相关，输出滑动相关运算结果至相关值判决模块1102；相关值判决模块1102对相关值进行统计和比较，输出超前、滞后两路数据的功率误差至解扩码钟产生模块1103，输出相关值最大支路至信号解扩模块1104；解扩码钟产生模块1103根据误差来调整从解调预处理单元8输入的8倍码片钟产生解扩码片时钟输出至解扩模块1104；解扩模块1104在解扩码片时钟驱动下，对相关值判决模块1102输出的相关值最大支路信号进行解扩处理，输出解扩后的数据信号至平均滤波单元12。

本发明与背景技术相比，具有如下优点：

1.本发明是一种数据速率可变的非相干扩频通信装置，涉及实现在低信噪比条件下，数据速率2.4K～512K逐比特可变，扩频码速率3Mcps～12Mcps倍频分档可配置,抗多普勒频偏范围±25KHZ，中频频率工作在S频段的非相干扩频调制解调。可以在机载卫星通信系统中得到广泛应用。

2.本发明采用频率扫描+并行部分相干+非相干累积方式可实现对不同扩频比的非相干扩频信号的扩频码的快速捕获，采用数字幅度平均滤波+平方滤波的方法实现数据速率逐比特可变的非相干扩频信号的数据符号定时同步。可以实现大频偏动态范围，数据速率可变，扩频码速率可配置的非相干扩频信号的快速正确解调，信号的信噪比恶化小于0.5dB。

3.本发明采用模块化设计、功能易扩展、集成化程度高、可移植性强，功耗低，整机调试工作量小，性能稳定可靠，接口简单灵活，结构简单。

4.本发明采用小型化设计，结构简单，内部紧凑，实现复杂度很低，具有推广应用价值。

附图说明

图1是本发明实施例的电原理方框图。

图2是本发明的单元原理方框图。

图3是本发明基带扩频单元5的电原理图。

图4是本发明解调预处理单元8的电原理图。

图5是本发明扩频码捕获单元9的电原理图。

图6是本发明扩频码跟踪单元10的电原理图。

图7是本发明扩频码解扩单元11的电原理图。

图2～7中虚线表示时钟信号，实线表示数据信号。

具体实施方式

参照图1至图7，本发明由非相干扩频调制电路A、中频调制解调电路B、非相干扩频解调电路C、监控电路D和电源电路E组成。其中非相干扩频调制电路A由输入接口2接收装置对外数据接口输入的数据信号，通过输出端口1输出至中频调制解调电路B的输入端口1；中频调制解调电路B完成基带信号到S频段的信号的变频处理，将变频后的信号通过输出端口2输出至装置中频出接口；由输入接口3接收装置对外中频入接口输入的中频信号，完成S频段信号到基带信号的变频处理，通过输出端口4至非相干扩频解调电路C的输入端口1；中频调制解调电路B的参考时钟由输入端口5从非相干扩频解调电路C的输出端口2输入；非相干扩频解调电路C将变频后的信号进行非相干扩频解调处理，输出解调后的时钟到装置对外时钟接口3，输出解调数据信号到装置对外数据接口4；监控电路D接收外部串口3输入的监控信息，解析处理后将非相干扩频调制电路A和中频调制解调电路B的配置信息通过输出端口1输入到至非相干扩频调制模块A输入端口3，非相干扩频调制电路A对监控信息进行解析后分发至其内部数字模块，同时通过输出端口4输入至中频调制解调电路B的输入端口6，非相干扩频解调电路C通过输出端口5输出监控上报信息至监控电路D的输入端口2，监控电路D内部解析后从外部串口3输出。

其中，非相干扩频调制电路A包括监控解析单元1、数据速率产生单元2、扩频码速率产生单元3、信息编码单元4、基带扩频单元5。所述的监控解析单元1用于根据输入端口JK1下发的串口监控数据，解析出监控下发的数据速率指令输出至数据速率产生单元2，解析出扩频码速率指令输出至扩频码速率产生单元3，解析出中频收发频率及发送增益信息指令输出至中频调制解调单元B；数据速率产生单元2用于非相干扩频调制电路按照监控解析单元1解析出的数据速率指令产生速率逐比特可变的数据时钟，作为编码单元4的输入数据信息的同步时钟，实例采用专用时钟芯片AD9912制作。扩频码速率产生单元3用于非相干扩频调制电路按照内监控解析单元1解析出的扩频码速率指令产生扩频码时钟，作为基带扩频单元5的非相干扩频信号的码速率的同步时钟和扩频调制的符号时钟，实例采用专用时钟芯片AD9952制作。信息编码单元4用数据速率产生单元2产生的数据时钟对装置外部输入端口IN1的信息信号进行编码处理，输出编码后的信号，给基带扩频单元5进行扩频处理。基带扩频单元5包括码发生器模块501、非相干扩频模块502、符号映射模块503、成形滤波模块504。码发生器模块501在扩频码速率产生单元3产生的码时钟驱动下，生成扩频码序列，输出扩频码至非相干扩频模块502；非相干扩频模块502根据扩频码速率产生单元3产生的码时钟和码发生器模块501产生的码序列对信息编码单元4输出的编码信号进行扩频乘积运算，输出非相干扩频至符号映射模块503；符号映射模块503在扩频码速率产生单元3产生的非相干扩频调制符号时钟的驱动下，将非相干扩频模块502输出的扩频信号进行符号映射，输出符号序列至成形滤波模块504；成形滤波模块504将扩频码速率产生单元3输出的扩频码时钟进行数字倍频，输出高倍的扩频码速率时钟，在高倍扩频码速率时钟的驱动下对符号映射模块503输入的符号序列进行基带成形滤波，输出滤波后的信号至中频调制解调电路，各个功能模块采用单片FPGA芯片XC5VSX95T制作。

其中，中频调制解调电路B包括中频调制单元6、中频解调单元7。所述的所述的中频调制单元6将非相干扩频调制电路输出的基带调制信号经过D/A变换、根据非相干扩频调制电路A解析转发的中频发频率及发送增益信息指令进行中频变频、调制，输出非相干扩频调制信号至装置的中频出接口OUT1，完成装置的发送功能；其中，中频解调单元7用于接收装置中频入接口IN2的非相干扩频信号和非相干扩频解调电路C输入的中频解调参考时钟，根据非相干扩频调制电路A解析转发的中频收频率指令，将非相干扩频中频信号进行中频放大、变频处理，然后进行A/D变换输出数字中频信号至非相干扩频解调电路，各个功能模块采用单片AD9364芯片制作。

其中，非相干扩频解调电路C包括解调预处理单元8、扩频码捕获单元9、扩频码跟踪单元10、扩频码解扩单元11、平均滤波单元12、数据符号同步单元13、多普勒补偿单元14、载波相位同步单元15、数字频率及相位变换单元16、译码输出单元17。所述的解调预处理单元8包括预处理时钟产生模块801、带通采样模块802、自动增益控制模块803、数字下变频模块804、低通滤波器模块805、数字重采样模块806、数字抽取采样模块807、匹配滤波器模块808、数字幅度调整模块809。预处理时钟产生模块801用于产生三个固定时钟信号作为信号处理的同步时钟，第一个产生固定的预处理时钟，输出至中频调制解调电路B作为中频解调参考时钟，输出至带通采样模块802、自动增益控制模块803、数字下变频模块804和低通滤波器模块805作为驱动时钟；第二个产生32倍的扩频码时钟，作为数字重采样模块806的重采样时钟，作为数字抽取采样模块807和匹配滤波器模块808的驱动时钟；第三个产生8倍的逐比特可变的数据速率时钟，作为平均滤波单元12模块的使能信号，作为数据符号同步单元13的参考时钟；带通采样模块802在预处理时钟产生模块801产生的固定预处理时钟驱动下接收中频解调单元7输出的零中频信号，输出数字解调信号至自动增益控制模块803；自动增益控制模块803将数字解调信号经过相关运算，自动调整信号的功率，输出期望功率值的数字解调信号至数字下变频模块804；数字下变频模块804将期望功率值的数字解调信号经过数字下变频，输出基带数字信号至低通滤波器模块805；低通滤波器模块805将基带数字信号进行低通滤波，输出滤波后的基带信号至数字重采样模块806；数字重采样模块806在预处理时钟产生模块801产生的32倍扩频码时钟驱动下，将滤波后的基带信号进行插值重采样，重采样至扩频码速率的32倍，输出采样率为32倍扩频码符号速率的数字重采样信号至数字抽取采样模块807；数字抽取采样模块807在预处理时钟产生模块801产生的32倍扩频码时钟驱动下，经过抽取滤波运算，将数字重采样模块806输出的32倍扩频码符号速率的数字重采样信号抽取至8倍的扩频码符号速率，输出抽取后的数据和使能信号至匹配滤波器模块808；匹配滤波器模块808的匹配系数对应成形滤波模块504的成形系数，进行8倍的匹配处理输出8倍的匹配后数字信号至数字幅度调整模块809，输出8倍扩频码时钟作为数字幅度调整模块809、扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11的驱动时钟；数字幅度调整模块809对匹配滤波器模块808输出的数字信号进行相关运算及幅度调整，输出量化至最大幅度的数字基带信号至扩频码捕获单元9、扩频码跟踪单元10和扩频码解扩单元11。扩频码捕获单元9包括码发生器模块901、频率扫描模块902、部分相干运算模块903、非相干累积模块904和捕获判决模块905；码发生器模块901在解调预处理单元8输出的8倍扩频码时钟的驱动下，根据捕获判决模块905输出的码字产生指示产生本地扩频码，输出本地扩频码分别至部分相干运算模块903、扩频码跟踪单元10和扩频码解扩单元11；频率扫描模块902采用步进扫描的方式，多次改变频率，对解调预处理单元8输出的数字基带信号进行变频处理，降低扩频码捕获频偏的敏感度，输出变频后的信号至部分相干运算模块903；部分相干运算模块903将频率扫描模块902输出的信号与码发生器模块901输出的本地码字进行分段相干运算，输出部分相干运算值至非相干累积模块904；非相干累积模块904对部分相干运算模块903输入的相干值进行非相干累积，输出非相干累积后的捕获相关值至捕获判决模块905；捕获判决模块905对非相干累积模块904输出的捕获相关值按扩频码周期进行捕获相关峰判决，输出捕获同步信号和码字产生指示，将输出的码字产生指示发送至发生器模块901，将捕获同步信号和码字产生指示均输出至扩频码跟踪单元10和扩频码解扩单元11。扩频码跟踪单元10包括延迟锁定跟踪环鉴别器模块1001、环路滤波器模块1002和超前滞后码发生器模块1003；延迟锁定跟踪环鉴别器模块1001在解调预处理单元8输出的8倍扩频码时钟的驱动下，对解调预处理单元8输出的数字信号与扩频码捕获单元9输出的本地扩频码进行超前、当前、滞后三路积分运算，输出跟踪环路误差信号至环路滤波器模块1002；环路滤波器模块1002对跟踪环误差信号进行二阶环路滤波处理，将滤波后的跟踪环误差信号输出至超前滞后码发生器模块1003；超前滞后码发生器模块1003根据扩频码捕获单元9输出的捕获同步信号和码字产生指示，与环路滤波器模块1002输出的误跟踪环误差信号进行加法运算，输出本地、超前、滞后三路码序列至扩频码解扩单元11。扩频码解扩单元11包括数字相关器模块1101、相关值判决模块1102、解扩码钟产生模块1103和信号解扩模块1104；数字相关器模块1101在解调预处理单元8输出的8倍扩频码时钟驱动下，将扩频码捕获单元9输出的捕获同步信号的指示作为相关运算的起始位置，将解调预处理单元8输出的数字基带信号分别和解扩频码跟踪单元10输出的本地、超前、滞后三支路码序列进行滑动相关，输出滑动相关运算结果至相关值判决模块1102；相关值判决模块1102对相关值进行统计和比较，输出超前、滞后两路数据的功率误差至解扩码钟产生模块1103，输出相关值最大支路至信号解扩模块1104；解扩码钟产生模块1103根据误差来调整从解调预处理单元8输入的8倍码片钟产生解扩码片时钟至解扩模块1104；解扩模块1104在解扩码片时钟驱动下，对相关值判决模块1102输出的相关值最大支路信号进行解扩处理，输出解扩后的数据信号至平均滤波单元12。平均滤波单元12在解调预处理单元8产生的8倍的逐比特可变的数据速率时钟驱动下，对扩频码解扩单元11输出的解扩数据进行滑动平均滤波，输出8倍的逐比特可变的数据速率的数据信号至数据符号同步单元13。数据符号同步单元13在8倍的逐比特可变的数据速率时钟的驱动下，对数据符合进行定时同步，输出符号同步的数据信号至多普勒补偿单元14、载波相位同步单元15和数字频率及相位变换单元16，输出符号同步时钟至多普勒补偿单元14、载波相位同步单元15、数字频率及相位变换单元16和译码输出单元17。多普勒补偿单元14对数据符号同步单元13输出的定时同步数据信号进行频偏估计处理，输出多普勒频偏信号至数字频率及相位变换单元16。载波相位同步单元15对数据符号同步单元13输出的定时同步数据信号进行载波相位估计处理，输出载波相位误差信号至数字频率及相位变换单元16。数字频率及相位变换单元16对多普勒补偿单元14和载波相位同步单元15输出的频偏误差及相位误差进行环路滤波处理后驱动数据符号同步单元13输出的符号同步的数据信号完成数字变频及相位纠正处理，输出频率补偿和相位纠正后的数字信号至译码输出单元17。译码输出单元17对数字频率及相位变换单元16输出的数字信号进行译码纠错处理，输出解调译码后的时钟和数据至装置接口OUT2和OUT3，同时将解调状态通过内部端口JK2输出至监控电路D，完成装置的接收功能,各个功能模块采用单片FPGA芯片XC5VSX95T制作。

其中，监控电路D其作用是通过装置外部串口INOUT1与外部计算机连接，通过计算机下发参数指令，输出至非相干扩频调制电路A进行解析和转发后完成装置各种参数配置，同时接收装置上报的状态信息，串口为标准RS232串口。

其中，电源电路E其作用提供各级部件直流工作电压，采用+15伏和+5V电源输入，通过内部电源模块转换。通过电源模块PTN78060WAH输出+V1电压+8伏，通过LT1764EQ-3.3V输出+V2电压+3.3伏，通过LT1764EQ-1.8V输出+V3电压+1.8伏,通过LTM4644IY#PBF输出+V4电压+1.1伏。

处理过程如下：

(1)数据速率产生单元产生数据速率逐比特可变的同步时钟，将同步时钟作为编码输入时钟输出至信息编码单元；

(2)扩频码速率产生单元产生可配置的扩频码时钟，将扩频码时钟作为非相干扩频时钟及符号时钟作为基带扩频单元的输入；

(3)基带扩频单元在扩频码时钟的驱动下对信息编码单元输出的编码序列进行非相干扩频、符号映射、成形滤波、D/A变换后输出基带信号作为中频调制单元的输入；

(4)中频调制单元根据转发的监控指令经过增益控制、变频处理输出调制后的非相干扩频信号，完成装置的发送功能；

(5)中频解调单元根据转发的监控指令和输入的解调参考时钟对输入中频信号经过放大、变频处理，输出固定中频频率的中频信号至解调预处理单元；

(6)解调预处理单元产生相应时钟，进行带通采样；输出带通采样信号进行自动增益控制，将输入的零中频信号幅度调整到设定的范围；将幅度调整后的中频信号进行数字下变频，输出数字基带信号；对数字基带信号进行低通滤波，插值重采样，抽取滤波，匹配滤波后进行数字幅度调整，将匹配滤波输出的非相干扩频基带信号幅度调整至量化的最大幅度；

(7)扩频码捕获单元中的码发生器模块生成一个周期的扩频码作为当前的本地码字，将当前本地码字分段存储，同时将当前本地码字输出至扩频码跟踪单元和扩频码解扩单元，扩频码捕获单元中的部分相关模块将接收到的非相干扩频基带信号和分段存储的本地码字滑动进行部分相关运算后得到分段的相关值，将部分相干值进行非相干累积后输出至捕获判决模块，捕获判决按码序列周期进行判决，根据与设定的相关峰门限比较定位相关峰位置，输出捕获同步信号和码字产生指示，并输出至扩频码跟踪单元和扩频码解扩单元；

(8)扩频码跟踪单元根据捕获同步信号，对接收到的非相干扩频基带信号和当前本地扩频码进行超前、滞后延时处理，用不同时延的本地码和非相干扩频基带信号分别做积分运算，得到跟踪环路误差信号并经过二阶环路滤波处理，用滤波输出值调整码发生器输出的码字，输出调整后的本地、超前、滞后码序列至扩频码解扩单元，完成扩频码的精确跟踪；

(9)扩频码解扩单元在捕获同步信号的指示下根据扩频码跟踪单元输出的扩频码序列和非相干扩频基带信号作相关运算，判决相关值最大支路并进行解扩处理，输出解扩后的数据信号至平均滤波单元；

(10)平均滤波单元对解扩输出的数字信号进行数字平均放大，将幅度调整至量化的最大幅度，在高倍的逐比特可变的数据速率时钟驱动下，对幅度调整后的数据进行滑动平均滤波及抽取滤波，输出高倍的逐比特可变的数据速率的数据信号至数据符号同步单元；

(11)数据符号同步单元采用平方滤波符号定时算法对平均滤波输出的数字信号进行符号定时同步，输出数据速率符号同步的数据信号和时钟至多普勒补偿单元、载波相位同步单元和数字频率及相位变换单元；

(12)多普勒补偿单元对符号同步的数据信号进行快速傅里叶变换FFT，根据最大谱线位置计算得出频偏值，将频偏值输出至数字频率及相位变换单元；

(13)载波相位同步单元对符号同步的数据信号进行载波相位估计处理，输出载波相位误差信号至数字频率及相位变换单元；

(14)数字频率及相位变换单元在数据速率符号同步时钟的驱动下对多普勒补偿单元和载波相位同步单元输出的频偏及相位误差进行环路滤波处理后调整符号同步的数据信号完成数字变频及相位纠正处理，输出频率补偿和相位纠正后的数字信号至译码输出单元；

(15)译码输出单元对数字频率及相位变换单元输出的数字信号进行译码纠错处理，输出解调译码后的时钟和数据至装置接口，完成装置的接收功能。

其中，其特征在于,步骤(3)包括以下步骤；

(301)基带扩频单元中进行非相干扩频时直接采用扩频码时钟驱动编码输入数据序列与扩频码序列乘积运算，编码输出序列和扩频码序列无确定的对齐关系；

(302)符号映射利用扩频码时钟，直接将扩频后序列按星座映射并量化为8bit的最大量化值；

(303)成形滤波采用查表的方式进行滤波器系数变换，将扩频码时钟进行数字倍频，在高倍的扩频码时钟驱动下，将符号映射后的8bit量化值与查表得到的滤波器系数进行卷积运算输出12bit的基带数字信号,对基带数字信号进行数字平均放大处理，调整数字幅度至12bit量化的最大值后进行数模变换，输出要求幅度值的模拟信号至中频调制单元。

其中，其特征在于,步骤(6)包括以下步骤：

(601)解调预处理单元在对中频解调输出信号进行带通采样后，进行自动增益控制，将输入的12bit数字信号幅度调整到设定的范围；

(602)解调预处理单元中将幅度调整后的信号进行数字下变频，输出数字基带信号，对数字基带信号进行低通滤波和数字插值重采样，重采样到32倍的扩频码速率采样率；

(603)解调预处理单元对数字重采样的信号进行抽取滤波，将32倍扩频码速率采样率的数字信号平均抽取至8倍扩频码速率采样率；

(604)解调预处理单元对抽取滤波输出的8倍扩频码速率采样率的数字信号进行8倍的匹配滤波，输出8倍的滤波后数字信号。

(605)解调预处理单元对匹配滤波输出8倍的匹配后数字信号匹配滤波后进行数字幅度调整，将匹配滤波输出的非相干扩频基带信号幅度调整至量化的最大幅度。

其中，其特征在于,步骤(7)包括以下步骤：

(701)扩频码捕获单元利用解调预处理单元输出的8倍扩频码时钟驱动码发生器模块生成一个周期的扩频码作为当前的本地码字，同时将当前本地码字输出至扩频码跟踪单元和扩频码解扩单元；

(702)扩频码捕获单元将扩频本地码字分4段并行存储，同时在高倍中的驱动下将接收到的非相干扩频基带信号和分段存储的本地码字进行并行的部分相关运算后得到分段的相关值；

(703)扩频码捕获单元将并行运算的部分相干值进行非相干累积后，将部分相干值进行非相干累积后输出至捕获判决模块；

(704)扩频码捕获单元中的捕获判决模块按设定小频率步进对进行频率扫描后每码序列周期进行一次判决，根据扫频后非相干累积输出值与设定的相关峰门限比较定位相关峰位置，输出捕获同步信号和码字产生指示，并输出至扩频码跟踪单元和扩频码解扩单元；

其中，其特征在于,步骤(8)包括以下步骤：

(801)扩频码跟踪单元根据捕获同步信号和码字产生指示，对接收到的非相干扩频基带信号和当前本地扩频码进行超前、滞后延时处理；

(802)扩频码跟踪单元用不同时延的本地码和非相干扩频基带信号分别做积分运算，并统计一定符号数的相关值；

(803)扩频码跟踪单元根据超前、滞后和当前三条支路统计的一定符号数的相关值提取跟踪环路误差，并对误差值经过二阶环路滤波处理；

(804)扩频码跟踪单元用二阶环路滤波输出值调整码发生器输出的码字，输出调整后的本地、超前、滞后码序列至扩频码解扩单元，完成扩频码的精确跟踪。

其中，其特征在于,步骤(9)包括以下步骤：

(901)扩频码解扩单元利用扩频码跟踪单元输出的调整后的本地、超前、滞后码序列，将非相干扩频信号分别和3路码字进行相关运算，得到3路相关数据和符号时钟；

(902)扩频码解扩单元按一定数据符合长度对3路相关值进行累加运算，判决输出累加值最大支路；

(903)扩频码解扩单元对3路相关值的累加值最大支路进行解扩处理，输出解扩后的数据信号至平均滤波单元。

其中，其特征在于,步骤(10)包括以下步骤：

(1001)平均滤波单元对解扩输出的数字信号进行数字平均放大，将幅度调整至量化的最大幅度；

(1002)平均滤波单元在高倍的逐比特可变的数据速率时钟驱动下，对幅度调整后的数据进行滑动平均滤波；

(1003)平均滤波单元对滑动平均滤波后的数字信号进行抽取滤波，输出8倍的逐比特可变的数据速率的数据信号至数据符号定时同步单元。

其中，其特征在于,步骤(14)包括以下步骤：

(1401)数字频率及相位变换单元在数据速率符号同步时钟的驱动下对多普勒补偿单元和载波相位同步单元输出的频偏及相位误差进行二阶环路滤波处理；

(1402)数字频率及相位变换单元将频偏及相位误差环路滤波的结果都转换成频率控制字的形式输出；

(1403)数字频率及相位变换单元将频率控制字结果进行数字下变频运算，进行载波频偏及相位校正。

本发明简要工作原理如下：一种数据速率可变的非相干扩频通信装置的主要功能包括：将接收到的外部数据信息进行编码、非相干扩频基带调制、S频段中频变频、放大后从中频出口输出；将接收到的S频段信号变频、放大，通过中频采样，基带非相干解扩解调、信道译码后输出。各部分均采用了模块设计技术，构成具有独立功能的相应单元。

本发明的结构如下：一种数据速率可变的非相干扩频通信装置整机为方形终端，长292mm、宽185mm、高28mm的方形终端内，重量为0.6kg。内部采用模块化结构，每个模块都采用独立的单元来实现。终端侧面预留接口，实现电源输入；同时实现业务数据输入端口IN1,中频信号输入端口IN2,终端监控输入输出端口INOUT1，中频信号输出端口OUT1,业务数据输出端口OUT2，业务数据同步输出端口OUT3。终端侧面安装有指示灯，可以显示终端当前的工作状态。

Claims (9)

1.一种数据速率可变的非相干扩频通信装置，其特征在于：包括相互连接的非相干扩频调制电路(A)、中频调制解调电路(B)、非相干扩频解调电路(C)、监控电路(D)和电源电路(E)；其中非相干扩频调制电路(A)用于接收监控电路(D)发送的监控信息，并进行解析后分发至其内部数字模块，同时解析出中频收发频率及发送增益信息指令输出至中频调制解调电路(B)；还用于接收对外数据接口输入的数据信号，调制成基带信号后输出至中频调制解调电路(B)；中频调制解调电路(B)用于根据中频发频率及发送增益信息指令完成基带信号到S频段的信号的变频处理，将变频后的非相干扩频调制信号通过装置中频出接口输出；中频调制解调电路(B)还用于通过装置对外中频入接口接收非相干扩频中频信号，根据中频收频率指令完成S频段信号到基带信号的变频处理，输出至非相干扩频解调电路(C)，中频调制解调电路(B)的中频收发频率及发送增益信息指令由非相干扩频调制电路(A)解析后转发，中频调制解调电路(B)的中频解调参考时钟由非相干扩频解调电路(C)输入；非相干扩频解调电路(C)用于将变频后的信号进行非相干扩频解调处理，输出解调后的时钟到装置对外时钟接口，输出解调数据信号到装置对外数据接口，还用于将监控信息上报至监控电路(D)，还用于产生中频解调参考时钟输出到中频调制解调电路(B)；监控电路(D)用于接收外部串口输入的监控信息，解析处理后将非相干扩频调制电路(A)和中频调制解调电路(B)的配置信息输出至非相干扩频调制模块(A)，还用于将非相干扩频解调电路(C)上报的监控信息解析后从外部串口输出。

2.根据权利要求1所述的一种数据速率可变的非相干扩频通信装置，其特征在于：非相干扩频调制电路(A)包括监控解析单元(1)、数据速率产生单元(2)、扩频码速率产生单元(3)、信息编码单元(4)和基带扩频单元(5)；所述的监控解析单元(1)用于根据监控电路(D)输入的监控信息，解析出监控下发的数据速率指令输出至数据速率产生单元(2)，解析出扩频码速率指令输出至扩频码速率产生单元(3)，解析出中频收发频率及发送增益信息指令输出至中频调制解调单元(B)；数据速率产生单元(2)用于按照输入的监控数据速率指令产生速率逐比特可变的数据时钟，输出至信息编码单元(4)；信息编码单元(4)用数据速率产生单元(2)产生的数据时钟对装置外部输入端口的数据信号进行编码处理，输出编码后的信号给基带扩频单元(5)；扩频码速率产生单元(3)用于按照输入的扩频码速率指令产生扩频码时钟，输出至基带扩频单元(5)；基带扩频单元(5)用扩频码时钟对编码后的信号进行扩频处理生成基带信号，并输出至中频调制解调电路(B)。

3.根据权利要求2所述的一种数据速率可变的非相干扩频通信装置，其特征在于：基带扩频单元(5)包括码发生器模块(501)、非相干扩频模块(502)、符号映射模块(503)和成形滤波模块(504)；码发生器模块(501)在扩频码速率产生单元(3)产生的扩频码时钟驱动下，生成扩频码序列，输出扩频码序列至非相干扩频模块(502)；非相干扩频模块(502)根据扩频码速率产生单元(3)产生的扩频码时钟和码发生器模块(501)输出的扩频码序列对信息编码单元(4)输出的编码后的信号进行扩频乘积运算，输出非相干扩频信号至符号映射模块(503)；符号映射模块(503)在扩频码速率产生单元(3)产生的扩频码时钟即非相干扩频调制符号时钟的驱动下，将非相干扩频模块(502)输出的非相干扩频信号进行符号映射，输出符号序列至成形滤波模块(504)；成形滤波模块(504)将扩频码速率产生单元(3)输出的扩频码时钟进行数字倍频，产生高倍的扩频码速率时钟，在高倍扩频码速率时钟的驱动下对符号映射模块(503)输入的符号序列进行基带成形滤波，输出滤波后的基带信号至中频调制解调电路(B)。

4.根据权利要求1所述的一种数据速率可变的非相干扩频通信装置，其特征在于：中频调制解调电路(B)包括中频调制单元(6)和中频解调单元(7)；所述的中频调制单元(6)用于将非相干扩频调制电路(A)输出的基带信号经过D/A变换、根据非相干扩频调制电路(A)解析转发的中频发频率及发送增益信息指令进行中频变频和调制，输出非相干扩频调制信号至装置的中频输出接口，完成装置的发送功能；中频解调单元(7)用于接收装置中频入接口的非相干扩频中频信号和非相干扩频解调电路(C)的输入的中频解调参考时钟，根据非相干扩频调制电路(A)解析转发的中频收频率指令将非相干扩频中频信号经过中频放大、变频处理和A/D变换，完成S频段信号到基带信号的变频处理并输出至非相干扩频解调电路(C)。

5.根据权利要求1所述的一种数据速率可变的非相干扩频通信装置，其特征在于：非相干扩频解调电路(C)包括解调预处理单元(8)、扩频码捕获单元(9)、扩频码跟踪单元(10)、扩频码解扩单元(11)、平均滤波单元(12)、数据符号同步单元(13)、多普勒补偿单元(14)、载波相位同步单元(15)、数字频率及相位变换单元(16)和译码输出单元(17)；所述的解调预处理单元(8)用于接收中频调制解调电路(B)输出的解调信号，并进行自动增益控制、带通采样、数字下变频、低通滤波、数字重采样、抽取滤波、匹配滤波和数字幅度调整处理，输出量化最大幅度的基带数字信号至扩频码捕获单元(9)、扩频码跟踪单元(10)和扩频码解扩单元(11)，产生带通采样时钟输出至中频调制解调电路(B)作为中频解调参考时钟，产生8倍的扩频码时钟输出到扩频码捕获单元(9)、扩频码跟踪单元(10)和扩频码解扩单元(11)作为驱动时钟，产生8倍的逐比特可变的数据速率时钟作为平均滤波单元(12)模块的使能信号，作为数据符号同步单元(13)的参考时钟；扩频码捕获单元(9)在解调预处理单元(8)输出的8倍扩频码时钟的驱动下完成基带数字信号的扩频码捕获，输出捕获的扩频码至扩频码跟踪单元(10)，输出捕获同步信号和码字产生指示至扩频码跟踪单元(10)和扩频码解扩单元(11)；扩频码跟踪单元(10)在解调预处理单元(8)输出的8倍扩频码时钟的驱动下，根据扩频码捕获单元(9)输出的捕获同步信号、码字产生指示，完成基带数字信号扩频码跟踪，输出本地、超前、滞后三路码序列至扩频码解扩单元(11)；扩频码解扩单元(11)根据扩频码跟踪单元(10)输出本地、超前、滞后三路码序列，调整解调预处理单元(8)输出的8倍扩频码时钟完成基带数字信号的解扩，输出解扩后的数据至平均滤波单元(12)；平均滤波单元(12)在解调预处理单元(8)产生的8倍的逐比特可变的数据速率时钟驱动下，对扩频码解扩单元(11)输出的解扩后的数据信号进行滑动平均滤波，输出8倍的逐比特可变的数据速率的数据信号至数据符号同步单元(13)；数据符号同步单元(13)在解调预处理单元(8)产生的8倍的逐比特可变的数据速率时钟的驱动下，对数据信号进行定时同步，输出定时同步数据信号至多普勒补偿单元(14)、载波相位同步单元(15)和数字频率及相位变换单元(16)，输出定时同步时钟信号至多普勒补偿单元(14)、载波相位同步单元(15)、数字频率及相位变换单元(16)和译码输出单元(17)；多普勒补偿单元(14)对数据符号同步单元(13)输出的定时同步数据信号进行频偏估计处理，输出多普勒频偏信号至数字频率及相位变换单元(16)；载波相位同步单元(15)对数据符号同步单元(13)输出的定时同步数据信号进行载波相位估计处理，输出载波相位误差信号至数字频率及相位变换单元(16)；数字频率及相位变换单元(16)对多普勒频偏信号及载波相位误差信号进行环路滤波处理后驱动数据符号同步单元(13)输出的定时同步数据信号完成数字变频及相位纠正处理，输出频率补偿和相位纠正后的数字信号至译码输出单元(17)；译码输出单元(17)在数据符号同步单元(13)输出的定时同步时钟信号驱动下对数字频率及相位变换单元(16)输出的数字信号进行译码纠错处理，输出解调译码后的时钟和数据至装置接口,同时将各时钟状态通过内部端口输出至监控电路(D)，完成装置的接收功能。

6.根据权利要求5所述的一种数据速率可变的非相干扩频通信装置，其特征在于：所述的解调预处理单元(8)包括预处理时钟产生模块(801)、带通采样模块(802)、自动增益控制模块(803)、数字下变频模块(804)、低通滤波器模块(805)、数字重采样模块(806)、数字抽取采样模块(807)、匹配滤波器模块(808)和数字幅度调整模块(809)；预处理时钟产生模块(801)用于产生三个固定时钟信号作为信号处理的同步时钟，第一个产生固定的预处理时钟输出至中频调制解调电路(B)作为中频解调参考时钟，并分别输出至带通采样模块(802)、自动增益控制模块(803)、数字下变频模块(804)和低通滤波器模块(805)作为驱动时钟；第二个产生32倍的扩频码时钟，作为数字重采样模块(806)的重采样时钟，并作为数字抽取采样模块(807)和匹配滤波器模块(808)的驱动时钟；第三个产生8倍的逐比特可变的数据速率时钟，作为平均滤波单元(12)模块的使能信号，并作为数据符号同步单元(13)的参考时钟；带通采样模块(802)在预处理时钟产生模块(801)产生的固定预处理时钟驱动下接收中频调制解调电路(B)输出的零中频信号，输出数字解调信号至自动增益控制模块(803)；自动增益控制模块(803)将数字解调信号经过相关运算，自动调整信号的功率，输出期望功率值的数字解调信号至数字下变频模块(804)；数字下变频模块(804)将期望功率值的数字解调信号经过数字下变频，输出基带数字信号至低通滤波器模块(805)；低通滤波器模块(805)将基带数字信号进行低通滤波，输出滤波后的基带信号至数字重采样模块(806)；数字重采样模块(806)在预处理时钟产生模块(801)产生的32倍扩频码时钟驱动下，将滤波后的基带信号进行插值重采样，重采样至扩频码速率的32倍，输出采样率为32倍扩频码符号速率的数字重采样信号至数字抽取采样模块(807)；数字抽取采样模块(807)在预处理时钟产生模块(801)产生的32倍扩频码时钟驱动下，经过抽取滤波运算，将数字重采样模块(806)输出的32倍扩频码符号速率的数字重采样信号抽取至8倍的扩频码符号速率，输出抽取后的数据和使能信号至匹配滤波器模块(808)；匹配滤波器模块(808)的匹配系数对应成非相干扩频调制电路(A)的成形系数，进行8倍的匹配处理输出8倍的匹配后数字信号至数字幅度调整模块(809)，输出8倍扩频码时钟作为数字幅度调整模块(809)、扩频码捕获单元(9)、扩频码跟踪单元(10)和扩频码解扩单元(11)的驱动时钟；数字幅度调整模块(809)对匹配滤波器模块(808)输出的数字信号进行相关运算及幅度调整，输出量化至最大幅度的数字基带信号至扩频码捕获单元(9)、扩频码跟踪单元(10)和扩频码解扩单元(11)。

7.根据权利要求5所述的一种数据速率可变的非相干扩频通信装置，其特征在于：扩频码捕获单元(9)包括码发生器模块(901)、频率扫描模块(902)、部分相干运算模块(903)、非相干累积模块(904)和捕获判决模块(905)；码发生器模块(901)在解调预处理单元(8)输出的8倍扩频码时钟的驱动下，根据捕获判决模块(905)输出的码字产生指示产生本地扩频码，输出本地扩频码分别至部分相干运算模块(903)、扩频码跟踪单元(10)和扩频码解扩单元(11)；频率扫描模块(902)采用步进扫描的方式，多次改变频率，对解调预处理单元(8)输出的数字基带信号进行变频处理，降低扩频码捕获频偏的敏感度，输出变频后的信号至部分相干运算模块(903)；部分相干运算模块(903)将频率扫描模块(902)输出的信号与码发生器模块(901)输出的本地扩频码进行分段相干运算，输出部分相干运算值至非相干累积模块(904)；非相干累积模块(904)对部分相干运算模块(903)输入的相干值进行非相干累积，输出非相干累积后的捕获相关值至捕获判决模块(905)；捕获判决模块(905)对非相干累积模块(904)输出的捕获相关值按扩频码周期进行捕获相关峰判决，输出捕获同步信号和码字产生指示，将输出的码字产生指示发送至发生器模块(901)，将捕获同步信号和码字产生指示均输出至扩频码跟踪单元(10)和扩频码解扩单元(11)。

8.根据权利要求5所述的一种数据速率可变的非相干扩频通信装置，其特征在于：扩频码跟踪单元(10)包括延迟锁定跟踪环鉴别器模块(1001)、环路滤波器模块(1002)和超前滞后码发生器模块(1003)；延迟锁定跟踪环鉴别器模块(1001)在解调预处理单元(8)输出的8倍扩频码时钟的驱动下，对解调预处理单元(8)输出的数字信号与扩频码捕获单元(9)输出的本地扩频码进行超前、当前、滞后三路积分运算，输出跟踪环路误差信号至环路滤波器模块(1002)；环路滤波器模块(1002)对跟踪环误差信号进行二阶环路滤波处理，将滤波后的跟踪环误差信号输出至超前滞后码发生器模块(1003)；超前滞后码发生器模块(1003)根据扩频码捕获单元(9)输出的捕获同步信号和码字产生指示，与环路滤波器模块(1002)输出的误跟踪环误差信号进行加法运算，输出本地、超前、滞后三路码序列至扩频码解扩单元(11)。

9.根据权利要求5所述的一种数据速率可变的非相干扩频通信装置，其特征在于：扩频码解扩单元(11)包括数字相关器模块(1101)、相关值判决模块(1102)、解扩码钟产生模块(1103)和信号解扩模块(1104)；数字相关器模块(1101)在解调预处理单元(8)输出的8倍扩频码时钟驱动下，将扩频码捕获单元(9)输出的捕获同步信号的指示作为相关运算的起始位置，将解调预处理单元(8)输出的数字基带信号分别和解扩频码跟踪单元(10)输出的本地、超前、滞后三支路码序列进行滑动相关，输出滑动相关运算结果至相关值判决模块(1102)；相关值判决模块(1102)对相关值进行统计和比较，输出超前、滞后两路数据的功率误差至解扩码钟产生模块(1103)，输出相关值最大支路至信号解扩模块(1104)；解扩码钟产生模块(1103)根据误差来调整从解调预处理单元(8)输入的8倍码片钟产生解扩码片时钟输出至解扩模块(1104)；解扩模块(1104)在解扩码片时钟驱动下，对相关值判决模块(1102)输出的相关值最大支路信号进行解扩处理，输出解扩后的数据信号至平均滤波单元(12)。