CN103413799A

CN103413799A - 凸点结构

Info

Publication number: CN103413799A
Application number: CN2013103889713A
Authority: CN
Inventors: 施建根; 吴谦国; 陈文军
Original assignee: Nantong Fujitsu Microelectronics Co Ltd
Current assignee: Nantong Fujitsu Microelectronics Co Ltd
Priority date: 2013-08-30
Filing date: 2013-08-30
Publication date: 2013-11-27

Abstract

一种凸点结构，包括：半导体衬底，位于半导体衬底上的焊垫层和钝化层，所述焊垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出焊垫层；金属柱，位于开口内的焊垫层上及开口周围部分钝化层上，所述金属柱包括位于焊垫层上的第一金属层和位于第一金属层上的第二金属层，所述第一金属层的水平投影面积大于第二金属层的水平投影面积；凸点，位于所述金属柱上。本发明芯片封装结构的可靠性高、耐用好。

Description

凸点结构

技术领域

本发明涉及半导体封装领域，尤其涉及一种凸点结构。

背景技术

半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。现有半导体封装包括引线键合封装和倒装芯片封装等方式。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，输入/输出(I/O)端口密度高和可靠性高等优点。

较早的倒装芯片封装方式在芯片上设置焊垫，并利用设置在焊垫（包括输入/输出焊垫）上的凸点与封装基板进行焊接，实现芯片封装。随着半导体行业向微型化方向发展，形成于晶圆上芯片的密度越来越大，相应的，晶圆上焊垫和凸点的密度越来越大，凸点之间的距离越来越小，仅利用较大体积的凸点直接与封装基板进行焊接易出现凸点桥接的问题，即相邻的凸点发生短路连接。

为解决凸点桥接问题，业界提出内连线铜柱技术(copper interconnect posttechnology)。内连线铜柱技术中，芯片通过铜柱和位于铜柱上的凸点连接到封装基板上。由于铜柱的引入，凸点的高度可以大幅减小，凸点之间可具有较小的间距，因此凸点桥接问题被减弱，同时铜柱的引入还降低了封装电路的电容承载(capacitance load)。

现有技术公开了一种凸点结构，参考图1，包括：半导体衬底101；焊垫层103，设置于所述半导体衬底101上；钝化层105，设置于所述芯片101和所述焊垫层103上，所述钝化层105包括第一开口，所述第一开口暴露出至少部分所述焊垫层103；凸点下金属层107b，位于所述第一开口的底部和侧壁以及第一开口周围部分宽度的钝化层105上；铜金属层113，位于所述凸点下金属层107b上，所述铜金属层113的下表面大于所述凸点下金属层107b的上表面；凸点115b，位于所述铜金属层113上。

然而，在对上述工艺所形成芯片封装结构进行测试时发现，所形成芯片封装结构可靠性差，易发生失效。

更多芯片封装技术请参考公开号为CN102403290A（公开日为2012年4月4日）的中国专利申请。

发明内容

本发明解决的问题是提供一种凸点结构，提高芯片封装结构的可靠性和耐用性。

为解决上述问题，本发明提供一种凸点结构，包括：

半导体衬底，位于半导体衬底上的焊垫层和钝化层，所述焊垫层镶嵌于钝化层中，且通过钝化层上的开口暴露出焊垫层；

金属柱，位于开口内的焊垫层上及开口周围部分钝化层上，所述金属柱包括位于焊垫层上的第一金属层和位于第一金属层上的第二金属层，所述第一金属层的水平投影面积大于第二金属层的水平投影面积；

凸点，位于所述金属柱上。

可选的，所述第一金属层与第二金属层的截面成倒T形。

可选的，所述第一金属层与第二金属层的厚度比为1：80～1：60。

可选的，所述第一金属层的厚度为0.5μm～2μm，第二金属层的厚度为40μm～120μm。

可选的，所述金属柱的材料为铜或者铜合金。可选的，所述凸点结构还包括：凸点下金属层，位于焊垫层和金属柱之间。

可选的，所述凸点结构还包括：缓冲层，位于所述钝化层上。

可选的，所述缓冲层的材料为环氧树脂、聚酰亚胺或者苯并环丁烯树脂。

可选的，所述凸点结构还包括：粘附层，位于所述金属柱和所述凸点之间。

可选的，所述粘附层的材料为镍、锡、锡铅、金、银、钯和铟中的一种或者多种的任意组合。

可选的，所述凸点的材料为锡或者锡合金。

与现有技术相比，本发明的技术方案具有以下优点：

本技术方案中，所述金属柱包括位于焊垫层上的第一金属层和位于第一金属层上的第二金属层，所述第一金属层的水平投影面积大于第二金属层的水平投影面积。使第一金属层与焊垫层的接触面增大，提高了金属柱与焊垫层之间的粘附性，避免金属柱与焊垫之间发生分层，提高了芯片封装结构的可靠性和耐用性。同时第二金属层水平投影面积做小，避免凸点间桥接情况的产生。

另外，由于金属柱中的第一金属层与焊垫层的接触面积增大，能够有效缓解金属柱与焊垫层结合处的应力，避免热膨胀不均匀导致的焊垫断裂，进而避免芯片封装结构失效；同时，金属柱与焊垫层之间较大的接触面还能够缓解金属柱对半导体衬底的压力，避免过大的压力对半导体衬底造成损伤，提高芯片封装结构的可靠性和耐用性。

附图说明

图1是现有技术中凸点结构的示意图；

图2是本发明第一实施例中凸点结构的示意图；

图3是本发明第二实施例中凸点结构的示意图。

具体实施方式

经过研究发现，现有技术中芯片封装结构可靠性差、易发生失效主要由以下原因造成：

现有技术在通过湿法刻蚀去除未被铜金属层覆盖的凸点下金属材料层时，刻蚀溶液会对铜金属层下方的凸点下金属材料层进行过刻蚀，导致剩余的凸点下金属层上表面和下表面的尺寸小于铜金属层下表面的尺寸，进而导致铜金属层与焊垫层的粘附性较差，铜金属层与半导体衬底易发生分层，严重影响了所形成芯片封装结构的可靠性和耐用性。

而且，由于半导体衬底、焊垫层和凸点下金属层的材料不同，热膨胀系数也不相同，热膨胀不均匀易导致焊垫层断裂，进而导致芯片封装结构失效。又由于凸点下金属层上表面和下表面的尺寸小于铜金属层下表面的尺寸，铜金属层施加于半导体衬底上的压力较大，过大的压力易对半导体衬底造成损伤，导致芯片封装结构失效。

经过进一步研究发现，可通过增大铜金属层与凸点下金属层的接触面来增大铜金属层与焊垫的粘附性，缓解铜金属层与焊垫结合处的应力以及铜金属层113对芯片的压力。

经过深入研究发现，可在芯片封装结构中凸点下金属层和凸点之间设置包括第一金属层和第二金属层的金属柱，并使金属柱中第二金属层在第一金属层上的水平投影面积小于第一金属层的上表面的面积，能够在避免金属柱发生桥接的同时，使金属柱与凸点下金属层的接触面较大，提高金属柱与焊垫之间的粘附性，避免金属柱与焊垫之间发生分层，最终达到提高芯片封装结构可靠性和耐用性的目的。同时，由于金属柱与凸点下金属层的接触面较大，可有效缓解金属柱与焊垫结合处的应力，避免热膨胀不均匀导致的焊垫断裂，也可缓解金属柱对芯片的压力，避免对芯片造成损伤。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

第一实施例

参考图2，为本发明第一实施例中凸点结构的示意图，包括：

半导体衬底201，所述半导体衬底201上设置有焊垫层203及钝化层205，所述焊垫203层镶嵌于钝化层205中，且钝化层205中的开口暴露出至少部分面积的焊垫层203；凸点下金属层207，位于所述开口的底部和侧壁以及开口周围部分面积的钝化层205上；

金属柱209，所述金属柱209包括位于所述凸点下金属层207上的第一金属层209a和位于所述第一金属层209a上的第二金属层209b，所述第二金属层209b的水平投影面积小于所述第一金属层209a的水平投影面积；

凸点211，位于所述金属柱209上。

本实施例中，所述半导体衬底201上还可以形成各类有源半导体器件或者各类无源半导体器件。所述半导体衬底201可为体硅(Bulk Silicon)、绝缘体上硅(Silicon On Insulator，SOI)、或硅锗(Germanium)，并且可以掺杂有其它元素。

本实施例中，所述焊垫层203的材料可为铝、铜、银、金、镍、钨中的一种或者多种的任意组合。所述焊垫层203用于连接芯片201内部电路和外部封装部件。

本实施例中，所述钝化层205的材料既可以是环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料，也可以是氮化硅、氮氧化硅或者氧化硅等无机材料。所述钝化层205的作用为保护其下方的元器件及半导体衬底201。

本实施例中，所述凸点下金属层207材料为公知材料，多为铝、镍、铜、钛、铬中的一种或者它们的组合，但不局限为此，本发明对此不做限制。，其厚度范围可为500至2000埃。除本实施例外，所述凸点下金属层207可以不制作。所述凸点下金属层207用于提高金属柱209与焊垫层203之间的粘附性，同时也可防止金属柱209与焊垫层203相互反应形成脆性金属件化合物以及在接触处相互扩散形成空洞，避免金属柱209与焊垫层203的键合强度降低甚至失效，提高芯片封装结构的可靠性。

本实施例中，所述金属柱209的材料可为纯铜，也可为包含其它金属元素的铜合金，所述金属元素可以是钽、铟(In)、锡、锌、锰、铬或者镍等。所述第一金属层209a与第二金属层209b的厚度比为1：80～1：60；当所述第一金属层209a的厚度H₁的范围为0.5微米～2微米时，所述第二金属层209b的厚度H₂的范围为40微米～120微米。

本实施例中，所述凸点211的材料可为锡或锡合金，所述锡合金可为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。

本实施例中，由于金属柱209中第二金属层209b在第一金属层209a上的水平投影面积小于第一金属层209a的上表面的面积，即在金属柱209的延伸方向BB上第二金属层209b的横截面积小于第一金属层209a的横截面积。增大了金属柱209与凸点下金属层207的接触面的面积，提高金属柱209与焊垫层203之间的粘附性，避免金属柱209与焊垫层203发生分层，最终提高芯片封装结构的可靠性和耐用性。

而且，由于金属柱209与凸点下金属层207接触面较大，可有效缓解金属柱209与焊垫层203结合处的应力，避免热膨胀不均匀导致的焊垫层203断裂，也可缓解金属柱209对半导体衬底201的压力，避免对半导体衬底201造成损伤。

第二实施例

参考图3，为本发明第二实施例中凸点结构的示意图，包括：

半导体衬底301，所述半导体衬底301上设置有焊垫层303，所述半导体衬底301和所述焊垫层303上设置有包括开口的钝化层305，所述开口暴露出至少部分所述焊垫层303；

缓冲层306，位于所述钝化层305和所述焊垫层303上，所述缓冲层306包括第二开口（图未示），所述第二开口暴露出至少部分所述焊垫303；

凸点下金属层307，位于所述第二开口的底部和侧壁以及第二开口周围部分宽度的缓冲层306上；

金属柱309，所述金属柱309包括位于所述凸点下金属层307上的第一金属层309a和位于所述第一金属层309a上的第二金属层309b，所述第二金属层309b的水平投影面积小于所述第一金属层309a的水平投影面积；

粘附层310，位于所述金属柱309上表面；

凸点311，位于所述粘附层310上。

本实施例中，所述缓冲层306的材料可为环氧树脂(Epoxy)、聚酰亚胺（PI）或者苯并环丁烯树脂（Benzocyclobutene）。所述缓冲层306能够缓冲金属柱309、粘附层310和凸点311对钝化层305和焊垫层303的压力，从而提高最终形成的倒装芯片的耐用性和可靠性。

本实施例中，所述粘附层310的材料可为镍、锡、锡铅、金、银、钯和铟中的一种或者多种的任意组合。粘附层310的设置一方面可以阻挡金属柱309中的铜扩散至凸点311，避免金属柱309与凸点311之间形成脆性金属间化合物以及在金属柱309与凸点311的接触处相互扩散形成空洞，避免金属柱309与凸点311的键合强度降低甚至失效；另一方面，所述粘附层310还可以增加金属柱309与凸点311的键合强度，提高芯片封装结构的可靠性。

本实施例中，所述缓冲层306设置于钝化层305和部分所述焊垫层303上。但需要说明的是，在其他实施例中，所述缓冲层306还可仅设置于所述钝化层305上，其不限制本发明的保护范围。

与第一实施例相比，本实施例中，所述芯片封装结构还包括缓冲层306和粘附层310。本实施例中芯片封装结构的可靠性和耐用性更好。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种凸点结构，包括：

金属柱，位于开口内的焊垫层上及开口周围部分钝化层上；

凸点，位于所述金属柱上；

其特征在于，所述金属柱包括位于焊垫层上的第一金属层和位于第一金属层上的第二金属层，所述第一金属层的水平投影面积大于第二金属层的水平投影面积。

2.如权利要求1所述的凸点结构，其特征在于，所述第一金属层与第二金属层的截面成倒T形。

3.如权利要求2所述的凸点结构，其特征在于，所述第一金属层与第二金属层的厚度比为1：80～1：60。

4.如权利要求3所述的凸点结构，其特征在于，所述第一金属层的厚度为0.5μm～2μm，第二金属层的厚度为40μm～120μm。

5.如权利要求1所述的凸点结构，其特征在于，所述金属柱的材料为铜或者铜合金。

6.如权利要求1所述的凸点结构，其特征在于，还包括：凸点下金属层，位于焊垫层和金属柱之间。

7.如权利要求1所述的凸点结构，其特征在于，还包括：缓冲层，位于所述钝化层上。

8.如权利要求7所述的凸点结构，其特征在于，所述缓冲层的材料为聚对环氧树脂、聚酰亚胺或者苯并环丁烯树脂。

9.如权利要求1所述的凸点结构，其特征在于，还包括：粘附层，位于所述金属柱和所述凸点之间。

10.如权利要求9所述的凸点结构，其特征在于，所述粘附层的材料为镍、锡、锡铅、金、银、钯和铟中的一种或者多种的任意组合。