CN103377918B - Npn异质结双极晶体管及其制造方法 - Google Patents
Npn异质结双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103377918B CN103377918B CN201210128958.XA CN201210128958A CN103377918B CN 103377918 B CN103377918 B CN 103377918B CN 201210128958 A CN201210128958 A CN 201210128958A CN 103377918 B CN103377918 B CN 103377918B
- Authority
- CN
- China
- Prior art keywords
- base
- region
- bipolar transistor
- ion implantation
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明提供了一种NPN异质结双极晶体管及其制造方法,由应力硅锗作为基极区,并只在集电极引出端与基极引出端之间形成浅沟槽隔离,与现有技术相比减少了形成P阱的P型离子注入和形成深N阱的N型离子注入,且由于应力硅锗可增加NPN晶体管的性能,并可与现有CMOS工艺相匹配,因此,在减少工艺流程步骤,节约成本的同时,提高了异质结双极晶体管的器件性能。
Description
技术领域
本发明涉及半导体器件及其制造领域,尤其涉及一种NPN异质结双极晶体管及其制造方法。
背景技术
在半导体集成电路的应用中,通常采用异质结双极晶体管(HBT)实现电路的高频及电流放大。异质结双极晶体管的结构及制作流程,以NPN异质结双极晶体管为例,如图1a和图1b所示,现有异质结双极晶体管的制作流程包括:提供定义有有源区的半导体衬底10;对半导体衬底的有源区进行N型离子注入以形成深N阱区11;在有源区定义集电极区12、基极区13和发射极区14位置,在预定集电极区12进行N离子注入形成N阱区以形成集电极区12,在预定基极区13进行P型离子注入形成P阱区以形成基极区13;形成浅沟槽隔离(STI),以隔离集电极引出端15、基极引出端16及预定的发射极区14;对集电极区12执行N型高掺杂离子注入以形成集电极引出端15,对基极区13执行P型高掺杂离子注入以形成基区电极引出端16,对预定的发射极区14执行N型重掺杂以形成发射极区14,进而形成如图1b所示的NPN异质结双极晶体管。
随着半导体技术的发展,需要更高性能的半导体器件,对于NPN异质结双极晶体管而言,则需要更高的频率特性及电流放大特性,以现有技术制造的异质结双极晶体管结构已不能满足高性能的需求,且现有工艺流程需要多次的离子注入工艺和制作多个STI,因此会增加工艺的繁琐性和成本。
发明内容
本发明提供了一种异质结双极晶体管及其制造方法,在减少工艺流程步骤,节约成本的同时,提高了异质结双极晶体管的器件性能。
本发明采用的技术手段如下:一种NPN异质结双极晶体管的制造方法,包括:
提供定义有有源区的半导体衬底;
在所述有源区预先定义集电极区、基极区、发射极区,所述发射极区位于所述基极区之上,所述基极区位于所述集电极区之上;在所述预先定义的集电极区位于所述半导体衬底表面处定义集电极引出端位置,并在所述预先定义的基极区位于所述半导体衬底表面处定义基极引出端位置,并对有源区进行第二次N型离子注入,以在有源区形成N阱区;
在所述预先定义的集电极引出端与基极引出端之间的所述有源区中形成浅沟槽隔离;
对所述预先定义的基极区和发射极区进行刻蚀以形成凹槽;
在所述凹槽内填充应力硅锗,以形成基极区;
对所述预先定义的集电极引出端和发射极区进行N型高掺杂离子注入以形成集电极引出端和发射极区,对所述预先定义的基极引出端进行P型高掺杂离子注入以形成基区电极引出端。
本发明还提供了一种NPN异质结双极晶体管,包括具有有源区的半导体衬底,其特征在于,所述NPN异质结双极晶体管还包括:
集电极区,由在所述有源区中通过N离子注入形成的N阱构成,并在所述集电极区位于所述半导体衬底表面处预定位置具有通过N型高掺杂离子注入形成的集电极引出端;
基极区,由位于所述集电极区之上的应力硅锗层构成,并在所述基极区位于所述半导体衬底表面处预定位置具有基极引出端;
浅沟槽隔离,位于所述集电极引出端与所述基极引出端之间;
发射极区,由位于所述基极区之上通过N型高掺杂离子注入形成的应力硅锗构成。
本发明提供的NPN异质结双极晶体管及其制造方法,由应力硅锗作为基极区,并只在集电极引出端与基极引出端之间形成浅沟槽隔离,与现有技术相比减少了P型离子注入形成P阱以及通过N型离子注入形成深N阱,且由于应力硅锗可增强NPN晶体管的性能,并可与现有CMOS工艺相匹配,因此,在减少工艺流程步骤,节约成本的同时,提高了异质结双极晶体管的器件性能。
附图说明
图1a为现有技术制造NPN异质结双极晶体管的流程示意图;
图1b为现有技术制造的NPN异质结双极晶体管的结构示意图;
图2a为本发明NPN异质结双极晶体管制造方法流程图;
图2b为本发明NPN异质结双极晶体管结构示意图;
图3a为现有技术制造的NPN异质结双极晶体管的各极能级示意图;
图3b为本发明制造的NPN异质结双极晶体管的各极能级示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
为实现本发明的目的,即在减少工艺流程步骤,节约成本的同时,提高了异质结双极晶体管的器件性能,本发明是基于以下构思实现的:对于PMOS器件来说,现有半导体技术发展出了应力硅锗的技术,其在PMOS沟道的两侧埋入了应力硅锗,以产生拉伸应力,当应力施加到PMOS器件的沟道时,可提高载流子的迁移率,这是因为在沟道内施加的应力和对半导体结构产生的应力会影响带隙结构,破坏带隙结构的简并度,并改变载流子的有效质量,并借此提高PMOS器件的性能。
NPN异质结双极晶体管的工作是由电流控制,当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,当提高了基区的载流子迁移率后,同样可提高发射区和集电区之间形成的电流,进而提高NPN异质结双极晶体管的性能。
鉴于此,本发明一种NPN异质结双极晶体管的制造方法,如图2a及图2b所示,包括:
提供定义有有源区的半导体衬底20;
在有源区预先定义集电极区21、基极区22、发射极区23,其中发射极区23位于基极区22之上,基极区22位于集电极区21之上;在预先定义的集电极区21位于半导体衬底20表面处定义集电极引出端24位置,并在预先定义的基极区22位于半导体衬底20表面处定义基极引出端25位置,并对有源区进行N型离子注入,以在有源区形成N阱区21,并以N阱区21作为集电极区21;
在预先定义的集电极引出端24与基极引出端25之间的有源区中形成浅沟槽隔离26;
对预先定义的基极区22和发射极区23进行刻蚀以形成凹槽;
在凹槽内填充应力硅锗,以形成应力层22,并以该应力层22作为基极区22;
对预先定义的集电极引出端24和发射极区23进行N型高掺杂离子注入以形成集电极引出端24和发射极区23,对预先定义的基极引出端25进行P型高掺杂离子注入以形成基区电极引出端25。
需要说明的是,由于基极区由生长的应力硅锗构成,因此不再需要对有源区进行P型离子注入形成的P阱作为基极区,由于现有技术中的深N阱用于减少P阱与衬底的耦合噪声,所以在本发明提供的制造方法流程中也可省略形成深N阱的N型离子注入的步骤;并由于基极引出端与发射极之间由应力硅锗隔离,单纯利用基极引出端与发射极之间的PN结即可实现良好的隔离,因此在本发明中也可省略基极引出端与发射极之间形成浅沟槽隔离的步骤;进一步的,在对于本发明提供的方法中,如形成浅沟槽隔离、刻蚀凹槽、填充应力硅锗等步骤本领域技术人员均可以现有技术的惯用手段实现,在此不再赘述。
通过上述工艺流程形成了本发明公开的一种NPN异质结双极晶体管,如图2b所示,包括具有有源区的半导体衬底20,以及,
集电极区21,由在有源区中通过N离子注入形成的N阱构成,并在集电极区21位于半导体衬底20表面处预定位置具有通过N型高掺杂离子注入形成的集电极引出端24;
基极区22,由位于集电极区21之上的应力硅锗层构成,并在基极区22位于半导体衬底20表面处预定位置具有基极引出端25;
浅沟槽隔离26,位于集电极引出端24与基极引出端25之间;
发射极区23,由位于基极区22之上通过N型高掺杂离子注入形成的应力硅锗构成。
本发明提供的NPN异质结双极晶体管及其制造方法,由应力硅锗作为基极区,并只在集电极引出端与基极引出端之间形成浅沟槽隔离,与现有技术相比减少了P型离子注入,且由于应力硅锗可增加基区载流子的迁移率,并可与现有CMOS工艺相匹配,因此,在减少工艺流程步骤,节约成本的同时,提高了异质结双极晶体管的器件性能。
图3a和图3b示出了在采用应力硅锗作为基区前后NPN异质结双极晶体管集电极、基极和发射极的能级示意图,由图中所示可知,以应力SiGe作为基区的NPN异质结双极晶体管中基极区B与发射极区E之间的势垒明显小于现有技术中的NPN异质结双极晶体管,这是因为应力SiGe产生的应力破坏了基极区B和发射极区E之间的带系结构,由此降低了NPN异质结双极晶体管从发射极到基极区的势垒,所以电子更容易从发射极发射到基极区,然后得到更好的提升了NPN异质结双极晶体管的性能,且Ge在应力SiGe的原子百分比越高,其产生的应力越强,由此降低的NPN异质结双极晶体管从发射极到基极区的势垒越大。
通过对以应力SiGe作为基区的NPN异质结双极晶体管进行检测可得到以下结果:
β∝ex(x=Ge%)
Ge=5%,β=4X
其中,β为NPN双极晶体管的电流增益系数,NPN的电流增益系数和基极区中Ge百分比成指数比,当Ge的百分比为5%时,NPN的电流增益倍数是原来的4倍。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (2)
1.一种NPN异质结双极晶体管的制造方法,包括:
提供定义有有源区的半导体衬底;
在所述有源区预先定义集电极区、基极区、发射极区,所述发射极区位于所述基极区之上,所述基极区位于所述集电极区之上;在所述预先定义的集电极区的位于所述半导体衬底表面处定义集电极引出端位置,并在所述预先定义的基极区的位于所述半导体衬底表面处定义基极引出端位置,并对有源区进行N型离子注入,以在有源区形成N阱区;
在所述预先定义的集电极引出端与基极引出端之间的所述有源区中形成浅沟槽隔离;
对所述预先定义的基极区和发射极区进行刻蚀以形成凹槽;
在所述凹槽内填充应力硅锗,以形成基极区;
对所述预先定义的集电极引出端和发射极区进行N型高掺杂离子注入以形成集电极引出端和发射极区,对所述预先定义的基极引出端进行P型高掺杂离子注入以形成基区电极引出端。
2.一种NPN异质结双极晶体管,包括具有有源区的半导体衬底,其特征在于,所述NPN异质结双极晶体管还包括:
集电极区,由在所述有源区中通过N型离子注入形成的N阱构成,并在所述集电极区位于所述半导体衬底表面处预定位置具有通过N型高掺杂离子注入形成的集电极引出端;
基极区,由位于所述集电极区之上的应力硅锗层构成,并在所述基极区位于所述半导体衬底表面处预定位置具有基极引出端;
浅沟槽隔离,位于所述集电极引出端与所述基极引出端之间;
发射极区,由位于所述基极区之上通过N型高掺杂离子注入形成的应力硅锗构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210128958.XA CN103377918B (zh) | 2012-04-27 | 2012-04-27 | Npn异质结双极晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210128958.XA CN103377918B (zh) | 2012-04-27 | 2012-04-27 | Npn异质结双极晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377918A CN103377918A (zh) | 2013-10-30 |
CN103377918B true CN103377918B (zh) | 2015-10-21 |
Family
ID=49462866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210128958.XA Active CN103377918B (zh) | 2012-04-27 | 2012-04-27 | Npn异质结双极晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377918B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900686B (zh) * | 2014-03-03 | 2018-10-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
US9825157B1 (en) * | 2016-06-29 | 2017-11-21 | Globalfoundries Inc. | Heterojunction bipolar transistor with stress component |
CN109427763A (zh) * | 2017-08-22 | 2019-03-05 | 奇景光电股份有限公司 | 静电保护电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734183A (en) * | 1990-02-22 | 1998-03-31 | Canon Kabushiki Kaisha | Heterojunction bipolar transistor structure |
CN1725453A (zh) * | 2004-07-20 | 2006-01-25 | 国际商业机器公司 | 提高双极器件中电荷载流子迁移率的方法以及双极器件 |
CN1883053A (zh) * | 2003-11-20 | 2006-12-20 | 秦内蒂克有限公司 | 应变半导体器件 |
US7786510B2 (en) * | 2006-11-20 | 2010-08-31 | Chonbuk National University | Transistor structure and manufacturing method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133323A (ja) * | 2001-10-25 | 2003-05-09 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-04-27 CN CN201210128958.XA patent/CN103377918B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734183A (en) * | 1990-02-22 | 1998-03-31 | Canon Kabushiki Kaisha | Heterojunction bipolar transistor structure |
CN1883053A (zh) * | 2003-11-20 | 2006-12-20 | 秦内蒂克有限公司 | 应变半导体器件 |
CN1725453A (zh) * | 2004-07-20 | 2006-01-25 | 国际商业机器公司 | 提高双极器件中电荷载流子迁移率的方法以及双极器件 |
US7786510B2 (en) * | 2006-11-20 | 2010-08-31 | Chonbuk National University | Transistor structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN103377918A (zh) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541814B2 (en) | Minimizing leakage current and junction capacitance in CMOS transistors by utilizing dielectric spacers | |
CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
CN103377918B (zh) | Npn异质结双极晶体管及其制造方法 | |
CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
US20120049319A1 (en) | Parasitic pin device in a bicmos process and manufacturing method of the same | |
EP1406308A2 (en) | SiGeC heterojunction bipolar transistor | |
US8889535B2 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
CN102412278B (zh) | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 | |
CN102403256A (zh) | 赝埋层及制造方法、深孔接触及三极管 | |
CN102931220B (zh) | 锗硅异质结双极型三极管功率器件的制造方法 | |
CN102386218B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
CN102569371B (zh) | BiCMOS工艺中的垂直寄生型PNP三极管及制造方法 | |
CN102969349B (zh) | 锗硅hbt工艺中的横向寄生型pnp器件及制造方法 | |
US8907453B2 (en) | Parasitic lateral PNP transistor and manufacturing method thereof | |
CN102412284B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法 | |
CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
CN103035748B (zh) | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 | |
CN102938418B (zh) | 抑制辐射引起的背栅泄漏电流的soi器件及其制备方法 | |
CN103178100B (zh) | 纵向pnp型三极管及其制造方法 | |
EP1406309A1 (en) | Semiconductor device | |
CN103107188B (zh) | 一种SiGe HBT工艺中的寄生PNP器件结构及其制造方法 | |
CN102376757B (zh) | SiGe HBT工艺中的横向型寄生PNP器件及制造方法 | |
CN103094361B (zh) | 一种SiGe HBT工艺中的PIS电容器及其制造方法 | |
CN102176464B (zh) | SiGe异质结双极型器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |