JP2003133323A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、バイポーラトランジスタにおいて、
エミッタ・クラウディング効果による電流分布の集中を
緩和できるようにすることを最も主要な特徴としてい
る。 【解決手段】たとえば、ｎ型Ｓｉ基板１１の表面に、ｎ
型エピタキシャル層１２を成長させる。そのエピタキシ
ャル層１２の表面に、ベース電極から近い部分と遠い部
分とで濃度の異なるベース領域１７を形成する。その
後、ベース領域１７の表面にエミッタ領域１９を形成す
る。こうして、エミッタ・ベース接合部の不純物プロフ
ァイルの最適化により、エミッタ・クラウディング効果
を抑制する構成となっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラ型接合
トランジスタ（以下、バイポーラトランジスタ）または
バイポーラトランジスタを含む半導体装置に関するもの
で、特に、パワートランジスタにおけるエミッタ・ベー
ス接合部の構造に関するものである。

【０００２】

【従来の技術】従来、パワートランジスタなどのバイポ
ーラトランジスタにおいて、エミッタ・クラウディング
効果がよく知られている。これは、トランジスタに流す
電流が増大するにつれ、エミッタ領域を流れる電流がベ
ースコンタクトに近いエミッタ領域の周辺領域に集中す
る現象である。

【０００３】図１５は、従来の一般的なバイポーラトラ
ンジスタの構成例を示すものである。なお、同図（ａ）
はトランジスタの平面図であり、同図（ｂ）は図（ａ）
のｘ−ｘ線に沿うトランジスタの断面図である。

【０００４】図１５において、半導体基板１０１は、数
百μｍの厚さを有して構成されている。エピタキシャル
成長層１０２は、上記半導体基板１０１の表面部に設け
られ、トランジスタのコレクタ領域となる。ベース領域
１０３は、上記エピタキシャル成長層１０２の表面部
に、上記半導体基板１０１および上記エピタキシャル成
長層１０２とは異なる導電型を有して形成されている。
エミッタ領域１０４は、上記ベース領域１０３の表面部
に、上記エピタキシャル成長層と同じ導電型で、より高
い不純物濃度を有して形成されている。

【０００５】一方、酸化膜（ＳｉＯ₂ 膜）１０５は、上
記エピタキシャル成長層１０２の表面上を覆うようにし
て設けられている。エミッタ電極１０６は、上記エピタ
キシャル成長層１０２の表面上に、上記エミッタ領域１
０４に対応して設けられている。ベース電極１０７は、
上記エピタキシャル成長層１０２の表面上に、上記ベー
ス領域１０３の一部に対応して設けられている。コレク
タの電極１０８は、上記半導体基板１０１の裏面側に設
けられている。

【０００６】なお、図１５は、個別素子としてのトラン
ジスタの構造を示している。トランジスタを集積回路中
に形成する場合には、エピタキシャル成長層とは異なる
導電型の基板を用いる。また、基板上には、上記エピタ
キシャル成長層と同じ導電型で、高不純物濃度の埋め込
み層を形成する。そして、この埋め込み層上に、エピタ
キシャル成長層を成長させる。また、上記埋め込み層を
介して、コレクタ電流を取り出すためのコレクタ電極
を、上記エピタキシャル成長層の表面に形成する。

【０００７】ｎｐｎ型トランジスタの場合、エピタキシ
ャル成長層はｎ型であり、ベース領域はｐ型、エミッタ
領域はｎ型である。以後、特に断らない限り、ｎｐｎ型
トランジスタの場合について説明する。ｐｎｐ型トラン
ジスタの場合についても同じことが成り立つ。

【０００８】ここで、バイポーラトランジスタにおける
エミッタ・クラウディング効果について、デバイスシミ
ュレーションの結果を使って説明する。

【０００９】図１６（ａ）はシミュレーションに用いた
従来のトランジスタの断面構造を示すものであり、図１
６（ｂ）は図１６（ａ）のｙ−ｙ線に沿う方向の不純物
分布プロファイルを示すものである。

【００１０】図１７は、図１５に示したトランジスタ
（ｎｐｎ型トランジスタ）のコレクタ領域・エミッタ領
域１０２，１０４間に、コレクタ領域１０２がエミッタ
領域１０４に対して高電位になるようにＶＣＥ＝３Ｖの
電圧を与え、ベース領域１０３・エミッタ領域１０４間
に順方向バイアス電圧ＶＢＥ＝０．７Ｖを与えたとき
に、該トランジスタに流れる電流の断面分布を描いたも
のである。なお、同図（ａ）は電流ベクトルを示す図で
あり、図（ｂ）はフローラインを示す図である。

【００１１】図１７（ａ），（ｂ）に示すように、ベー
ス領域１０３・エミッタ領域１０４間の順方向バイアス
電圧がＶＢＥ＝０．７Ｖでは、エミッタ領域１０４の電
流分布はほぼ一様であることが分かる。

【００１２】図１８は、図１５に示したトランジスタ
（ｎｐｎ型トランジスタ）のコレクタ領域・エミッタ領
域１０２，１０４間に、コレクタ領域１０２がエミッタ
領域１０４に対して高電位になるようにＶＣＥ＝３Ｖの
電圧を与え、ベース領域１０３・エミッタ領域１０４間
に順方向バイアス電圧ＶＢＥ＝０．８Ｖを与えたとき
に、該トランジスタに流れる電流の断面分布を描いたも
のである。なお、同図（ａ）は電流ベクトルを示す図で
あり、図（ｂ）はフローラインを示す図である。

【００１３】図１８（ａ），（ｂ）に示すように、ベー
ス領域１０３・エミッタ領域１０４間の順方向バイアス
電圧をＶＢＥ＝０．８Ｖに増加した場合には、エミッタ
領域１０４のベース電極１０７側の端部を流れる電流
が、反対側よりもやや大きくなっている。

【００１４】図１９は、図１５に示したトランジスタ
（ｎｐｎ型トランジスタ）のコレクタ領域・エミッタ領
域１０２，１０４間に、コレクタ領域１０２がエミッタ
領域１０４に対して高電位になるようにＶＣＥ＝３Ｖの
電圧を与え、ベース領域１０３・エミッタ領域１０４間
に順方向バイアス電圧ＶＢＥ＝０．９Ｖを与えたとき
に、該トランジスタに流れる電流の断面分布を描いたも
のである。なお、同図（ａ）は電流ベクトルを示す図で
あり、図（ｂ）はフローラインを示す図である。

【００１５】図１９（ａ），（ｂ）に示すように、ベー
ス領域１０３・エミッタ領域１０４間の順方向バイアス
電圧をさらにＶＢＥ＝０．９Ｖに増加した場合には、エ
ミッタ領域１０４のベース電極１０７側の端部での電流
分布の集中が一層顕著になっていることが分かる。

【００１６】このように、ベース領域１０３・エミッタ
領域１０４間の順方向バイアス電圧ＶＢＥを増加させ、
トランジスタのコレクタ電流を大きくするにつれ、エミ
ッタ領域１０４を流れる電流は、ベースコンタクトに近
い側に集中していくことが分かる。

【００１７】このエミッタ・クラウディング効果のた
め、大電流を得る目的で単純にエミッタ電極の面積を大
きくしても、流すことができる電流は面積の増加に見合
ったほどは増えない。このため、大電流を流すことが必
要なパワートランジスタなどでは、エミッタ電極の形状
に工夫がなされる。その一例として、櫛形（ｉｎｔｅｒ
ｄｉｇｉｔａｌ）構造が多く採用されている。

【００１８】図２０は、櫛形構造を採用するバイポーラ
トランジスタ（パワートランジスタ）の構成例を示すも
のである。なお、同図（ａ）はトランジスタの平面図で
あり、同図（ｂ）は図（ａ）のｚ−ｚ線に沿う断面図で
ある。

【００１９】図２０において、エピタキシャル成長層２
０１は、トランジスタのコレクタ領域となる。ベース領
域２０２は、上記エピタキシャル成長層２０１の表面部
に設けられている。複数のエミッタ領域２０３は、上記
ベース領域２０２の表面部に一定の間隔を有して配設さ
れている。

【００２０】一方、酸化膜（ＳｉＯ₂ 膜）２０４は、上
記エピタキシャル成長層２０１の表面上を覆うようにし
て設けられている。また、櫛歯状のエミッタ電極２０５
は、各櫛歯の部分が、上記エミッタ領域２０３のそれぞ
れに接続されている。さらに、櫛歯状のベース電極２０
６は、各櫛歯の部分が、上記エミッタ電極２０５の相互
間に対応するように配置され、それぞれ、上記ベース領
域２０２と接続されている。

【００２１】このように、従来のパワートランジスタの
場合、エミッタ電極２０５を、その面積に対する周辺長
の割合が大きくなるように櫛形に形成することにより、
大電流が流れるように工夫されている。

【００２２】しかしながら、上記した櫛形構造には以下
に述べるような欠点があった。すなわち、多数の位置に
おいて、エミッタ電極２０５とベース電極２０６とが隣
接する。このため、製造工程時に、エミッタ・ベース間
短絡などの不良が発生する確率が高くなる。また、エミ
ッタ電極２０５の相互間に、それぞれ、ベース電極２０
と接続される外部ベース領域が必要となる。このため、
単純な矩形パターン構造とした場合（たとえば、図１５
参照）に比べて、トランジスタ全体の面積が大きくな
る。

【００２３】

【発明が解決しようとする課題】上記したように、従来
においては、エミッタ電極の形状を櫛形構造とすること
により大電流を流すことができるものの、製造工程での
不良の発生を増大させるとともに、トランジスタの大型
化を招くといった不具合があった。

【００２４】そこで、この発明は、製造工程での不良の
発生の増大や大型化を招くことなく、エミッタ・クラウ
ディング効果による電流分布の集中を緩和でき、大電流
を流すことが容易に可能な半導体装置を提供することを
目的としている。

【００２５】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半導体基板の
表面部に形成された第一導電型のコレクタ領域と、前記
コレクタ領域の表面部に形成された第二導電型のベース
領域と、前記ベース領域の表面部に形成された第一導電
型のエミッタ領域とを有する少なくとも一つのバイポー
ラ型接合トランジスタを具備したものであって、前記ベ
ース領域の不純物濃度を、ベースコンタクトに近い部分
を高く、遠い部分を低くしたことを特徴とする。

【００２６】また、この発明の半導体装置にあっては、
半導体基板の表面部に形成された第一導電型のコレクタ
領域と、前記コレクタ領域の表面部に形成された第二導
電型のベース領域と、前記ベース領域の表面部に形成さ
れた第一導電型のエミッタ領域とを有する少なくとも一
つのバイポーラ型接合トランジスタを具備したものであ
って、前記ベース領域は、少なくともその一部が前記エ
ミッタ領域とは異なる二種類以上の元素から構成される
化合物半導体により形成されて、前記エミッタ領域とヘ
テロ接合を形成するとともに、前記二種類以上の元素の
組成比によりバンドギャップが可変であり、しかも、前
記エミッタ領域よりはバンドギャップが小さく、かつ、
前記エミッタ領域の直下の組成比を、ベースコンタクト
に近い部分のバンドギャップがより大きく、遠い部分の
バンドギャップがより小さくなるようにしたことを特徴
とする。

【００２７】さらに、この発明の半導体装置にあって
は、半導体基板の表面部に形成された第一導電型のコレ
クタ領域と、前記コレクタ領域の表面部に形成された第
二導電型のベース領域と、前記ベース領域の表面部に形
成された第一導電型のエミッタ領域とを有する少なくと
も一つのバイポーラ型接合トランジスタを具備したもの
であって、前記エミッタ領域は、前記ベース領域とは異
なる二種類以上の元素から構成される化合物半導体によ
り形成されて、前記ベース領域とヘテロ接合を形成する
とともに、前記二種類以上の元素の組成比によりバンド
ギャップが可変であり、しかも、前記ベース領域よりも
バンドギャップが大きく、かつ、その組成比を、ベース
コンタクトに近い部分のバンドギャップが大きく、遠い
部分のバンドギャップが小さくなるようにしたことを特
徴とする。

【００２８】この発明の半導体装置によれば、大電流動
作領域で問題となっていたエミッタ・クラウディング効
果を、エミッタ・ベース接合部の不純物プロファイルの
最適化またはエミッタ・ベース領域のバンドギャップの
最適化によって抑制できるようになる。これにより、矩
形または単純な形状のエミッタ電極のままで、エミッタ
領域に大電流をほぼ均一に流することが可能となるもの
である。

【００２９】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。

【００３０】（第１の実施形態）図１は、本発明の第１
の実施形態にかかる、パワートランジスタ（ｎｐｎ型ト
ランジスタ）の製造方法を説明するために示すものであ
る。

【００３１】まず、たとえば同図（ａ）に示すように、
ｎ型不純物である燐（Ｐ）などを高濃度にドープしたシ
リコン（Ｓｉ）基板１１の表面に、ｎ型エピタキシャル
層１２を成長させる。エピタキシャル層１２の不純物濃
度および成長膜厚は、所望のトランジスタのコレクタ耐
圧やカットオフ周波数（ｆＴ）などによって異なる。た
とえば、コレクタ領域・エミッタ領域間の耐圧ＶＣＥＯ
＝１０Ｖ、遮断周波数ｆＴ＝１０ギガヘルツ（ＧＨｚ）
のトランジスタの場合、エピタキシャル層１２の不純物
濃度は約５×１０¹⁵ｃｍ^-3、膜厚は３μｍ程度である。

【００３２】次に、エピタキシャル層１２の表面に、熱
酸化により、ＳｉＯ₂ 膜１３を３００ｎｍ程度の膜厚で
成長させる。そして、ベース領域を形成する部位の上記
ＳｉＯ₂ 膜１３を、フォトリソグラフィ工程により除去
する。その後、フォトレジスト１４により、ベース領域
を形成する部位を除く部位をマスクして、ｐ型不純物で
あるホウ素（Ｂ）をイオン注入する。ホウ素のイオン注
入条件は、たとえば、加速エネルギー５０ｋｅＶ、注入
ドーズ量２×１０¹⁴ｃｍ^-2である。

【００３３】次に、たとえば同図（ｂ）に示すように、
上記イオン注入によりベース領域を形成する部位に不純
物層１５を形成した後、エミッタ領域を形成する部位
（ベース領域を形成する部位のうち、ベース電極から遠
い部分）を、フォトレジスト１６などを使ってマスクす
る。そして、さらにホウ素を、加速エネルギー５０ｋｅ
Ｖ、注入ドーズ量２×１０¹⁴ｃｍ^-2の条件でイオン注入
する。このときのイオン注入条件、つまり加速エネルギ
ーおよび注入ドーズ量は、エミッタ・クラウディング効
果を抑制する程度により、適当な値に設定して良い。

【００３４】次に、たとえば同図（ｃ）に示すように、
１０００℃程度の熱処理によりホウ素を拡散させて、ベ
ース領域１７を形成する。これにより、ベース電極から
近い部分と遠い部分とで、深さ（不純物濃度）の異なる
ベース領域１７が形成される。

【００３５】その後、ＳｉＯ₂ 膜１３およびフォトレジ
スト１４，１６を除去した後、ＣＶＤ（化学的気相成
長）法により、再度、ＳｉＯ₂ 膜１８を５０００オング
ストローム程度の膜厚で成長させる。そして、エミッタ
領域を形成する部位のＳｉＯ₂膜１８をフォトリソグラ
フィ工程により除去し、ｎ型不純物である砒素（Ａｓ）
をイオン注入する。砒素のイオン注入条件は、たとえ
ば、加速エネルギー１００ｋｅＶ、注入ドーズ量１×１
０¹⁵ｃｍ^-2である。

【００３６】次に、たとえば同図（ｄ）に示すように、
熱処理により砒素を拡散させて、エミッタ領域１９を形
成する。続いて、上記ＳｉＯ₂ 膜１８にコンタクトホー
ルの開口を行う。そして、アルミニウムなどの金属を真
空蒸着法またはスパッタ法などにより成膜し、さらに、
それをエッチングして、上記ベース領域１７につながる
ベース電極２０、および、上記エミッタ領域１９につな
がるエミッタ電極２１を形成する。これにより、エミッ
タ領域１９の片側にのみベース電極２０を配設してなる
構造のトランジスタが完成する。

【００３７】なお、上記した工程の説明では、エミッタ
領域１９の形成において、直接、砒素をイオン注入する
ようにした。これに限らず、たとえば、エミッタ領域１
９を形成する部位の表面に、砒素または燐（Ｐ）を高濃
度にドープした多結晶シリコンを被着し、この多結晶シ
リコンからの固相拡散によりエミッタ領域１９を形成す
ることも可能である。

【００３８】または、不純物のドープされていない多結
晶シリコンを被着し、そこへ砒素または燐をイオン注入
した後に、同様に、多結晶シリコンからの固相拡散によ
りエミッタ領域１９を形成することも可能である。

【００３９】さらに、上記した工程の説明では、ベース
領域１７における不純物濃度を二段階に変化させるよう
にした。これに限らず、たとえば図１（ｂ）の工程を何
回か繰り返すか、ＳｉＯ₂ 膜１３の膜厚を部分的に異な
らせることにより、多段階に濃度を変化させるようにし
ても良い。これにより、エミッタ・クラウディング効果
を、より効果的に抑制することが可能となる。

【００４０】このようにして形成されたｎｐｎトランジ
スタの、ベース領域１７のｐ型不純物（この場合は、ホ
ウ素）の濃度は、ベースコンタクトに近い部分では高
く、ベースコンタクトに遠い部分では低くなっている。
このため、エミッタ・ベース接合部のポテンシャルバリ
ア（ｂｕｉｌｄ ｉｎ ｐｏｔｅｎｔｉａｌ）は、ベー
スコンタクトに近い部分で大きく、遠い部分で小さくな
る。したがって、エミッタ・ベース接合部に順方向バイ
アス電圧を印加したときに、エミッタ領域１９からベー
ス領域１７へと注入される、少数キャリアである電子の
数は、ベースコンタクトに近い部分では少なく、遠い部
分では多くなる。

【００４１】エミッタ・ベース接合部の電圧が小さく、
エミッタ・クラウディング効果が顕著でないときは、電
流の分布が不均一になる。この場合、流れる全電流が小
さいため、電流分布の不均一性が特に問題になることは
ない。

【００４２】エミッタ・ベース接合部の電圧が大きくな
ってくると、上記ポテンシャルバリアの差の効果によ
り、エミッタ・クラウディング効果を抑制することが可
能となる。つまり、全電流が増加した場合にも、エミッ
タ・クラウディング効果による、ベースコンタクトに近
い部分への電流分布の集中を緩和することが可能とな
る。その結果、高電流状態で、かつ、より均一性の優れ
た電流密度分布を得ることができる。

【００４３】図２は、本実施形態におけるエミッタ・ク
ラウディング効果の抑制の効果について説明するため
の、デバイスシミュレーションによる結果を示すもので
ある。なお、同図（ａ）はシミュレーションに用いたパ
ワートランジスタの断面構造を示すものであり、同図
（ｂ），（ｃ），（ｄ）はそれぞれ図（ａ）中のｙ１-
ｙ１線，ｙ２−ｙ２線，ｙ３−ｙ３線に沿う不純物分布
プロファイルを示すものである。

【００４４】図からも明らかなように、この場合、真性
ベース領域の不純物濃度は、外部ベース領域に近づくほ
ど高くなる。このように、真性ベース領域の不純物濃度
が段階的に変化されている。

【００４５】図３〜図５は、図１に示したパワートラン
ジスタのコレクタ領域１２・エミッタ領域１９間に電圧
ＶＣＥ＝３Ｖを印加し、ベース領域１７・エミッタ領域
１９間に電圧ＶＢＥ＝０．７Ｖ，０．８Ｖ，０．９Ｖを
それぞれ加えたときの、該トランジスタに流れる電流の
断面分布を描いたものである。なお、各図において、図
（ａ）は電流分布ベクトルを示す図であり、図（ｂ）は
フローラインを示す図である。

【００４６】図３および図４に示すように、電圧ＶＢＥ
が０．７Ｖ，０．８Ｖの場合には、ベース電極２０から
遠い側の、エミッタ領域１９の端部付近で電流密度が高
くなる傾向がある。この程度の電圧ＶＢＥでは全電流が
それほど大きくないので、電流分布の不均一性は特に問
題にならない。

【００４７】一方、図５に示すように、電圧ＶＢＥ＝
０．９Ｖの場合には、本実施形態におけるエミッタ・ク
ラウディング効果が、従来のトランジスタ（たとえば、
図１９参照）と比ベて大幅に改善されていることが分か
る。

【００４８】図６は、電圧ＶＢＥ＝０．９Ｖとした場合
の、エミッタ・ベース接合部付近の電流密度分布を、本
実施形態のトランジスタ（図５）と従来のトランジスタ
（図１９）とを比較して示すものである。因みに、同図
（ａ）が本実施形態のトランジスタのものであり、同図
（ｂ）が従来のトランジスタのものである。

【００４９】エミッタ領域の左端のもっとも電流の集中
した部分の電流密度の値を比較すれば明らかな通り、本
実施形態のトランジスタの最大電流密度は従来の約６割
にまで低減されており、エミッタ・クラウディング効果
が大幅に抑制されていることが分かる。

【００５０】また、この事実より、ベース領域の横方向
の不純物濃度を適切に制御することによって、必要な最
大動作電流において、最適な電流密度分布となるように
設計することが可能である。

【００５１】（第２の実施形態）図７は、本発明の第２
の実施形態にかかる、パワートランジスタ（ｎｐｎ型ト
ランジスタ）の製造方法を説明するために示すものであ
る。なお、ここでは、エミッタ領域の両側にベース領域
を配設してなるトランジスタを例に説明する。

【００５２】まず、たとえば同図（ａ）に示すように、
高濃度のｎ型シリコン基板上１１の表面に、ｎ型エピタ
キシャル層１２を形成する。続いて、エピタキシャル層
１２の表面に、熱酸化により、ＳｉＯ₂ 膜１３を３００
ｎｍ程度の膜厚で成長させる。そして、ベース領域を形
成する部位の上記ＳｉＯ₂ 膜１３を、フォトリソグラフ
ィ工程により除去する。その後、ｐ型不純物であるホウ
素（Ｂ）をイオン注入し、熱処理を行って、ベース領域
１７を形成する。ここまでの工程は、上述した第１の実
施形態の場合とほぼ同様である。

【００５３】次に、たとえば同図（ｂ）に示すように、
全面にＳｉＯ₂ 膜１８をＣＶＤ法により堆積させ、アニ
ールした後、エミッタ領域を形成するための開口を行
う。そして、砒素（Ａｓ）をイオン注入後、熱処理を行
って、エミッタ領域１９を形成する。

【００５４】次に、たとえば同図（ｃ）に示すように、
表面のＳｉＯ₂ 膜１８をすべて剥離する。そして、シリ
コンナイトライド（ＳｉＮ）膜３１を全面に堆積し、外
部ベース領域を形成する部位のＳｉＮ膜３１のみを除去
する。また、残存する上記ＳｉＮ膜３１をマスクして、
外部ベース領域を形成する部位のシリコンをエッチング
する。エッチングの深さは、エミッタ領域１９の拡散の
深さとほぼ同程度とする。

【００５５】続いて、たとえば同図（ｄ）に示すよう
に、エッチングによりできた凹部の側壁部分にＳｉＯ₂
膜の側壁３２を形成する。

【００５６】次に、たとえば同図（ｅ）に示すように、
この側壁３２をマスクとして、シリコンをさらにエッチ
ングする。このときのエッチングの深さは、ベース・コ
レクタ接合部のやや手前の深さまでとする。

【００５７】そして、エッチングによりできた凹部内
に、ホウ素を高濃度にドーピングした多結晶シリコンを
埋め込み、その表面を平坦化して埋め込み層（外部ベー
ス領域）３３を形成する。その後、熱処理によって、埋
め込み層３３からホウ素を拡散させる。この場合、ホウ
素が内部ベース領域にも拡散していくことにより、内部
ベース領域に、その端から中央に向かってホウ素の濃度
が連続的に減少していくような不純物プロファイルをも
たせることができる。

【００５８】引き続き、たとえば同図（ｆ）に示すよう
に、表面に残っているＳｉＮ膜３１を除去して、新しい
ＳｉＯ₂ 膜３４を堆積させる。そして、そのＳｉＯ₂ 膜
３４に、エミッタ・ベースコンタクトのための各ホール
の開口を行った後、ベース電極２０およびエミッタ電極
２１を形成する。これにより、エミッタ領域１９の両側
にベース電極２０を配設してなる構造のトランジスタが
完成する。

【００５９】本実施形態の場合、最終的に外部ベース領
域を形成するための多結晶シリコンからの横方向拡散に
より、真性ベース領域における不純物濃度の分布を得る
ようにしている。そのため、ベース領域１７に連続的で
滑らかな濃度の勾配をつけることができる。

【００６０】このような構成によっても、上述した第１
の実施形態の場合と同様の効果、つまり、エミッタ・ク
ラウディング効果を抑制することが可能となる。

【００６１】さらに、本実施形態によれば、真性ベース
領域が高濃度の多結晶シリコンからなる外部ベース領域
と直に接続される。このため、ベース抵抗を大幅に減少
させることができ、高周波特性やノイズ特性をも改善で
きる。

【００６２】（第３の実施形態）図８および図９は、本
発明の第３の実施形態にかかる、パワートランジスタ
（ｎｐｎ型トランジスタ）の製造方法を説明するために
示すものである。なお、ここでは、エミッタ領域とコレ
クタ領域とをＳｉで、ベース領域をＳｉ_1-x Ｇｅ_xで形
成した、ＳｉＧｅＨＢＴ（ＳｉＧｅヘテロ接合バイポー
ラトランジスタ）の場合について説明する。

【００６３】まず、たとえば図８（ａ）に示すように、
ｎ型不純物が高濃度にドープされたｎ型シリコン基板１
１に、コレクタ領域となるｎ型エピタキシャル層１２を
成長させる。ｎ型エピタキシャル層１２の不純物濃度お
よび成長膜厚は、所望のトランジスタの耐圧と動作周波
数により決定される。たとえば、コレクタ領域・エミッ
タ領域間の耐圧ＶＣＥＯ＝５Ｖ、遮断周波数ｆＴ＝３０
ＧＨｚのトランジスタの場合、エピタキシャル層１２の
不純物濃度は２×１０¹⁷／ｃｍ³ 程度、膜厚は２μｍ程
度である。

【００６４】次に、エピタキシャル層１２の表面に、１
０００℃の熱酸化により、ＳｉＯ₂膜１３を７０ｎｍ程
度の膜厚で成長させる。また、上記ＳｉＯ₂ 膜１３上
に、減圧ＣＶＤ法により、ＳｉＮ膜３１を１０ｎｍ程度
の膜厚で堆積する。その後、エミッタ領域を形成する部
位を残して、上記ＳｉＯ₂ 膜１３および上記ＳｉＮ膜３
１を除去する。

【００６５】次に、たとえば図８（ｂ）に示すように、
全面に、第１のＳｉＧｅ層４１を形成する。ＳｉＧｅ層
４１の成長は、エピタキシャル成長炉において、Ｓｉの
ソースとしてＳｉＨ₄ （モノシラン）またはＳｉ₂ Ｈ₆
（ジシラン）またはＳｉＨ₂Ｃｌ₂ （ジクロルシラン）
などを用い、ＧｅのソースとしてＧｅＨ₄ （ゲルマン）
を用い、９００℃〜１１００℃程度の高温で行われる。

【００６６】上記エピタキシャル層１２に接した部分で
はＳｉＧｅのエピタキシャル層が成長し、上記ＳｉＮ膜
３１に接した部分では多結晶または非晶質（アモルファ
ス）の膜が形成される。この場合、ＳｉＧｅ層４１のＧ
ｅの濃度（モル比）は０〜０．０５程度にする。ＳｉＧ
ｅ層４１のＧｅのモル比は、ＧｅＨ₄ とＳｉＨ₄ などの
流量比により決定される。

【００６７】次に、たとえば図８（ｃ）に示すように、
全面を、ＣＭＰ（化学的機械的研磨）法により平坦化す
る。このとき、ＳｉＮ膜３１がＣＭＰのストッパとして
作用するため、ＳｉＧｅ層４１の厚さは８０ｎｍ程度に
制御される。

【００６８】次に、たとえば図８（ｄ）に示すように、
上記ＳｉＯ₂ 膜１３および上記ＳｉＮ膜３１の一部を残
し、その周辺部をエッチングにより除去する。ＳｉＧｅ
層４１へのプラズマによる損傷を避けるため、ウェット
エッチングが望ましい。すなわち、フォトレジスト（図
示していない）をマスクに、熱燐酸処理により、ＳｉＮ
膜３１を選択的にエッチングする。また、残っているＳ
ｉＮ膜３１をマスクにして、ＳｉＯ₂ 膜１３をエッチン
グする。

【００６９】次に、たとえば図８（ｅ）に示すように、
全面に、第２のＳｉＧｅ層４２を成長させる。成長の方
法は、第１のＳｉＧｅ層４１の場合とほぼ同様である。
ただし、第２のＳｉＧｅ層４２のＧｅのモル比は、第１
のＳｉＧｅ層４１のＧｅのモル比よりも高く、０．０８
〜０．１２程度とする。

【００７０】次に、たとえば図８（ｆ）に示すように、
再度、ＣＭＰ法により全面を平坦化する。この場合も、
ＳｉＮ膜３１がＣＭＰのストッパとして作用するため、
ＳｉＧｅ層４２の膜厚は８０ｎｍ程度に制御される。

【００７１】次に、たとえば図９（ａ）に示すように、
残りの上記ＳｉＯ₂ 膜１３および上記ＳｉＮ膜３１をす
べて除去する。その後、全面に、第３のＳｉＧｅ層４３
を成長させる。成長の方法は、第１のＳｉＧｅ層４１お
よび第２のＳｉＧｅ層４２の場合とほぼ同様である。た
だし、第３のＳｉＧｅ層４３のＧｅのモル比は、第１の
ＳｉＧｅ層４１および第２のＳｉＧｅ層４２のＧｅのモ
ル比よりも高く、０．１３〜０．２程度とする。

【００７２】次に、たとえば図９（ｂ）に示すように、
ＣＭＰ法により全面を平坦化する。この場合、ＣＭＰの
ストッパになるＳｉＮ膜がないため、ポリシングの終点
は、ＣＭＰのレートなどにより制御する必要がある。こ
のようなプロセスにより、ＳｉＧｅ層４１，４２，４３
のエピタキシャル工程（ベース領域の形成）が終了す
る。

【００７３】なお、ＳｉＧｅ層４１，４２，４３のＧｅ
のモル比を、その中央部から周辺部に向かって三段階に
変化させたが、実際には、エピタキシャル成長中の熱処
理によりＧｅが拡散する。そのため、分布は階段状には
ならず、だれた形になる。

【００７４】また、本実施形態の説明では、ＳｉＧｅ層
の成長を３回に分けて行ったが、さらに多数回に分けて
行うことも可能である。成長の回数が多いほど、モル比
のプロファイルの自由度が高まる。本発明の効果を得る
ためには、最低、ＳｉＧｅ層の成長を２回に分けて行う
ことが必要である。

【００７５】次に、たとえば図９（ｃ）に示すように、
ＳｉＧｅ層４１，４２，４３の表面に、全面的に、減圧
ＣＶＤ法によりＳｉＯ₂ 膜４４を堆積させる。そして、
そのＳｉＯ₂ 膜４４の、エミッタ領域を形成する部位を
開口する。

【００７６】次に、たとえば図９（ｄ）に示すように、
全面に、高濃度のｎ型シリコン層４５を成長させる。

【００７７】次に、たとえば図９（ｅ）に示すように、
ＣＭＰ法によって上記シリコン層４５の平坦化を行い、
エミッタ領域を形成する。

【００７８】続いて、たとえば図９（ｆ）に示すよう
に、上記ＳｉＯ₂ 膜４４の一部を除去した後、アルミニ
ウムなどの金属をスパッタ法などにより形成する。そし
て、それをエッチングして、上記ＳｉＧｅ層４１につな
がるベース電極４６、および、上記エミッタ領域（シリ
コン層４５）につながるエミッタ電極４７を形成する。
こうして、ＳｉＧｅＨＢＴが完成する。

【００７９】通常、ＳｉＧｅＨＢＴの場合、ベース領域
のＧｅのモル比ｘは、一定の値にする。あるいは、エミ
ッタ領域から注入された電子を加速する電界の効果を得
るために、エミッタ領域の端部からコレクタ領域の端部
に向かって、モル比が増加するような勾配を与えること
が行われる。

【００８０】本実施形態のＳｉＧｅＨＢＴにおいては、
エミッタ領域からコレクタ領域に向かう方向のモル比の
分布には関わりなく、横方向（エミッタ・ベース接合部
に平行な方向）にモル比の傾斜をつける。具体的には、
真性ベース領域のベースコンタクトからの距離が遠い場
所ほど、Ｇｅのモル比を大きくする。

【００８１】図１０は、ＳｉＧｅＨＢＴの平面構造と真
性ベース領域のモル比の分布との関係を示すものであ
る。なお、同図（ａ）はベース電極がエミッタ領域の両
側にある場合を、同図（ｂ）はベース電極がエミッタ領
域の片側だけにある場合を、それぞれ示している。

【００８２】図１０（ａ），（ｂ）において、４０はベ
ース領域、４５はエミッタ領域、４６はベース電極、４
７はエミッタ電極である。

【００８３】図１０（ａ）に示すように、ベース電極４
６がエミッタ領域４５の両側にある場合、モル比は、真
性ベース領域の両端から中央に向かって単調に増加して
いくような分布とする。

【００８４】これに対し、図１０（ｂ）に示すように、
ベース電極４６がエミッタ領域４５の片側だけにあるよ
うな配置の場合、モル比は、真性ベース領域のベース電
極４６に近い側から遠い側に向かって単調に増加してい
くような分布とする。

【００８５】図１１は、上記のようなＧｅのモル比の分
布を与えることによる効果について、デバイスシミュレ
ーションの結果を使って説明する。

【００８６】なお、同図（ａ）はシミュレーションに使
ったＳｉＧｅＨＢＴの構造を示すもので、ベースコンタ
クトがエミッタ領域の両側にある場合も片側にしかない
場合も原理は同じなので、ここでは、エミッタ領域の両
側にベース電極がある場合を例に説明する。

【００８７】また、同図（ｂ）は、このＳｉＧｅＨＢＴ
において、エミッタ領域の直下の真性ベース領域におけ
る横方向のＧｅのモル比分布を示すものであり、上述し
たように、モル比は真性ベース領域の両端から中央に向
かって単調に増加していくような分布としている。

【００８８】さらに、同図（ｃ）は、このＳｉＧｅＨＢ
Ｔにおいて、コレクタ領域・エミッタ領域間に、コレク
タ・ベース接合部が逆バイアスとなるような電圧ＶＣＥ
＝２Ｖを印加し、ベース領域・エミッタ領域間に順方向
に電圧ＶＢＥ＝１．０Ｖをかけたときの電流ベクトルを
示す図であり、同図（ｄ）は、同じくフローラインを示
す図である。

【００８９】図１２は、比較のために、Ｇｅのモル比の
分布以外はまったく同じで、ベース領域のＧｅのモル比
が全領域にわたって一様（ｘ＝０．１）とされた従来の
ＳｉＧｅＨＢＴについて、上記と同様のシミュレーショ
ンを行った結果を示すものである。

【００９０】すなわち、同図（ａ）は、従来のＳｉＧｅ
ＨＢＴにおいて、コレクタ領域・エミッタ領域間に電圧
ＶＣＥ＝２Ｖを印加し、ベース領域・エミッタ領域間に
順方向に電圧ＶＢＥ＝１．０Ｖをかけたときの電流ベク
トルを示す図であり、同図（ｄ）は、同じくフローライ
ンを示す図である。

【００９１】図１１（ｃ），（ｄ）および図１２
（ａ），（ｂ）を比較すると、本実施形態のＳｉＧｅＨ
ＢＴの方が、従来のＳｉＧｅＨＢＴに比べて、エミッタ
領域の周辺部での電流分布の集中が少なくなっているこ
とが分かる。

【００９２】図１３は、本実施形態のＳｉＧｅＨＢＴの
特性をさらに明らかにするために、上記した図１１
（ａ）のｘ’−ｘ’線に沿う位置での電流密度の分布を
比較して示すものである。なお、同図（ａ）は本実施形
態のＳｉＧｅＨＢＴについてのものであり、同図（ｂ）
は従来のＳｉＧｅＨＢＴについてのものである。

【００９３】この場合、両者とも流れている全電流はほ
ぼ等しい。本実施形態のＳｉＧｅＨＢＴでは、従来のＳ
ｉＧｅＨＢＴに比べて、エミッタ領域の中央部と端部と
における電流密度の差が小さくなっている。また、エミ
ッタ領域の端部における最大電流密度も、従来のＳｉＧ
ｅＨＢＴの約１５％も小さくなっている。このことから
も、エミッタ・クラウディング効果が抑制されているこ
とが分かる。

【００９４】以上、述べたように、真性ベース領域のＧ
ｅのモル比がベースコンタクトに近い側から遠い側にむ
かって増加するような分布とすることにより、エミッタ
領域の電流分布をより一様に近づけることが可能とな
る。

【００９５】すなわち、エミッタ・ベース接合部をバン
ドギャップが可変な材料の組み合わせにより形成し、エ
ミッタ領域およびベース領域の材料のバンドギャップの
差を、ベースコンタクトに近い部分で大きく、遠い部分
で小さくなるようにする。これにより、ポテンシャルバ
リアをベースコンタクトに近い部分で大きく、遠い部分
で小さくすることができる。その結果、上述した第１，
第２の実施形態の場合と同様に、エミッタ・クラウディ
ング効果を抑制することが可能となる。

【００９６】なお、上記の実施形態において、モル比の
分布をさらに最適化して、より一様な電流分布を得るこ
とも当然可能である。

【００９７】また、この実施形態では、ｎｐｎ型のＳｉ
ＧｅＨＢＴについて説明したが、ｐｎｐ型のＳｉＧｅＨ
ＢＴについても同じ効果が得られる。

【００９８】さらに、ＳｉＧｅに限らず、一般の化合物
半導体の組成比を変えることにより、バンドギャップの
大きさを変えることができる半導体材料をベース領域に
用いたＨＢＴであれば、同様の効果が期待できる。

【００９９】（第４の実施形態）図１４は、本発明の第
４の実施形態にかかる、パワートランジスタの製造方法
を説明するために示すものである。なお、ここでは、エ
ミッタ領域をＡｌＧａＡｓで、コレクタ領域とベース領
域とをＧａＡｓで形成した、ｎｐｎ型トランジスタの場
合について説明する。

【０１００】まず、たとえば同図（ａ）に示すように、
ｎ型不純物を高濃度にドープしたｎ型ＧａＡｓ基板５１
上に、ｎ型エピタキシャルＧａＡｓ層５２を成長させ
る。さらに、その上に、ｐ型エピタキシャルＧａＡｓ層
５３を成長させる。この場合、ｎ型エピタキシャルＧａ
Ａｓ層５２がトランジスタのコレクタ領域に、ｐ型エピ
タキシャルＧａＡｓ層５３がトランジスタのベース領域
になる。

【０１０１】次に、たとえば同図（ｂ）に示すように、
全面に、ＳｉＯ₂ 膜５４を堆積する。そして、そのＳｉ
Ｏ₂ 膜５４の、エミッタ領域を形成する部位を開孔す
る。その後、ＡｌＧａＡｓを全面に気相成長により成長
させる。このとき、上記ＧａＡｓ層５３に接した部分で
はＡｌＧａＡｓのエピタキシャル層５５が成長するが、
ＳｉＯ₂ 膜５４に接した部分では多結晶またはアモルフ
ァスの膜５６が形成される。

【０１０２】次に、たとえば同図（ｃ）に示すように、
エピタキシャルＡｌＧａＡｓ層５５以外の膜５６を除去
した後、再度、ＳｉＯ₂ 膜５７で全面を覆う。続いて、
エピタキシャルＡｌＧａＡｓ層５５に隣接する部位のＳ
ｉＯ₂ 膜５４，５７だけを選択的に除去し、上記ＧａＡ
ｓ層５３を露出させる。

【０１０３】その後、上記エピタキシャルＡｌＧａＡｓ
層５５よりもＡｌ組成比の小さい、ＡｌＧａＡｓ層を気
相成長させる。すると、同様にして、ＧａＡｓ層５３に
接した部分ではＡｌＧａＡｓのエピタキシャル層５８が
成長するが、それ以外の、ＳｉＯ₂ 膜５４，５７に接し
た部分では多結晶またはアモルファスの膜５９が形成さ
れる。

【０１０４】次に、たとえば同図（ｄ）に示すように、
再び、エピタキシャルＡｌＧａＡｓ層５８以外の膜５９
を除去する。さらに、全てのＳｉＯ₂ 膜５４，５７を除
去した後、全面に、新たにＳｉＯ₂ 膜６０を厚く形成す
る。そして、全面をエッチバックまたはＣＭＰ法などに
より、エミッタ領域（エピタキシャルＡｌＧａＡｓ層５
５，５８）の表面が平坦になるように加工する。

【０１０５】続いて、たとえば同図（ｅ）に示すよう
に、全面に、ＳｉＯ₂ 膜６１を形成した後、エミッタ電
極およびベース電極の形成のためのコンタクトホールを
開口する。そして、アルミニウムなどの金属をスパッタ
法などにより形成し、それをエッチングして、上記ｐ型
エピタキシャルＧａＡｓ層５３につながるベース電極６
２、および、上記エピタキシャルＡｌＧａＡｓ層５５，
５８につながるエミッタ電極６３を形成する。こうし
て、ｎｐｎ型トランジスタが完成する。

【０１０６】このトランジスタの場合、エミッタ領域の
ベースコンタクトに近い部分（エピタキシャルＡｌＧａ
Ａｓ層５８）は、遠い部分（エピタキシャルＡｌＧａＡ
ｓ層５５）に比べて、バンドギャップが小さくなってい
る。このため、エミッタ・ベース接合部のベースコンタ
クトに近い部分は、遠い部分に比べて、ポテンシャルバ
リアが大きくなる。これにより、エミッタ領域のベース
電極側の端部に集中する電流を抑制することが可能とな
る結果、上述した第１〜第３の実施形態の場合と同様
に、エミッタ・クラウディング効果を抑制する効果が期
待される。

【０１０７】なお、上記実施形態に限らず、たとえば、
第３の実施形態と第４の実施形態とを組み合わせること
も可能である。すなわち、エミッタ領域が、ベース領域
とは異なる二種類以上の元素から構成される化合物半導
体により形成されて、上記ベース領域とヘテロ接合を形
成するとともに、上記二種類以上の元素の組成比により
バンドギャップが可変であり、しかも、上記ベース領域
よりもバンドギャップが大きく、かつ、その組成比を、
ベースコンタクトに近い部分のバンドギャップが大き
く、遠い部分のバンドギャップが小さくなるようにし、
また、上記ベース領域が、少なくともその一部が上記エ
ミッタ領域とは異なる二種類以上の元素から構成される
化合物半導体により形成されて、上記二種類以上の元素
の組成比によりバンドギャップが可変であり、しかも、
上記エミッタ領域よりもバンドギャップが小さく、か
つ、その組成比を、ベースコンタクトに近い部分のバン
ドギャップが小さく、遠い部分のバンドギャップが大き
くなるように構成することも可能である。

【０１０８】または、たとえば、第１の実施形態と第３
の実施形態とを組み合わせることも可能である。すなわ
ち、ベース領域が、少なくともその一部がエミッタ領域
とは異なる二種類以上の元素から構成される化合物半導
体により形成されて、上記エミッタ領域とヘテロ接合を
形成するとともに、上記二種類以上の元素の組成比によ
りバンドギャップが可変であり、しかも、上記エミッタ
領域よりはバンドギャップが小さく、かつ、上記エミッ
タ領域の直下の組成比を、ベースコンタクトに近い部分
のバンドギャップがより大きく、遠い部分のバンドギャ
ップがより小さくなるようにすることで、ベースコンタ
クトに近い部分の不純物濃度分布が遠い部分に比べて高
くなるように構成することも可能である。

【０１０９】または、たとえば、第１の実施形態と第４
の実施形態とを組み合わせることも可能である。すなわ
ち、エミッタ領域が、ベース領域とは異なる二種類以上
の元素から構成される化合物半導体により形成されて、
上記ベース領域とヘテロ接合を形成するとともに、上記
二種類以上の元素の組成比によりバンドギャップが可変
であり、しかも、上記ベース領域よりもバンドギャップ
が大きく、かつ、その組成比を、ベースコンタクトに近
い部分のバンドギャップが大きく、遠い部分のバンドギ
ャップが小さくなるようにすることで、上記ベース領域
の上記エミッタ領域との接合部の、ベースコンタクトに
近い部分の不純物濃度が遠い部分に比べて高くなるよう
に構成することも可能である。

【０１１０】さらには、たとえば、第１の実施形態と第
３の実施形態と第４の実施形態とを組み合わせることも
可能である。すなわち、エミッタ領域が、ベース領域と
は異なる二種類以上の元素から構成される化合物半導体
により形成されて、上記ベース領域とヘテロ接合を形成
するとともに、上記二種類以上の元素の組成比によりバ
ンドギャップが可変であり、しかも、上記ベース領域よ
りもバンドギャップが大きく、かつ、その組成比を、ベ
ースコンタクトに近い部分のバンドギャップが大きく、
遠い部分のバンドギャップが小さくなるようにし、ま
た、上記ベース領域が、少なくともその一部が上記エミ
ッタ領域とは異なる二種類以上の元素から構成される化
合物半導体により形成されるとともに、上記二種類以上
の元素の組成比によりバンドギャップが可変であり、し
かも、上記エミッタ領域よりはバンドギャップが小さ
く、かつ、その組成比を、ベースコンタクトに近い部分
のバンドギャップが小さく、遠い部分のバンドギャップ
が大きくなるようにすることで、上記ベース領域の上記
エミッタ領域との接合部の、ベースコンタクトに近い部
分の不純物濃度が遠い部分に比べて高くなるように構成
することも可能である。

【０１１１】その他、本願発明は、上記（各）実施形態
に限定されるものではなく、実施段階ではその要旨を逸
脱しない範囲で種々に変形することが可能である。さら
に、上記（各）実施形態には種々の段階の発明が含まれ
ており、開示される複数の構成要件における適宜な組み
合わせにより種々の発明が抽出され得る。たとえば、
（各）実施形態に示される全構成要件からいくつかの構
成要件が削除されても、発明が解決しようとする課題の
欄で述べた課題（の少なくとも１つ）が解決でき、発明
の効果の欄で述べられている効果（の少なくとも１つ）
が得られる場合には、その構成要件が削除された構成が
発明として抽出され得る。

【０１１２】

【発明の効果】以上、詳述したようにこの発明によれ
ば、製造工程での不良の発生の増大や大型化を招くこと
なく、エミッタ・クラウディング効果による電流分布の
集中を緩和でき、大電流を流すことが容易に可能な半導
体装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかるバイポーラト
ランジスタの製造方法を説明するために示す工程断面
図。

【図２】同じく、第１の実施形態にかかるバイポーラト
ランジスタの不純物分布プロファイルを示す図。

【図３】同じく、第１の実施形態にかかるバイポーラト
ランジスタの電流分布プロファイルを示す第１の特性
図。

【図４】同じく、第１の実施形態にかかるバイポーラト
ランジスタの電流分布プロファイルを示す第２の特性
図。

【図５】同じく、第１の実施形態にかかるバイポーラト
ランジスタの電流分布プロファイルを示す第３の特性
図。

【図６】同じく、第１の実施形態にかかるバイポーラト
ランジスタの、エミッタ・ベース接合部付近の電流密度
分布を示す特性図。

【図７】本発明の第２の実施形態にかかるバイポーラト
ランジスタの製造方法を説明するために示す工程断面
図。

【図８】本発明の第３の実施形態にかかるバイポーラト
ランジスタの製造方法を説明するために示す第１の工程
断面図。

【図９】同じく、第３の実施形態にかかるバイポーラト
ランジスタの製造方法を説明するために示す第２の工程
断面図。

【図１０】同じく、第３の実施形態にかかる、ＳｉＧｅ
ＨＢＴの平面構造と真性ベース領域のモル比の分布との
関係を示す図。

【図１１】同じく、第３の実施形態にかかるＳｉＧｅＨ
ＢＴの電流分布プロファイルを示す特性図。

【図１２】比較のために、ベース領域のＧｅのモル比が
全領域にわたって一様とされた従来のＳｉＧｅＨＢＴの
電流分布プロファイルを示す特性図。

【図１３】同じく、第３の実施形態にかかるＳｉＧｅＨ
ＢＴと従来のＳｉＧｅＨＢＴの電流密度の分布を比較し
て示す特性図。

【図１４】本発明の第４の実施形態にかかるバイポーラ
トランジスタの製造方法を説明するために示す工程断面
図。

【図１５】従来技術とその問題点を説明するために示
す、一般的なバイポーラトランジスタの構成図。

【図１６】同じく、従来のバイポーラトランジスタの不
純物分布プロファイルを示す図。

【図１７】同じく、従来のバイポーラトランジスタの電
流分布プロファイルを示す第１の特性図。

【図１８】同じく、従来のバイポーラトランジスタの電
流分布プロファイルを示す第２の特性図。

【図１９】同じく、従来のバイポーラトランジスタの電
流分布プロファイルを示す第３の特性図。

【図２０】同じく、従来の櫛形構造を採用するバイポー
ラトランジスタの一例を示す構成図。

【符号の説明】

１１…ｎ型シリコン基板 １２…ｎ型エピタキシャル層（コレクタ領域） １３，１８…ＳｉＯ₂ 膜 １４，１６…フォトレジスト １５…不純物層 １７…ベース領域 １９…エミッタ領域 ２０…ベース電極 ２１…エミッタ電極 ３１…ＳｉＮ膜 ３２…側壁 ３３…埋め込み層 ３４，４４…ＳｉＯ₂ 膜 ４０…ベース領域 ４１…第１のＳｉＧｅ層 ４２…第２のＳｉＧｅ層 ４３…第３のＳｉＧｅ層 ４５…ｎ型シリコン層（エミッタ領域） ４６…ベース電極 ４７…エミッタ電極 ５１…ｎ型ＧａＡｓ基板 ５２…ｎ型エピタキシャルＧａＡｓ層（コレクタ領域） ５３…ｐ型エピタキシャルＧａＡｓ層（ベース領域） ５４，５７，６０，６１…ＳｉＯ₂ 膜 ５５，５８…エピタキシャルＡｌＧａＡｓ層（エミッタ
領域） ５６，５９…多結晶またはアモルファスの膜 ６２…ベース電極 ６３…エミッタ電極

フロントページの続き Ｆターム(参考） 5F003 AP01 BB01 BB02 BB04 BB05 BB07 BB08 BE07 BE08 BF03 BF06 BH02 BH06 BJ03 BM01 BM02 BM03 BP01 BP11 BP25 BP31 BP33 BP34 BP41

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面部に形成された第一導
   電型のコレクタ領域と、前記コレクタ領域の表面部に形
   成された第二導電型のベース領域と、前記ベース領域の
   表面部に形成された第一導電型のエミッタ領域とを有す
   る少なくとも一つのバイポーラ型接合トランジスタを具
   備した半導体装置であって、 前記ベース領域の不純物濃度を、ベースコンタクトに近
   い部分を高く、遠い部分を低くしたことを特徴とする半
   導体装置。
2. 【請求項２】 前記半導体基板はシリコンであることを
   特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 半導体基板の表面部に形成された第一導
   電型のコレクタ領域と、前記コレクタ領域の表面部に形
   成された第二導電型のベース領域と、前記ベース領域の
   表面部に形成された第一導電型のエミッタ領域とを有す
   る少なくとも一つのバイポーラ型接合トランジスタを具
   備した半導体装置であって、 前記ベース領域は、少なくともその一部が前記エミッタ
   領域とは異なる二種類以上の元素から構成される化合物
   半導体により形成されて、前記エミッタ領域とヘテロ接
   合を形成するとともに、前記二種類以上の元素の組成比
   によりバンドギャップが可変であり、しかも、前記エミ
   ッタ領域よりはバンドギャップが小さく、かつ、前記エ
   ミッタ領域の直下の組成比を、ベースコンタクトに近い
   部分のバンドギャップがより大きく、遠い部分のバンド
   ギャップがより小さくなるようにしたことを特徴とする
   半導体装置。
4. 【請求項４】 前記エミッタ領域はシリコンであり、前
   記ベース領域の少なくとも一部はシリコン・ゲルマニウ
   ム（Ｓｉ_1-x Ｇｅ_x ）であることを特徴とする請求項３
   に記載の半導体装置。
5. 【請求項５】 半導体基板の表面部に形成された第一導
   電型のコレクタ領域と、前記コレクタ領域の表面部に形
   成された第二導電型のベース領域と、前記ベース領域の
   表面部に形成された第一導電型のエミッタ領域とを有す
   る少なくとも一つのバイポーラ型接合トランジスタを具
   備した半導体装置であって、 前記エミッタ領域は、前記ベース領域とは異なる二種類
   以上の元素から構成される化合物半導体により形成され
   て、前記ベース領域とヘテロ接合を形成するとともに、
   前記二種類以上の元素の組成比によりバンドギャップが
   可変であり、しかも、前記ベース領域よりもバンドギャ
   ップが大きく、かつ、その組成比を、ベースコンタクト
   に近い部分のバンドギャップが大きく、遠い部分のバン
   ドギャップが小さくなるようにしたことを特徴とする半
   導体装置。
6. 【請求項６】 前記エミッタ領域はＡｌ_x Ｇａ_1-x Ａｓ
   であり、前記ベース領域はＧａＡｓであることを特徴と
   する請求項５に記載の半導体装置。