CN103377693A - 存储控制装置、存储装置和处理方法 - Google Patents

存储控制装置、存储装置和处理方法 Download PDF

Info

Publication number
CN103377693A
CN103377693A CN2013101468851A CN201310146885A CN103377693A CN 103377693 A CN103377693 A CN 103377693A CN 2013101468851 A CN2013101468851 A CN 2013101468851A CN 201310146885 A CN201310146885 A CN 201310146885A CN 103377693 A CN103377693 A CN 103377693A
Authority
CN
China
Prior art keywords
order
driving voltage
command
cell array
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101468851A
Other languages
English (en)
Other versions
CN103377693B (zh
Inventor
藤波靖
足立直大
石井健
大久保英明
筒井敬一
中西健一
新桥龙男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103377693A publication Critical patent/CN103377693A/zh
Application granted granted Critical
Publication of CN103377693B publication Critical patent/CN103377693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

一种存储控制装置包括命令译码器和命令处理部分。所述命令译码器判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字。当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。

Description

存储控制装置、存储装置和处理方法
技术领域
本技术涉及存储控制装置。更具体地，本技术涉及用于非易失性存储器的存储控制装置、存储装置和信息处理系统，用于存储控制装置、存储装置和信息处理系统的处理方法，以及用于使得计算机执行所述处理方法的程序。
背景技术
在信息处理系统中，DRAM（动态随机存取存储器）等器件用作工作存储器。DRAM通常是易失性存储器，并且如果对其停止供电，则其存储的内容丢失。一方面，近年来，已经使用非易失性存储器（NVM）。这样的非易失性存储器大致划分为准备用于以大尺寸为单位进行数据存取的闪存和允许以小单位对其进行高速随机存取的非易失性随机存取存储器（NVRAM：非易失性RAM）。闪存的一个代表是NAND型闪存。同时，非易失性随机存取存储器包括ReRAM（电阻RAM）和PCRAM（相变RAM）和MRAM（磁阻RAM）等。
在非易失性随机存取存储器中，ReRAM是使用可变电阻元件的电阻变化存储器。ReRAM的可变电阻元件可以以两种状态记录一位信息，包括高阻状态（HRS）和低阻状态（LRS）。取决于可变电阻元件要变为高阻状态或可变电阻元件要变为低阻状态，必须施加不同电势的驱动电压到ReRAM。例如，这在日本专利申请公开No.2010-140526中描述。
发明内容
如上所述，为了改变ReRAM的可变电阻元件的状态，必须响应于电阻状态施加不同电势的驱动电压。此外，因为ReRAM具有这样的结构，其中大量存储器单元连接到共同的基板，它具有非常大的存储容量。因此，ReRAM的问题在于，如果分别对其施加不同电势的驱动电压，则在这样的电压施加而充电和放电时，消耗高电功率。
因此，期望抑制阻变存储器中充电和放电的产生以减少功耗。
根据本技术的第一实施例，提供了一种存储控制装置，包括：命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。根据本技术的第一实施例，还提供了一种存储控制方法，包括：判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。在所述存储控制装置和存储控制方法中，集中地和连续地执行多个命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为两个读取命令，以及当判断两个读取命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个读取命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行两个读取命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为两个写入命令，以及当判断两个写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行两个写入命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为一条读取命令和一条写入命令的组合，以及当判断读取命令和写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行写入命令和读取命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为两个擦除命令，以及当判断两个擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两条擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行两条擦除命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为两个程序命令，以及当判断两个程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行两个程序命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为一条读取命令和一条擦除命令的组合，以及当判断读取命令和擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行读取命令和擦除命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为一条读取命令和一条程序命令的组合，以及当判断读取命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行读取命令和程序命令的处理中的那些操作，其中施加相等电压作为驱动电压。
所述存储控制装置可以配置为使得所述命令译码器进一步判断命令是否为一条擦除命令和一条程序命令的组合，以及当判断擦除命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行擦除命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。在所述存储控制装置中，集中地和连续地执行擦除命令和程序命令的处理中的那些操作，其中施加相等电压作为驱动电压。
根据本发明第二实施例，提供了一种存储装置，包括：存储器单元阵列，由具有共同基板的多个划分块配置；驱动器，配置为在基板和位线之间施加驱动电压；命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于存储器单元阵列的相同块中相互不同的字；以及命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中施加相等电压作为驱动电压。在所述存储装置中，在对于存储器单元阵列的多个命令的处理中集中地和连续地执行那些操作，其中从驱动器施加相等电压。所述存储装置可以配置使得所述存储器单元阵列是阻变存储器。
利用本技术的存储控制装置和存储控制方法以及存储装置，可以抑制阻变存储器中的充电和放电的发生，从而有利地减少功耗。
结合附图，从下面的描述和所附权利要求中，本技术的上述和其他目的、特征和优点将变得明显，附图中相似部分或元件用相似参考符号表示。
附图说明
图1是示出根据本技术第一实施例的信息处理系统的配置示例的框图；
图2是示出图1的信息处理系统的存储器单元阵列的结构示例的示意图；
图3是图示用于图2所示的存储器单元阵列的驱动电压的示意图；
图4是示出图1的信息处理系统的存储器的功能配置示例的框图；
图5A和5B是图示处理图1的信息处理系统中的写入命令所需的驱动电压的时序图；
图6是图示图4的存储器的处理过程示例的流程图；
图7是图示图1的信息处理系统中的一条读取命令的处理过程示例的流程图；
图8是图示图1的信息处理系统中的一条写入命令的处理过程示例的流程图；
图9是图示图8所示的处理过程中的一次设置操作的处理过程示例的流程图；
图10是图示图8所示的处理过程中的一次重置操作的处理过程示例的流程图；
图11是图示图6所示的处理过程中的两次读取操作的处理过程示例的流程图；
图12是图示图6所示的处理过程中的两次写入操作的处理过程示例的流程图；
图13是图示图12所示的处理过程中的两次设置操作的处理过程示例的流程图；
图14是图示图12所示的处理过程中的两次重置操作的处理过程示例的流程图；
图15是图示图6所示的处理过程中的一次读取操作和一次写入操作的处理过程示例的流程图；
图16是图示根据本技术第一实施例的修改的存储器的处理过程示例的流程图；
图17是图示根据本技术第二实施例的存储器的处理过程的流程图；
图18是图示本技术第二实施例中一条擦除命令的处理过程示例的流程图；
图19是图示本技术第二实施例中一条程序命令的处理过程示例的流程图；
图20是图示图17所示的处理过程中的两次擦除操作的处理过程的流程图；
图21是图示图17所示的处理过程中的两次程序操作的处理过程的流程图；
图22是图示图17所示的处理过程中的一次读取操作和一次擦除操作的处理过程的流程图；
图23是图示图17所示的处理过程中的一次读取操作和一次程序操作的处理过程的流程图；以及
图24是图示图17所示的处理过程中的一次擦除操作和一次程序操作的处理过程的流程图。
具体实施方式
下文中，描述本技术的实施例。将按照以下顺序给出描述。
1．第一实施例（使用读取命令和写入命令的示例）
2．第二实施例（使用读取命令、擦除命令和程序命令的示例）
<1．第一实施例>
信息处理系统的配置
图1示出根据本技术第一实施例的信息处理系统的配置示例。参考图1，所示的信息处理系统包括存储器100、存储器控制器200和主机300。存储器100假设是阻变存储器（ReRAM），其包括由可变电阻元件形成的存储器单元阵列110。主机300发出读取命令或写入命令到存储器100以存取存储器100。存储器控制器200连接在存储器100和主机300之间以执行对存储器100的存取控制。要注意，有时候基于存储器控制器200自身的判断发出读取命令或写入命令。
存储器100包括由多个块101、102等配置的存储部分、控制接口120、控制部分130和命令队列131。控制接口120管理与存储器控制器200的通信。控制部分130控制对存储部分的各块的存取。命令队列131保持要由存储器100处理的命令。尽管命令队列131与控制部分130分开配置，但是它另外可以内置在控制部分130中或者可以内置在控制接口120中。
存储部分的每个块（例如块101）包括存储器单元阵列110、字线译码器140、位线选择器150和驱动器160。
存储器单元阵列110包括在多个字线WL和多个位线BL之间的每个交叉点处的存取晶体管和可变电阻元件。这里，为了简化描述，例示了具有8条字线×8条位线之间的64个交叉点的存储器单元阵列。在该示例中，存储器单元阵列110包括8条字线WL_0到WL_7和8条位线BL_0到BL_7以及基板端子。8条字线WL_0到WL_7连接到字线译码器140。8条位线BL_0到BL_7连接到位线选择器150。基板端子连接到驱动器160的基板电压输出。
存储器单元阵列110的每个可变电阻元件以两种状态记录1位的信息，包括高阻状态（HRS）和低阻状态（LRS）。尽管状态和逻辑值之间的关联可以任意地确定，但是在下面描述中，定义逻辑值，使得低阻状态用于表示逻辑值“0”，并且高阻状态用于表示逻辑值“1”。此外，两个状态之间的改变称为位反转操作。作为位反转操作，两个操作是可用的，包括设置操作和重置操作。在下面描述中，设置操作将位状态从高阻状态变为低阻状态，并且重置操作将位状态从低阻状态变为高阻状态。换句话说，设置操作将逻辑值“1”的位状态变为逻辑值“0”的状态，并且重置操作将逻辑值“0”的位状态变为逻辑值“1”的状态。在写入操作中，设置操作和重置操作按顺序执行。然而，作为执行设置操作和重置操作的顺序，可以先执行各操作的任何一个。
字线译码器140从控制部分130接收字线指定，并且控制存储器单元阵列110的8条字线。具体地，字线译码器140具有以逻辑值“H”驱动控制部分130指定的字线和以逻辑值“L”驱动其他字线的功能。如果没有指定字线或如果取消字线指定，则字线译码器140以逻辑值“L”驱动所有字线。
位线选择器150在控制部分130和控制接口120之间传送从存储器单元阵列110读出的读取数据或用于写入的写入数据。此外，位线选择器150从驱动器160接收用于驱动位线的电压。
位线选择器150大致具有两个功能。具体地，在从存储器单元阵列110读出时，位线选择器150具有作为读出放大器的功能。具体地，位线选择器150测量流过位线的电流量以判断选择的可变电阻元件具有低阻状态和高阻状态的哪一个，从而对于每条位线确定逻辑值“0”或“1”。确定的逻辑值输出到控制部分130或控制接口120。
此外，在写入存储器单元阵列110时，位线选择器150具有基于控制部分130的指定选择用于每条位线的驱动电压的功能。具体地，位线选择器150将从驱动器160对其提供的基板电压或位线电压选择性地提供到每条位线。
驱动器160提供位线电压给位线选择器150，并且提供基板电压给位线选择器150和存储器单元阵列110。换句话说，驱动器160在基板和位线之间提供驱动电压。
存储器单元阵列的结构
图2示出本技术第一实施例中的存储器单元阵列110的结构示例。尽管在图2中示意性示出沿着一条字线WL_0的截面，但是其他字线也具有类似结构。在字线WL_0和8条位线BL_0到BL_7之间的每个交叉点处，连接作为存取晶体管的FET（场效应晶体管）112和可变电阻元件111。
字线WL_0连接到8个FET112的栅极端，并且8条位线BL_0到BL_7连接到各自对应的FET112的漏极端。8个FET112在其源极端各自通过可变电阻元件111连接到基板113。配置相同块中的存储器单元阵列110的所有的FET112（这里为64个FET112），在其源极端通过各自对应的可变电阻元件111连接到基板113。
图3图示本技术第一实施例中的存储器单元阵列110的驱动电压。作为对于存储器单元阵列110的每个可变电阻元件111的操作，除了上述设置操作和重置操作之外，用于读出可变电阻元件111的状态的读取操作也是可用的。在三种操作中，即，在读取操作、设置操作和重置操作中，基板113和位线BL_0之间的驱动电压不同。
在设置操作的情况下，设置电压偏置使得基板113相对于位线具有“+Vset”的电势。在重置操作的情况下，设置电压偏置使得位线相对于基板113具有“+Vreset”的电势。在读取操作的情况下，设置电压偏置使得位线相对于基板113具有“+Vread”的电势。
存储器的功能配置
图4示出本技术第一实施例中的存储器100的功能配置示例。参考图4，除了上述命令队列131、字线译码器140、位线选择器150、驱动器160和存储器单元阵列110之外，存储器100还包括命令译码器132和命令处理部分133。
命令队列131按顺序保持从主机300等发出的读取命令、写入命令等。命令队列131由FIFO（先入先出）存储器、RAM等配置。尽管命令队列131在上述存储器100中的任何地点提供，但是需要配置使得它保持多个命令，从而可以从命令译码器132和命令处理部分133参考命令。命令译码器132通过信号线135参考命令队列131中保持的命令，并且命令处理部分133通过信号线136参考命令队列131中保持的命令。
命令译码器132解码命令队列131中保持的多个命令以提取每个命令的类型信息、存储器单元阵列110的存取目标地址等。例如，命令译码器132判断命令队列131中保持的多个命令的每个对应于写入命令和读取命令的哪一个。此外，例如命令译码器132判断命令队列131中保持的多个命令的每个的存取目标地址对应于存储器单元阵列110的哪一个字以及哪个块。
读取命令由表示相关命令是读取命令的信息、代表块的信息和在指定块的存储器单元阵列110中要从其执行读出的字线号配置。写入命令由表示相关命令是写入命令的信息、代表块的信息、在指定块的存储器单元阵列110中要对其执行写入的字线号、和要写入的写入数据配置。
在下面的描述中，作为用于指定写入目标的字线的信息，组合使用代表块的信息和在指定块的存储器单元阵列110中要对其执行写入的字线号。取决于存储器的安装，有时候引入诸如页号的机制，使得执行从页号到块号和字线号或者相反的逐个转换。然而，没有本质差别。要注意的是，可以在使用表等的情况下或者在页号的高阶位或多个高阶位用作库号（bank number）同时低阶位用作字线号的情况下执行逐个转换。此外，取决于存储器的不同安装，通过将由一个字线选择的多个位划分为两个或更多页，有时候多个页号对应于单个字线。然而，没有本质差别。
命令处理部分133关于命令队列131中保持的多个命令的每个，执行用于实现处理的内容的控制。命令处理部分133通过信号线137连接到字线译码器140，通过信号线138连接到位线选择器150，并且通过信号线139连接到驱动器160。命令处理部分133根据命令译码器132解码的信息，控制字线译码器140、位线选择器150和驱动器160。
例如，当命令译码器132解码命令为命令是读取命令时，命令处理部分133控制驱动器160，使得“+Vread”的驱动电压施加到基板113以便执行读取操作。此外，例如如果命令译码器132解码命令为命令是写入命令时，连续地执行用于预读取的读取操作、设置操作、用于预读取的读取操作、重置操作和用于验证的读取操作。因此，命令处理部分133控制驱动器160，使得在位线和基板113之间施加各操作所需的驱动电压。
要注意，尽管在这里假设各功能配置布置在存储器100中，但是看起来将例如命令队列131、命令译码器132和命令处理部分133布置在存储器控制器200中也是可能的构思。
图5A和5B图示处理写入命令所需的驱动电压。在图5A和5B中，图示在固定位线上的电势的情况下的基板电势。如上所述，当要处理写入命令时，连续地读取操作、设置操作、另一读取操作、重置操作和另一读取操作。在该情况下，在读取操作、设置操作和重置操作中，在位线和基板113之间施加的驱动电压指示不同的电势。当连续地发出两条写入命令时，如果它们按照命令的顺序执行，则驱动电压经常变化，如从图5A看到的，因此通过充电和放电消耗高电功率。
因此，在本技术的第一实施例中，集中地执行对应于对不同字的两个写入命令的操作，如从图5b看到的，以便抑制驱动电压的变化。结果，抑制了驱动电压的变化导致的充电和放电以实现功率节省。
存储器的操作
图6图示本技术第一实施例中的存储器100的处理过程示例。存储器控制器200根据来自主机300的指令，形成由读取命令、写入命令或读取命令和写入命令配置的命令组，并且将命令组写入存储器100的控制接口120中。要注意，存储器控制器200可以基于存储器控制器200自身的判断发出命令等。
在步骤S811，存储器100的控制部分130读出控制接口120中保持的多个命令。然后，在步骤S812，控制部分130判断读出命令数。然后，如果命令的数量为0，即，如果控制接口120没有保持任何命令并且在步骤S812的判断为否，则处理返回步骤S811。以此方式，步骤S811和S812形成轮询循环，并且在控制部分130在轮询循环中等待时，它希望从存储器控制器200写入命令。
在步骤S813，控制部分130进一步判断读出命令数。如果命令数是两条或更多，即，如果在步骤S813的判断为是，则在步骤S814，控制部分130将控制接口120中保持的命令的最上两条命令移动到命令队列131。另一方面，如果在步骤S813命令数为一条，即，如果在步骤S813的判断为否，则在步骤S821，控制部分130执行控制接口120中保持的单个命令，其为读取命令或写入命令。以下参考图7和8描述读取命令和写入命令的执行处理过程。在执行命令之后，放弃控制接口120中保持的已处理的命令，然后处理返回步骤S811。
在步骤S814之后，处理进行到步骤S815，在步骤S815控制部分130判断命令队列131中放置的两条命令是否涉及相同块。如果两条命令涉及不同块，即，如果在步骤S815的判断为否，则在步骤S822，在不同块中并行执行两条命令，其为读取命令和写入命令。以下参考图7和8描述读取命令和写入命令的执行处理过程。在执行命令之后，放弃命令队列131中保持的两条已处理的命令，然后处理返回步骤S811。
要注意，使用这样的方法看起来也是可能的构思，其中在步骤S822执行命令队列131中保持的两条命令之前判断控制接口120中保持的命令。换句话说，当存在涉及相同块但是涉及不同字线号的多个命令时，组合该多个命令和命令队列131中保持的命令以执行从步骤S817开始的过程也是可能的构思。
当在步骤S815两条命令涉及相同块时，即，当在步骤S815的判断为是时，在步骤S816控制部分130进一步判断两条命令是否涉及相同字。如果在步骤S816两条命令涉及相同块的相同字时，即，如果在步骤S816的判断为是时，在步骤S823控制部分130连续地执行命令队列131中放置的两条命令，其可以是读取命令或写入命令。这是因为必须连续地执行对于相同块的相同字线号的命令。此外，在该实施例中假设顺序地执行不同命令。以下参考图7和8描述读取命令和写入命令的执行处理过程。在执行两条命令之后，放弃命令队列131中保持的两条已处理的命令，然后处理返回步骤S811。
要注意，在步骤S823执行命令队列131中保持的两条命令之前，可以再次判断控制接口120中保持的命令。此时，如果存在涉及相同块但是涉及不同字线号的字线的那些命令时，可以组合这些命令和命令队列131中保持的命令以执行从步骤S817开始的过程。
要注意，当在步骤S823执行命令队列131中保持的两条命令时，可以基于如下所述的构思，利用该命令涉及相同块的相同字线号的特性来有效地执行命令。具体地，当两条命令是读取命令时，在执行第一条读取命令之后，省略第二条读取命令的操作，并且由第一条读取命令读出的数据传递给存储器控制器200。当两条命令是写入命令时，放弃第一条写入命令，并且只执行第二条写入命令。当两条命令是读取命令和写入命令并且两条命令的顺序是写入命令和读取命令时，不执行读取命令，并且作为写入数据给出的数据传递给存储器控制器200。如果两条命令的顺序是读取命令和写入命令，则通过读取命令在步骤S922由读取操作读出的数据作为读取命令的数据传递给存储器控制器200，然后执行写入命令的操作。通过这样的命令操作的省略的效率提升对于执行时间的减少有效，但是提供从主机系统来看存储器100的操作变不透明的缺点。因此，可以提供这样的功能，即在接通电源等时初始地设置是否允许这样的省略。此外，可以适当地选择性地使用如上所述允许这样的省略的命令和不允许省略的另一命令。
在步骤S816之后，控制部分130在步骤S817和S818判断涉及相同块但是涉及不同字的两条命令的命令类型的组合。如果判断结果指示该两条命令是两条读取命令，则执行步骤S830的处理，但是如果判断结果指示该两条命令是两条写入命令，则执行步骤S840的处理。然而，如果判断结果指示该两条命令是一条读取命令和一条写入命令的组合，则执行步骤S870的处理。
图7图示本技术实施例中的一条读取命令的处理过程示例。要注意，这里假设将指示块101的信息指定为作为读取命令的组成部分的块号，并且将WL_0指定为字线号。
首先，在步骤S911，控制部分130从控制接口120获取作为读取命令的组成部分的块号和字线号。这里，如上所述，获取指示块101的信息作为块号，并且获取WL_0作为字线号。因为将块101指定为块号，所以控制部分130此后发出指令到块101的组成部分。
在步骤S912，控制部分130指示驱动器160生成读取操作中的电压偏置。具体地，控制部分130设置位线电压，使得它关于基板电压变为“+Vread”的电势。存储器单元阵列110的基板113通过从驱动器160提供的基板电压驱动。
在步骤S913，控制部分130指示位线选择器150以位线电压驱动所有位线。位线选择器150根据来自控制部分130的指令，将从驱动器160对其提供的位线电压提供给所有位线。
在步骤S914，控制部分130将由读取命令指定的字线号（这里，字线号WL_0）设置到字线译码器140，并且指示位线选择器150开始读出操作。字线译码器140以逻辑值“H”驱动对应于指定的字线号（这里，WL_0）的字线WL_0。结果，连接到字线WL_0的存取晶体管置于导通状态，并且由驱动器160生成的读取操作中的电压偏置施加到可变电阻元件。结果，响应于每个元件的高阻状态或低阻状态，电流通过位线流到位线选择器150。位线选择器150测量流到其的电流量，以确定对应于每个可变电阻元件的逻辑值“0”或“1”。结果，通过字线选择器150读出连接到指定的字线WL_0的每个可变电阻元件的逻辑状态。
在读出完成之后，在步骤S916，控制部分130指示位线选择器150停止读出操作。具体地，控制部分130取消将字线号设置到字线译码器140，取消位线的驱动指示到位线选择器150，并且指示驱动器160停止生成电压偏置。要注意，尽管读取完成的定时可以通过控制部分130内部具有的时钟确定，或者可以响应于已经保证足够电流量的位线选择器150的确认而确定，但是这里省略其详细描述。
然后，在步骤S917，控制部分130发出指令以将通过位线选择器150读出的数据输出到控制接口120。然后，在步骤S918，控制部分130指示控制接口120将读出的数据通知给存储器控制器200。
图8图示本技术第一实施例中一条写入命令的处理过程示例。这里，假设将指示块101的信息指定为作为写入命令的组成部分的块号，并且将WL_0指定为字线号，此外，将二进制表示为“00000110”的值“6”指定为要写入的数据。
此外，作为执行写入的情况，假设二进制表示为“00000011”的值“3”记录在对应于块101中的存储器单元阵列110的字线WL_0的位组中。如果对于每位观察它们，则必须将对应于位线BL_0的位从当前的逻辑值“1”改变为逻辑值“0”。对应于位线BL_1的位不需要改变，而是可以保持当前的逻辑值“1”。必须将对应于位线BL_2的位从当前的逻辑值“0”改变为逻辑值“1”。对应于位线BL_7到BL_3的位可以保持当前的逻辑值“0”，并且不需要改变。
在写入包括ReRAM的非易失性存储器时，为了防止不必要的位反转或重写，经常使用这样的方法，其将已记录的信息和要写入的信息相互比较，并且只执行要求的最小数量的位的位反转。具体地，在本示例的情况下，优选只对对应于位线BL_0的位和对应于位线BL_2的位执行位反转，而其他位保持它们当前的情况。因此，在下面描述的实施例中，首先读出要对其执行写入的位置处的信息，并且确定要对其执行反转的位，然后只对确定的位执行位反转操作。
在步骤S921，控制部分130从控制接口120获取作为写入命令的组成部分的块号、字线号和用于写入的数据。这里，如上所述获取作为块号的指示块101的信息和作为字线号的WL_0。因为指定块101作为块号，所以控制部分130此后指示块101的组成部分。
在步骤S922，控制部分130执行上面参考图7描述的步骤S912到S916的处理，以读出对应于指定的字线号（这里，WL_0）的位处的当前记录的值。在步骤S923，控制部分130存取位线选择器150以获取从存储器单元阵列110读出的数据。
在步骤S924，控制部分130将从存储器单元阵列110读出的数据和用于写入的写入数据比较，以确定要对其执行设置操作的那些位和要对其执行重置操作的那些位。换句话说，在该步骤，控制部分130生成其中值“1”只分配给位BL_0的二进制表示“00000001”的值作为位模式，即，作为用其执行设置操作的设置掩膜（mask）。此外，控制部分130生成其中值“1”只分配给位BL_2的二进制表示“00000100”的值作为位模式，即，作为用其执行重置操作的重置掩膜。
在步骤S925，控制部分130执行设置操作，并且重复设置操作，直到在步骤S926判断已经正常地执行设置操作。以下参考图9描述在步骤S925的设置操作的执行处理过程。在步骤S926，控制部分130具体地将读出数据和要用于设置操作的位模式相互比较，以确认是否已经正常地执行设置操作。要注意，在第二或后面的操作周期的设置操作中，只有在步骤S926发现还没有正常地执行设置操作的那些位被确定为设置操作目标。此外，为了确定通过设置操作后面的读取操作，要重试的设置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在步骤S927，控制部分130执行重置操作，并且重复重置操作，直到在步骤S928判断已经正常地执行重置操作。以下参考图10描述在步骤S927的重置操作的执行处理过程。在步骤S928，控制部分130具体地将读出数据和要用于重置操作的位模式相互比较，以确认是否已经正常地执行重置操作。要注意，在第二或后面的操作周期的重置操作中，只有在步骤S928发现还没有正常地执行重置操作的那些位被确定为重置操作目标。此外，为了确定通过重置操作后面的读取操作，要重试的重置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在完成上述处理之后，在步骤S929，控制部分130指示控制接口120将写入命令的结束通知给存储器控制器200。
图9图示本技术第一实施例中的一次设置操作的处理过程示例，即，图8的步骤S925。参考图9，在步骤S931，控制部分130指示驱动器160生成用于设置操作的电压偏置。具体地，控制部分130执行设置，使得基板电压关于位线电压变为“+Vset”。存储器单元阵列110的基板通过从驱动器160提供的基板电压驱动。
在步骤S932，控制部分130将用于执行设置操作的单元模式提供给位线选择器150，并且指示位线选择器150以位线电压驱动对应于值“1”的位线，并且以基板电压驱动对应于值“0”的位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
这里，当第一次执行步骤S932的处理时用于执行设置操作的单元模式是在步骤S924生成的设置掩膜“00000001”。结果，只有位线BL_0以位线电压驱动，而其他位线BL_7到BL_1以基板电压驱动。当第二次或后面次执行步骤S932的处理时，使用其中只有在步骤S926发现还没有正常地执行设置操作的那些位设为“1”的设置掩膜。
在步骤S933，控制部分130将由写入命令指定的字线号（这里，字线号WL_0）设置到字线译码器140。字线译码器140以逻辑值“H”驱动对应于指定的字线号WL_0的字线WL_0。结果，连接到字线WL_0的存取晶体管置于导通状态。
此时，存储器单元阵列110的基板113处于以从驱动器160提供的基板电压驱动的状态，并且位线BL_0处于以取决于步骤S932执行的设置的位线电压驱动的状态。因为它们提供设置操作所需的电压偏置，所以对于连接在字线WL_0和位线BL_0之间的交叉点的可变电阻元件执行设置操作。另一方面，因为位线BL_7到BL_1由取决于步骤S932执行的设置的基板电压驱动，所以即使存取晶体管置于导通状态，跨越可变电阻元件也不出现电势差，并且不执行位反转操作。
在步骤S934，控制部分130取消将字线号设置到字线译码器140，取消位线的驱动指示到位线选择器150，并且指示驱动器160停止生成电压偏置。要注意，尽管设置操作的完成的定时可以通过控制部分130内部具有的时钟等确定，但是这里省略其详细描述。
在步骤S938，控制部分130执行类似于步骤S922的处理，以读出对应于指定的字线号（这里，WL_0）的位处的当前记录的值。在步骤S939，控制部分130存取位线选择器150以获取从存储器单元阵列110读出的数据。
图10图示本技术第一实施例中的一次重置操作的处理过程示例，即，图8的步骤S927。
参考图10，在步骤S941，控制部分130指示驱动器160生成用于重置操作的电压偏置。具体地，控制部分130执行设置，使得位线电压关于基板电压具有电势“+Vreset”。存储器单元阵列110的基板通过从驱动器160提供的基板电压驱动。
在步骤S942，控制部分130将用于执行重置操作的单元模式提供给位线选择器150，并且指示位线选择器150以位线电压驱动对应于值“1”的位线，并且以基板电压驱动对应于值“0”的位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
这里，如果第一次执行步骤S942的处理，则用于执行重置操作的单元模式是在步骤S924生成的重置掩膜“00000100”。换句话说，只有位线BL_2以位线电压驱动，而其他位线（即，位线BL_7到BL3，BL_1和BL_0）以基板电压驱动。当第二次或后面次执行步骤S942的处理时，使用其中只有在步骤S928发现还没有正常地执行重置操作的那些位设为“1”的重置掩膜。
在步骤S943，控制部分130将由写入命令指定的字线号（这里，字线号WL_0）设置到字线译码器140。字线译码器140以逻辑值“H”驱动对应于指定的字线号WL_0的字线WL_0。结果，连接到字线WL_0的存取晶体管置于导通状态。此时，存储器单元阵列110的基板113处于以从驱动器160提供的基板电压驱动的状态，并且位线BL_2处于以取决于步骤S942执行的设置的位线电压驱动的状态。因为它们提供重置操作所需的电压偏置，所以对于连接在字线WL_0和位线BL_2之间的交叉点的可变电阻元件执行重置操作。另一方面，因为其他位线（即，位线BL_7到BL3，BL_1和BL_0）由取决于步骤S942执行的设置的基板电压驱动，所以即使存取晶体管置于导通状态，跨越可变电阻元件也不出现电势差，并且不执行位反转操作。
在步骤S944，控制部分130取消将字线号设置到字线译码器140，取消位线的驱动指示到位线选择器150，并且指示驱动器160停止生成电压偏置。要注意，尽管重置操作的完成的定时可以通过控制部分130内部具有的时钟等确定，但是这里省略其详细描述。
在步骤S948，控制部分130执行图7所示的步骤S912到S916的处理，以读出对应于指定的字线号（这里，WL_0）的位处的当前记录的值。在步骤S949，控制部分130存取位线选择器150以获取从存储器单元阵列110读出的数据。
图11图示本技术第一实施例中两个读取操作的处理过程示例，即，图6的步骤S830的操作。在下面的描述中，假设命令队列131中放置的两条读取命令的块表示为块101，并且一个字线号为WL_3，并且另一个字线号为WL_6。
在步骤S832，控制部分130指示驱动器160生成用于读取操作的电压偏置，类似于上面参考图7描述的读取命令的操作中的步骤S912。具体地，控制部分130执行位线电压的设置以便关于基板电压变为电势“+Vread”。存储器单元阵列110的基板用从驱动器160提供的基板电压驱动。
在步骤S833，控制部分130指示位线选择器150以位线电压驱动所有位线，类似于上面参考图7描述的读取命令的操作中的步骤S913。位线选择器150根据来自控制部分130的指令，将从驱动器160对其提供的位线电压提供给所有位线。
控制部分130将由第一读取命令指定的字线号（这里，字线号WL_3）设置到字线译码器140，类似于上面参考图7描述的读取命令的操作中的步骤S914。然后，在步骤S834，控制部分130指示位线选择器150开始读出操作。字线译码器140以逻辑值“H”驱动对应于指定的字线号（这里，WL_3）的字线WL_3。结果，连接到字线WL_3的存取晶体管置于导通状态，并且由驱动器160生成的用于读取操作的电压偏置施加到可变电阻元件。因此，根据各个元件的高阻状态或低阻状态的电流通过位线流到位线选择器150。位线选择器150测量流到其的电流量，以判断对应于每个可变电阻元件的逻辑值“0”或“1”。结果，通过字线选择器150读出连接到指定的字线号WL_3的字线WL_3的每个可变电阻元件的逻辑状态。
控制部分130将由第二读取命令指定的字线号（这里，字线号WL_6）设置到字线译码器140，类似于上面参考图7描述的读取命令的操作中的步骤S914。然后，在步骤S835，控制部分130指示位线选择器150开始读出操作。字线译码器140以逻辑值“H”驱动对应于指定的字线号（这里，WL_6）的字线WL_6。结果，连接到字线WL_6的存取晶体管置于导通状态，并且由驱动器160生成的用于读取操作的电压偏置施加到可变电阻元件。因此，根据各个元件的高阻状态或低阻状态的电流通过位线流到位线选择器150。位线选择器150测量流到其的电流量，以判断对应于每个可变电阻元件的逻辑值“0”或“1”。结果，通过位线选择器150读出连接到指定的字线号WL_6的字线WL_6的每个可变电阻元件的逻辑状态。
在步骤S836，控制部分130发出指令以停止操作，类似于上面参考图7描述的读取命令的操作中的步骤S916。具体地，控制部分130指示位线选择器150停止读出操作，并且取消将字线号设置到字线译码器140。然后，控制部分130取消位线的驱动指示到位线选择器150，并且指示驱动器160停止生成电压偏置。
要注意，尽管读取操作的完成的定时可以通过控制部分130内部具有的时钟等确定，或者可以响应于已经保证足够电流量的位线选择器150的确认而确定，但是这里省略其详细描述。此外，有时候更好的是在从两条字线的读出操作之间（即，步骤S834和S835的操作之间），中间发出读出停止指令给位线选择器150，然后再次开始读出。
在步骤S837，控制部分130发出指令以连续地输出通过位线选择器150读出并且对应于两条命令的数据到控制接口120，类似于上面参考图7描述的读取命令的操作中的步骤S917。
要注意，为了保持与上面参考图7描述的读取命令的流程图的兼容性，上面给出的描述假设位线选择器150保持用于读出两次的数据。然而，位线选择器150另外可以保持用于读出一次的数据。例如，如果数据在每次被读出时输出到控制接口120，具体地在每个步骤S834和S835的处理的每个之后，则位线选择器150要保持的读出数据可以是用于读出一次的数据。
在步骤S838，控制部分130指示控制接口120将对应于两条读取命令的读出数据通知给存储器控制器200，类似于上面参考图7描述的读取命令的操作中的步骤S918。
图12图示本技术第一实施例中的两次写入操作的处理过程示例，即，图6的步骤S840。在下面的描述中，假设命令队列131中放置的两条命令的块都是块101，并且一个字线号为WL_3，并且另一个字线号为WL_6。
在步骤S842，控制部分130首先执行类似于关于图11的步骤S832到S836的处理在上面描述的那些的操作，以读出对应于由两条写入命令指定的两个字线号（即，WL_3和WL_6）的位处当前记录的值。该操作对应于上面参考图8描述的写入命令中的步骤S922的操作。
控制部分130存取位线选择器150，类似于上面参考图8描述的写入命令的操作中的步骤S923。结果，在步骤S843，控制部分130获取从存储器单元阵列110读出的对应于两条写入命令的数据。
要注意，为了保持与上面参考图8描述的写入命令的流程图的兼容性，上面给出的描述假设位线选择器150保持用于读出两次的数据。然而，位线选择器150另外可以保持用于读出一次的数据。例如，如果数据在每次被读出时输入到控制部分130，则位线选择器150要保持的读出数据可以是用于读出一次的数据。
控制部分130将从存储器单元阵列110读出的数据和用于写入的写入数据比较，类似于上面参考图8描述的写入命令的操作中的步骤S924。然后，在步骤S844，控制部分130确定表示要对其执行设置操作并且对应于两条写入命令的位的设置掩膜和表示要对其执行重置操作的位的重置掩膜。
在步骤S845，控制部分130执行两次设置操作，并且重复它们，直到在步骤S846判断已经正常地执行设置操作。以下参考图13描述在步骤S845的两次设置操作的执行处理过程。在步骤S846，控制部分130具体地将读出数据和要用于设置操作的位模式相互比较，以确认是否已经正常地执行设置操作。要注意，在第二或后面次数的设置操作中，只有在步骤S846发现还没有正常地执行设置操作的那些位被确定为设置操作目标。此外，为了确定通过设置操作后面的读取操作，要重试的设置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在步骤S847，控制部分130执行两次重置操作，并且重复它们，直到在步骤S848判断已经正常地执行重置操作。以下参考图14描述在步骤S847的两次重置操作的执行处理过程。在步骤S848，控制部分130具体地将读出数据和要用于重置操作的位模式相互比较，以确认是否已经正常地执行重置操作。要注意，在第二或后面次数的重置操作中，只有在步骤S848发现还没有正常地执行重置操作的那些位被确定为重置操作目标。此外，为了确定通过重置操作后面的读取操作，要重试的重置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在完成上述处理之后，在步骤S849，控制部分130指示控制接口120将写入命令的结束通知给存储器控制器200。
图13图示本技术第一实施例中的两次设置操作的处理过程示例，即，图12的步骤S845。
在步骤S851，控制部分130指示驱动器160生成用于设置操作的电压偏置，类似于上面参考图9描述的设置操作的操作中的步骤S931。具体地，控制部分130设置基板电压以关于位线电压变为“+Vset”。存储器单元阵列110的基板用从驱动器160提供的基板电压驱动。
控制部分130将对应于第一条写入命令的用于执行设置操作的位模式提供给位线选择器150，类似于上面参考图9描述的设置操作的操作中的步骤S932。然后，在步骤S852，控制部分130指示位线选择器150以位线电压驱动对应于值“1”的那些位线，并且以基板电压驱动对应于值“0”的那些位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
在步骤S853，控制部分130将由第一条写入命令指定的字线号（这里，字线号WL_3）设置到字线译码器140，类似于上面参考图9描述的设置操作的操作中的步骤S933。结果，执行对应于第一条写入命令的设置操作。
在步骤S854，控制部分130取消将字线号设置到字线译码器140，并且取消位线的驱动指示到位线选择器150。要注意，尽管设置操作的完成的定时可以通过控制部分130内部具有的时钟等确定，但是这里省略其详细描述。
控制部分130将对应于第二条写入命令的用于执行设置操作的位模式提供给位线选择器150，类似于上面参考图9描述的设置操作的操作中的步骤S932。然后，在步骤S855，控制部分130指示位线选择器150以位线电压驱动对应于值“1”的那些位线，并且以基板电压驱动对应于值“0”的那些位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
在步骤S856，控制部分130将由第二条写入命令指定的字线号（这里，字线号WL_6）设置到字线译码器140，类似于上面参考图9描述的设置操作的操作中的步骤S933。结果，执行对应于第二条写入命令的设置操作。
在步骤S857，控制部分130取消将字线号设置到字线译码器140，并且取消位线的驱动指示到位线选择器150。此外，控制部分130指示驱动器160停止生成电压偏置。要注意，尽管设置操作的完成的定时可以通过控制部分130内部具有的时钟等确定，但是这里省略其详细描述。
在步骤S858，控制部分130读出对应于指定的字线号（这里，WL_3和WL6）的位处的当前记录的值，类似于上面参考图9描述的设置操作的操作中的步骤S938。然后，在步骤S859，控制部分130存取位线选择器150以获取从存储器单元阵列110读出的数据，类似于上面参考图9描述的设置操作的操作中的步骤S939。
要注意，如果在步骤S846判断还没有正常地执行设置，则在第二或后面的操作周期的设置操作中，只有还没有正常地执行设置操作的那些位被确定为设置操作目标。因此，跳过步骤S852和S853的对应于第一条写入命令的设置操作或步骤S855和S856的对应于第二条写入命令的设置操作看起来是可能的构思。
图14图示本技术第一实施例中的两次重置操作的处理过程示例，即，图12的步骤S847。
在步骤S861，控制部分130指示驱动器160生成用于重置操作的电压偏置，类似于上面参考图10描述的重置操作的操作中的步骤S941。具体地，控制部分130执行设置，使得位线电压关于基板电压变为“+Vreset”。存储器单元阵列110的基板113通过从驱动器160提供的基板电压驱动。
控制部分130将对应于第一条写入命令的用于执行重置操作的单元模式提供给位线选择器150，类似于上面参考图10描述的重置操作的操作中的步骤S942。然后，控制部分130发出指令以用位线电压驱动对应于值“1”的位线，并且用基板电压驱动对应于值“0”的位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
在步骤S863，控制部分130将由第一条写入命令指定的字线号（这里，字线号WL_3）设置到字线译码器140，类似于上面参考图10描述的重置操作的操作中的步骤S943。结果，执行对应于第一条写入命令的重置操作。
在步骤S864，控制部分130取消将字线号设置到字线译码器140，并且取消位线的驱动指示到位线选择器150。要注意，尽管重置操作的完成的定时可以通过控制部分130内部具有的时钟确定，但是这里省略其详细描述。
在步骤S865，控制部分130将对应于第二条写入命令的用于执行重置操作的单元模式提供给位线选择器150，类似于上面参考图10描述的重置操作的操作中的步骤S942。然后，控制部分130发出指令以用位线电压驱动对应于值“1”的位线，并且用基板电压驱动对应于值“0”的位线。位线选择器150根据来自控制部分130的指令，提供从驱动器160对其提供的位线电压或基板电压。
在步骤S866，控制部分130将由第二条写入命令指定的字线号（这里，字线号WL_6）设置到字线译码器140，类似于上面参考图10描述的重置操作的操作中的步骤S943。结果，执行对应于第二条写入命令的重置操作。
在步骤S867，控制部分130发出操作停止指令，类似于参考图10描述的重置操作的操作重的步骤S944。具体地，控制部分130取消将字线号设置到字线译码器140，取消位线的驱动指示到位线选择器150，并且指示驱动器160停止生成电压偏置。要注意，尽管重置操作的完成的定时可以通过控制部分130内部具有的时钟等确定，但是这里省略其详细描述。
在步骤S868，控制部分130读出对应于指定的字线号（这里，WL_3和WL_6）的位处的当前记录的值，类似于上面参考图10描述的重置操作的操作中的步骤S948。然后，在步骤S869，控制部分130存取位线选择器150以获取从存储器单元阵列110读出的数据，类似于上面参考图10描述的重置操作的操作中的步骤S949。
要注意，如果在步骤S948判断还没有正常地执行重置，则在第二或后面次数的重置操作中，只有还没有正常地执行重置操作的那些位被确定为重置操作目标。因此，跳过步骤S862和S863的对应于第一条写入命令的重置操作或步骤S865和S866的对应于第二条写入命令的重置操作看起来是可能的构思。
图15图示本技术第一实施例中的一次读取操作和一次写入操作的处理过程示例，即，图6的步骤S870。在下面的描述中，假设命令队列131中放置的一条读取命令和一条写入命令的块是块101，并且读取命令的字线号为WL_3，并且写入命令的字线号为WL_6。
在步骤S872，控制部分130执行类似于图11所示的步骤S832到S836的那些的操作，以读出对应于由一条读取命令和一条写入命令指定的两个字线号（即，WL_3和WL_6）的位处当前记录的值。步骤S872的操作类似于上面参考图11描述的步骤S830的两次读取操作。具体地，例如，控制部分130在步骤S834执行用于读取命令的读取操作并且在步骤S835执行用于写入命令的读取操作。结果，集中执行用于读取命令和写入命令中的读取操作的电压偏置的施加。
控制部分130存取位线选择器150，类似于上面参考图8描述的写入命令的操作中的步骤S923。结果，在步骤S873，控制部分130获取从存储器单元阵列110读出的对应于读取命令和写入命令的数据。这里完成用于读取命令的处理，此后，执行用于写入命令的处理。
控制部分130将从存储器单元阵列110读出的数据和用于写入的数据比较，类似于上面参考图8描述的写入命令的操作中的步骤S924。然后，在步骤S874，控制部分130确定表示要对其执行设置操作的位的设置掩膜和表示要对其执行重置操作的位的重置掩膜。
在步骤S875，控制部分130执行设置操作，并且重复设置操作，直到在步骤S876判断已经正常地执行设置操作。步骤S875的设置操作的执行处理过程类似于上面参考图9描述的步骤S925的处理。具体地，在步骤S876，控制部分130将读出数据和要用于设置操作的位模式比较，以确认是否已经正常地执行设置操作。要注意，在第二或后面操作周期的设置操作中，只有在步骤S876发现还没有正常地执行设置操作的那些位被确定为设置操作目标。此外，为了确定通过设置操作后面的读取操作，要重试的设置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在步骤S877，控制部分130执行重置操作，并且重复重置操作，直到在步骤S878判断已经正常地执行重置操作。步骤S877的重置操作的执行处理过程类似于上面参考图10描述的步骤S927的处理。具体地，在步骤S878，控制部分130将读出数据和要用于重置操作的位模式相互比较，以确认是否已经正常地执行重置操作。要注意，在第二或后面操作周期的重置操作中，只有在步骤S878发现还没有正常地执行重置操作的那些位被确定为重置操作目标。此外，为了确定通过重置操作后面的读取操作，要重试的重置操作的次数的上限，可以提供计数器，使得超过预定次数的重试的故障确定为错误。然而，这里省略该技术的描述。
在完成上述处理之后，在步骤S879，控制部分130指示控制接口120将对应于读取命令的读出数据和写入命令的结束通知给存储器控制器200。要注意，在步骤S873，对应于读取命令的读出数据可以传递给存储器控制器200。
以此方式，在本技术的第一实施例中，从用于阻变存储器中具有共同基板的各块的同一块中相互不同的字的多个命令的处理中的操作中，集中地和连续地执行其中施加相等电压作为驱动电压的那些操作。具体地，当要执行两条读取命令时，集中地和连续地执行两次读取操作。当要执行两条写入命令时，集中地和连续地单独执行用于预读取的两次读取操作、两次设置操作、用于验证的两次读取操作、两次重置操作和用于验证的两次读取操作。当要执行一条读取命令和一条写入命令时，集中地和连续地执行读取命令的读取操作和写入命令的用于预读取的读取操作。结果，可以抑制驱动电压的变化涉及的充电和放电的产生，以便减少功耗。
修改
在上述第一实施例中，在用于相同块中的不同字的两条命令是读取命令和写入命令的组合的情况下，集中地执行两条命令中的读取操作。然而，两次操作可以连续地执行。
图16图示本技术第一实施例的修改中的存储器100的处理过程示例。参考图16，在图示的修改中，在步骤S818，如果用于相同块中的不同字的两条命令是读取命令和写入命令的组合，即，如果在步骤S818的判断为否，则在步骤S823连续地执行读取命令和写入命令。这等效于类似两条命令是用于相同块中相同字的情况的处理方式。通过该方式，没有获得读取操作的集中的效果。然而，可以消除集中不同类型的命令的麻烦，并且可以预期控制的简化和加速。
<2.第二实施例>
尽管上述第一实施例假设用于通过一条命令执行设置操作和重置操作的写入命令，但是设置操作和重置操作可以通过单独命令执行。描述第二实施例，假设用于只执行设置操作而不执行重置操作的擦除命令和用于只执行重置操作而不执行设置操作的程序命令。要注意，尽管这里假设提供擦除命令和程序命令来替代写入命令，但是写入命令可以一起使用。此外，因为作为信息处理系统的整体配置和存储器100的配置类似于上述第一实施例的那些，所以下面的描述中省略它们的描述。
图17图示本技术第二实施例中的存储器100的处理过程示例。存储器控制器200根据来自主机300的指令配置由读取命令、擦除命令、程序命令或各命令的组合形成的命令组，并且将命令组写入存储器100的控制接口120。擦除命令用于改变逻辑值“1”的位，以便通过设置操作具有逻辑值“0”。程序命令用于改变逻辑值“0”的位，以便通过重置操作具有逻辑值“1”。
参考图17，在第二实施例中，执行判断两条命令的组合的步骤S819的处理，替代第一实施例中图6的步骤S817和S818的处理。步骤S819之前的各步骤的处理过程类似于第一实施例。
在步骤S819，判断存取相同块中相互不同的字的两条命令的组合。如果两条命令是两条读取命令，则执行步骤S830的处理。步骤S830的处理类似于第一实施例中图11的处理过程。如果两条命令是两条擦除命令，则执行步骤S710的处理。如果两条命令是两条程序命令，则执行步骤S720的处理。如果两条命令是读取命令和擦除命令，则执行步骤S730的处理。如果两条命令是读取命令和程序命令，则执行步骤S740的处理。如果两条命令是擦除命令和程序命令，则执行步骤S750的处理。在执行上述处理之一之后，处理返回步骤S811，并且重复执行各操作。
图18是图示本技术第二实施例中一条擦除命令的处理过程示例的流程图。在图17的步骤S821、S822或S823执行擦除命令的处理，替代第一实施例中描述的写入命令。擦除命令的处理类似于通过从第一实施例中图8的写入命令的处理中移除重置操作（步骤S927和S928）配置的处理。步骤S955的设置操作的处理过程类似于第一实施例中图9的处理过程。
图19是图示本技术第二实施例中一条程序命令的处理过程示例的流程图。在图17的步骤S821、S822或S823执行程序命令的处理，替代第一实施例中描述的写入命令。程序命令的处理类似于通过从第一实施例中图8的写入命令的处理中移除设置操作（步骤S925和S926）配置的处理。步骤S967的重置操作的处理过程类似于第一实施例中图10的处理过程。
图20是图示本技术第二实施例中步骤S710的两次擦除操作的处理过程示例的流程图。在图17的步骤S710执行两次擦除操作的处理。两次擦除操作的处理类似于通过从第一实施例的图12的两次写入操作的处理中移除步骤S847和S848的两次重置操作配置的处理。步骤S715的两次设置操作的处理过程类似于第一实施例的图13的处理过程。
图21是图示本技术第二实施例中步骤S720的两次程序操作的处理过程示例的流程图。在图17的步骤S720执行两次程序操作的处理。两次程序操作的处理类似于通过从第一实施例的图12的两次写入操作的处理中移除步骤S845和S846的两次设置操作配置的处理。步骤S727的两次重置操作的处理过程类似于第一实施例的图14的处理过程。
图22是图示本技术第二实施例中步骤S730的一次读取操作和一次擦除操作的处理过程示例的流程图。在图17的步骤S730执行一次读取操作和一次擦除操作的处理。一次读取操作和一次擦除操作的处理类似于通过从第一实施例的图15的一次读取操作和一次写入操作的处理中移除步骤S877和S878的重置操作配置的处理。步骤S735的设置操作的处理过程类似于第一实施例的图9的处理过程。
图23是图示本技术第二实施例中步骤S740的一次读取操作和一次程序操作的处理过程示例的流程图。在图17的步骤S740执行一次读取操作和一次程序操作的处理。一次读取操作和一次程序操作的处理类似于通过从第一实施例的图15的一次读取操作和一次写入操作的处理中移除步骤S875和S876的设置操作配置的处理。步骤S747的重置操作的处理过程类似于第一实施例的图10的处理过程。
图24是图示本技术第二实施例中步骤S750的一次擦除操作和一次程序操作的处理过程示例的流程图。在图17的步骤S750执行一次擦除操作和一次程序操作的处理。一次擦除操作和一次程序操作的处理符合第一实施例的图15的一次读取操作和一次写入操作的处理。具体地，在步骤S755执行用于擦除操作的设置操作，并且在步骤S757执行用于程序操作的重置操作。步骤S755的设置操作的处理过程类似于第一实施例的图9的处理过程。步骤S757的重置操作的处理过程类似于第一实施例的图10的处理过程。
在本技术的第二实施例中，以此方式假设擦除命令和程序命令，集中地和连续地执行用于施加相互相等的电压作为驱动电压的操作。具体地，当执行两条擦除命令时，集中地和连续地单独执行用于预读取的两次读取操作、两次设置操作和用于验证的两次读取操作。当执行两条程序命令时，集中地和连续地单独执行用于预读取的两次读取操作、两次设置操作和用于验证的两次读取操作。当执行一条读取命令和一条擦除命令时，集中地和连续地执行用于读取命令的读取操作和用于擦除命令的预读取的读取操作。当执行一条读取命令和一条程序命令时，集中地和连续地执行用于读取命令的读取操作和用于程序命令的预读取的读取操作。当执行一条擦除命令和一条程序命令时，集中地和连续地执行用于预读取的两次读取操作。结果，可以抑制驱动电压的变化涉及的充电和放电的产生，以便减少功耗。
要注意，上述实施例是用于实现本技术的示例，并且实施例中的术语和权利要求中的特征具有相互对应的关系。类似地，权利要求中的特征和本技术实施例中对其应用与特征相同名称的术语具有相互对应的关系。然而，本技术不限于实施例，并且可以通过对实施例进行各种修改来实现，而且不偏离本技术的主题内容。
此外，上述实施例中描述的处理过程可以被认为是包括一系列过程的方法，或者可以被认为是用于使得计算机执行一系列处理的程序或者用于在其中存储该程序的记录介质。作为记录介质，例如，可以使用CD（致密盘）、MD（迷你盘）、DVD（数字多功能盘）、存储卡、蓝光盘（注册商标）等。
要注意，本技术可以采用下面描述的配置。
（1）．一种存储控制装置，包括：
命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及
命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。
（2）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个读取命令，以及
当判断两个读取命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个读取命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
（3）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个写入命令，以及
当判断两个写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。
（4）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条写入命令的组合，以及
当判断读取命令和写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
（5）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个擦除命令，以及
当判断两个擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两条擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压。
（6）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个程序命令，以及
当判断两个程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。
（7）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条擦除命令的组合，以及
当判断读取命令和擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
（8）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条程序命令的组合，以及
当判断读取命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
（9）．根据上面（1）所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条擦除命令和一条程序命令的组合，以及
当判断擦除命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行擦除命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
（10）．一种存储装置，包括：
存储器单元阵列，由具有共同基板的多个划分块配置；
驱动器，配置为在基板和位线之间施加驱动电压；
命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于存储器单元阵列的相同块中相互不同的字；以及
命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的的那些操作，其中施加相等电压作为驱动电压。
（11）．如上面（10）所述的存储装置，其中存储器单元阵列是阻变存储器。
（12）．一种存储控制方法，包括：
判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及
当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。
本技术包含于2012年4月25日向日本专利局提交的日本优先权专利申请JP2012-099330中公开的主题有关的主题，将其全部内容通过引用的方式合并在此。

Claims (12)

1.一种存储控制装置，包括：
命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及
命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。
2.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个读取命令，以及
当判断两个读取命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个读取命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
3.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个写入命令，以及
当判断两个写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。
4.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条写入命令的组合，以及
当判断读取命令和写入命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和写入命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
5.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个擦除命令，以及
当判断两个擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两条擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加设置驱动电压作为驱动电压。
6.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为两个程序命令，以及
当判断两个程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行两个程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压，并且集中地和连续地执行那些操作，其中施加重置驱动电压作为驱动电压。
7.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条擦除命令的组合，以及
当判断读取命令和擦除命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和擦除命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
8.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条读取命令和一条程序命令的组合，以及
当判断读取命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行读取命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
9.根据权利要求1所述的存储控制装置，其中，所述命令译码器进一步判断命令是否为一条擦除命令和一条程序命令的组合，以及
当判断擦除命令和程序命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，所述命令处理部分集中地和连续地执行擦除命令和程序命令的处理中的那些操作，其中施加读取驱动电压作为驱动电压。
10.一种存储装置，包括：
存储器单元阵列，由具有共同基板的多个划分块配置；
驱动器，配置为在基板和位线之间供应驱动电压；
命令译码器，配置为判断命令串中包括的不同命令的多个存取目标地址是否对应于存储器单元阵列的相同块中相互不同的字；以及
命令处理部分，配置为当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中施加相等电压作为驱动电压。
11.如权利要求10所述的存储装置，其中存储器单元阵列是阻变存储器。
12.一种存储控制方法，包括：
判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字；以及
当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时，集中地和连续地执行命令的处理中的那些操作，其中在基板和位线之间施加相等电压作为驱动电压。
CN201310146885.1A 2012-04-25 2013-04-25 存储控制装置、存储装置和处理方法 Expired - Fee Related CN103377693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-099330 2012-04-25
JP2012099330A JP5853843B2 (ja) 2012-04-25 2012-04-25 記憶制御装置、記憶装置、および、それらにおける処理方法
JPJP2012-099330 2012-04-25

Publications (2)

Publication Number Publication Date
CN103377693A true CN103377693A (zh) 2013-10-30
CN103377693B CN103377693B (zh) 2017-09-08

Family

ID=49462706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310146885.1A Expired - Fee Related CN103377693B (zh) 2012-04-25 2013-04-25 存储控制装置、存储装置和处理方法

Country Status (3)

Country Link
US (1) US9202563B2 (zh)
JP (1) JP5853843B2 (zh)
CN (1) CN103377693B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150046974A (ko) * 2013-10-23 2015-05-04 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템
US9384830B2 (en) 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
US20050201182A1 (en) * 2004-03-12 2005-09-15 Kenichi Osada Semiconductor device
WO2006082695A1 (ja) * 2005-02-02 2006-08-10 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置及びその動作方法
CN101027729A (zh) * 2004-07-29 2007-08-29 斯班逊有限公司 非易失性存储装置的初始化控制方法以及非易失性存储装置
CN101206916A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统
US20100142245A1 (en) * 2008-12-09 2010-06-10 Sony Corporation Semiconductor device
CN102201258A (zh) * 2010-03-26 2011-09-28 索尼公司 非易失性存储器件
US8036057B2 (en) * 2008-04-25 2011-10-11 Elpida Memory, Inc. Semiconductor memory device and control method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050007858A1 (en) * 2003-07-10 2005-01-13 Smith Kenneth K. Method and system for reducing power when writing information to MRAM

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499526A (zh) * 2002-11-07 2004-05-26 ������������ʽ���� 半导体存储装置及其制造方法
US20050201182A1 (en) * 2004-03-12 2005-09-15 Kenichi Osada Semiconductor device
CN101027729A (zh) * 2004-07-29 2007-08-29 斯班逊有限公司 非易失性存储装置的初始化控制方法以及非易失性存储装置
WO2006082695A1 (ja) * 2005-02-02 2006-08-10 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置及びその動作方法
CN101206916A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统
US8036057B2 (en) * 2008-04-25 2011-10-11 Elpida Memory, Inc. Semiconductor memory device and control method thereof
US20100142245A1 (en) * 2008-12-09 2010-06-10 Sony Corporation Semiconductor device
CN102201258A (zh) * 2010-03-26 2011-09-28 索尼公司 非易失性存储器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111162A (zh) * 2017-12-17 2018-06-01 华中科技大学 一种基于1t1r器件的计算阵列、运算电路及操作方法

Also Published As

Publication number Publication date
US20130290620A1 (en) 2013-10-31
US9202563B2 (en) 2015-12-01
CN103377693B (zh) 2017-09-08
JP2013229072A (ja) 2013-11-07
JP5853843B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
CN105474319B (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
US7881145B2 (en) Semiconductor device and semiconductor system having the same
CN103513934B (zh) 存储器控制设备、存储器设备、信息处理系统和处理方法
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
KR102446713B1 (ko) 전자 장치
KR20180007187A (ko) 전자 장치 및 전자 장치의 동작 방법
KR102114875B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
CN103403805A (zh) 半导体存储装置及其控制方法
KR102116879B1 (ko) 전자 장치
KR20170064259A (ko) 메모리 및 이를 포함하는 전자 장치
KR20140107952A (ko) 반도체 장치, 프로세서 및 시스템
KR20140107960A (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20150117755A (ko) 전자 장치
KR20140108802A (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
CN103377693A (zh) 存储控制装置、存储装置和处理方法
CN110610734A (zh) 包括补偿电路的电阻式存储设备
KR102033974B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20140108800A (ko) 기준 컬럼, 반도체 장치 및 프로세서와 시스템
CN103229241A (zh) 数据信号镜射
US20180011662A1 (en) Memory controller, storage device, information processing system, and method of controlling memory
KR20150117759A (ko) 전자 장치
CN113053433A (zh) 半导体存储装置
CN103871469A (zh) 非易失性存储装置、操作方法和具有其的数据处理系统
KR20150043800A (ko) 전자 장치 및 그의 구동방법
US11342043B2 (en) Electronic device for changing short-type defective memory cell to open-type defective memory cell by applying stress pulse

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170908

CF01 Termination of patent right due to non-payment of annual fee