CN103367362A - 一种单向导电耐压器件及其制造方法 - Google Patents

一种单向导电耐压器件及其制造方法 Download PDF

Info

Publication number
CN103367362A
CN103367362A CN2012101016667A CN201210101666A CN103367362A CN 103367362 A CN103367362 A CN 103367362A CN 2012101016667 A CN2012101016667 A CN 2012101016667A CN 201210101666 A CN201210101666 A CN 201210101666A CN 103367362 A CN103367362 A CN 103367362A
Authority
CN
China
Prior art keywords
type silicon
gate oxide
grid
implanted layer
mos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101016667A
Other languages
English (en)
Other versions
CN103367362B (zh
Inventor
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210101666.7A priority Critical patent/CN103367362B/zh
Publication of CN103367362A publication Critical patent/CN103367362A/zh
Application granted granted Critical
Publication of CN103367362B publication Critical patent/CN103367362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种单向导电耐压器件，包括：P型硅上部左侧形成有一N阱，N阱的上部形成有一N+注入层；P型硅上部右侧形成有二个以上串联的MOS结构；所述MOS结构包括P型硅、N+注入层、栅氧化层和栅极；栅氧化层形成于P型硅上方；N+注入层形成于P型硅上部，栅氧化层两边旁侧下方；栅极形成于栅氧化层的上方；其中，最左侧的MOS结构的栅氧化层与N阱相邻，每个MOS结构的栅极通过金属导线与其相邻的N+注入层相连。本发明还公开了一种单向导电耐压器件的制造方法。本发明还提供了一种单向导电耐压器件的制造方法。本发明的单向导电耐压器件与传统高压二极管相比在提供相同抗击穿电压的同时能提供更大的正向导通电流。

Description

一种单向导电耐压器件及其制造方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种单向导电耐压器件。本发明还涉及一种单向导电耐压器件的制造方法。
背景技术
传统的PN结二级管是在一块单晶半导体中，一部分掺有受主杂质是P型半导体，另一部分掺有施主杂质是N型半导体，P型半导体和N型半导体的交界面附近的过渡区称为PN结，在其界面处两侧形成空间电荷层，并建有自建电场。当不存在外加电压时，由于PN结两边载流子浓度差引起的扩散电流和自建电场引起的漂移电流相等而处于电平衡状态；当外界有正向电压偏置时，外界电场和自建电场的互相抑消作用使载流子的扩散电流增加引起了正向电流。
目前，高压二极管器件主要由PN结型二极管和肖特基二极管构成。肖特基二极管的耐高压能力有限，采用PN结型二极管作为高压器件应用广泛。PN结型二极管的缺点是反偏电压越大，所需要的耐击穿耗尽层宽度越宽，同时导致正向开启时的电阻随之增大，随着器件抗击穿电压的提高器件能得到的正向导通电流越来越小。
发明内容
本发明要解决的技术问题是提供一种单向导电耐压器件与传统高压二极管相比在提供相同抗击穿电压的同时能提供更大的正向导通电流。本发明还提供了一种单向导电耐压器件的制造方法。
为解决上述技术问题，本发明的单向导电耐压器件，包括：
P型硅上部左侧形成有一N阱，N阱的上部形成有一N+注入层；P型硅上部右侧形成有二个以上串联的MOS结构；
所述MOS结构包括P型硅、N+注入层、栅氧化层和栅极；栅氧化层形成于P型硅上方；N+注入层形成于P型硅上部，栅氧化层两边旁侧下方；栅极形成于栅氧化层的上方；
其中，最左侧(即与N阱相邻)的MOS结构的栅氧化层与N阱相邻，每个MOS结构的栅极通过金属导线与其相邻的N+注入层相连。
其中，P型硅为P型硅衬底或P型硅外延。
本发明单向导电耐压器件的制造方法，包括：
(1)在P型硅上注入N型离子形成N阱；
(2)在P型硅上生长栅二氧化硅层；
(3)在栅氧化层上利用多晶硅生长栅极；
(4)进行栅极刻蚀，打开注入窗口；
(5)进行N+离子注入形成N+注入层；
(6)将栅极和N+注入层连接。
其中，实施步骤(3)时，能采用金属铝形成栅极。
本发明的单向导电耐压器件能通过控制串联MOS管的数目，使每一个MOS结构栅极和漏极(N+注入层)的电压小于栅氧化层的击穿电压，达到反向耐高压的功能，与传统高压二极管相比在提供相同抗击穿电压的同时能提供更大的正向导通电流。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种传统PN结二极管构造示意图。
图2是本发明单向导电耐压器件示意图一。
图3是图2中MOS结构的局部放大图。
图4是本发明单向导电耐压器件示意图二，其显示本发明器件加反向偏压的情况。
图5是本发明单向导电耐压器件示意图三，其显示本发明器件加正向偏压的情况，图中箭头指向为正向加偏压时的电流方向。
附图标记说明
1是P型硅
2是栅氧化层
3是N阱
4是N+注入层
5是栅极。
具体实施方式
如图2、图3所示，本发明一实施例，包括：P型硅1上部左侧形成有一N阱3，N阱3的上部形成有一N+注入层4；P型硅1上部右侧形成有二个串联的MOS结构；
所述MOS结构包括P型硅1、N+注入层4、栅氧化层2和栅极5；栅氧化层2形成于P型硅1上方；N+注入层4形成于P型硅1上部，栅氧化层2两边旁侧下方；栅极5形成于栅氧化层2的上方；
其中，最左侧的MOS结构的栅氧化层2与N阱3相邻，每个MOS结构的栅极5通过金属导线与其相邻的N+注入层4相连；P型硅采用P型硅衬底或P型硅外延。
如图4所示，于本实施例的器件加反向加偏压时，由于栅极5和相邻的N+注入层(源区)同电位，每个MOS结构都处于关闭状态形成分压，使交集在栅极和栅氧间的电压不会超过栅氧化层的击穿电压。
如图5所示，于本实施例的器件加正向加偏压时，由于正向的漏极(N+注入层)和栅极通过金属线连在一起，所以MOS管开启；同时，下一个MOS结构的漏极和栅极也被同时提高电位达到开启，由沟道进行导电，形成正向电流导通。
本发明单向导电耐压器件的制造方法的一实施例，包括：
(1)在P型硅上注入N型离子形成N阱；
(2)在P型硅上生长栅氧化层；
(3)在栅氧化层上利用多晶硅(或金属铝)生长栅极；
(4)进行栅极刻蚀，打开注入窗口；
(5)进行N+离子注入形成N+注入层；
(6)将栅极和N+注入层通过金属线连接。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种单向导电耐压器件，其特征是，包括：P型硅上部左侧形成有一N阱，N阱的上部形成有一N+注入层；P型硅上部右侧形成有二个以上串联的MOS结构；
所述MOS结构包括P型硅、N+注入层、栅氧化层和栅极；栅氧化层形成于P型硅上方；N+注入层形成于P型硅上部，栅氧化层两边旁侧下方；栅极形成于栅氧化层的上方；
其中，最左侧的MOS结构的栅氧化层与N阱相邻，每个MOS结构的栅极通过金属导线与其相邻的N+注入层相连。
2.如权利要求1所述的单向导电耐压器件，其特征是：P型硅为P型硅衬底或P型硅外延。
3.一种单向导电耐压器件的制造方法，其特征是，包括：
(1)在P型硅上注入N型离子形成N阱；
(2)在P型硅上生长栅二氧化硅层；
(3)在栅氧化层上利用多晶硅生长栅极；
(4)进行栅极刻蚀，打开注入窗口；
(5)进行N+离子注入形成N+注入层；
(6)将栅极和N+注入层连接。
4.如权利要求2所述单向导电耐压器件的制造方法，其特征是：实施步骤(3)时，能采用金属铝形成栅极。
CN201210101666.7A 2012-04-09 2012-04-09 一种单向导电耐压器件及其制造方法 Active CN103367362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210101666.7A CN103367362B (zh) 2012-04-09 2012-04-09 一种单向导电耐压器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210101666.7A CN103367362B (zh) 2012-04-09 2012-04-09 一种单向导电耐压器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103367362A true CN103367362A (zh) 2013-10-23
CN103367362B CN103367362B (zh) 2016-06-08

Family

ID=49368372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101666.7A Active CN103367362B (zh) 2012-04-09 2012-04-09 一种单向导电耐压器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103367362B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127936A (zh) * 1994-07-25 1996-07-31 精工电子工业株式会社 半导体集成电路器件以及使用它们的电子装置
EP1058318A1 (en) * 1999-06-03 2000-12-06 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
CN1630079A (zh) * 2003-12-15 2005-06-22 三星电子株式会社 静电放电保护器件及其制造方法
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
CN102290340A (zh) * 2011-07-21 2011-12-21 中国科学院微电子研究所 一种改变静电保护器件触发电压的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127936A (zh) * 1994-07-25 1996-07-31 精工电子工业株式会社 半导体集成电路器件以及使用它们的电子装置
EP1058318A1 (en) * 1999-06-03 2000-12-06 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
CN1630079A (zh) * 2003-12-15 2005-06-22 三星电子株式会社 静电放电保护器件及其制造方法
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
CN102290340A (zh) * 2011-07-21 2011-12-21 中国科学院微电子研究所 一种改变静电保护器件触发电压的方法及装置

Also Published As

Publication number Publication date
CN103367362B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN103180959B (zh) 半导体元件及其制造方法
CN103329268B (zh) 半导体器件及制造其的方法
JP5739813B2 (ja) 半導体装置
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
CN105226058A (zh) 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
US9570630B2 (en) Schottky diode structure
US20110309438A1 (en) Semiconductor apparatus and manufacturing method thereof
CN108122975A (zh) 超结器件
CN103474428B (zh) 集成式双向超低电容tvs器件及其制造方法
CN104518006A (zh) 一种耗尽型沟道超势垒整流器及其制造方法
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
US10672902B2 (en) Bidirectional power MOSFET structure with a cathode short structure
CN103441151B (zh) 一种低正向压降的二极管
JP2013201190A (ja) 接合形電界効果トランジスタ及びその製造方法
CN203481243U (zh) 阶梯栅氧化层有源漂移区结构的n型ldmos
JP6939300B2 (ja) 半導体装置
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN102544065B (zh) 60v高压bcd工艺中齐纳二极管结构及其制造方法
US9406796B2 (en) Semiconductor device
CN103367362A (zh) 一种单向导电耐压器件及其制造方法
CN104617139A (zh) Ldmos器件及制造方法
CN101512738B (zh) 半导体器件和形成半导体器件的方法
CN104037206A (zh) 超级结器件及制造方法
CN104319289A (zh) Nldmos器件及其制造方法
CN218849501U (zh) 一种vdmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant