CN103367332B - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN103367332B
CN103367332B CN201210084598.8A CN201210084598A CN103367332B CN 103367332 B CN103367332 B CN 103367332B CN 201210084598 A CN201210084598 A CN 201210084598A CN 103367332 B CN103367332 B CN 103367332B
Authority
CN
China
Prior art keywords
chip
encapsulating structure
dielectric core
encapsulating
filler particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210084598.8A
Other languages
English (en)
Other versions
CN103367332A (zh
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210084598.8A priority Critical patent/CN103367332B/zh
Publication of CN103367332A publication Critical patent/CN103367332A/zh
Application granted granted Critical
Publication of CN103367332B publication Critical patent/CN103367332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种封装结构，包括一载板；一芯片堆叠结构，设置于载板上，其中芯片堆叠结构包括至少二片互相堆叠的芯片；一封装材料层，包覆芯片堆叠结构；一芯片黏着层，设置于相邻的芯片间；及多个填充物颗粒，均匀分布于芯片黏着层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。

Description

封装结构
技术领域
本发明涉及一种封装结构，特别是涉及一种使用于芯片封装的封装结构。
背景技术
众所周知，封装技术其实就是将芯片与外界隔离，以保护芯片电路，避免电气性能下降.另一方面，封装后的芯片也更便于安装和运输.由于封装技术的好坏还直接影响到芯片自身性能的发挥和与其连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。
随着存储器的发展，现有的二维封装技术也逐渐被三维封装技术取代，三维封装的优点在于可以提高互连线的密度，而且可以降地封装尺寸(formfactor)。在芯片堆叠的三维封装中，芯片会被互相黏合而形成一个堆叠结构，并利用打线技术(wirebonding)将芯片和封装载板互相电连接。目前，堆叠结构中的芯片通常都是高频芯片，所以在运转过程中会产生高强度的电磁波，而一高频芯片产生的电磁波会透过芯片间的绝缘层而传达至附近的另一高频芯片，造成严重的电磁干扰(elctromagneticinterference，EMI)问题。此电磁干扰除了会降低高频芯片的传输速度外，还会造成电子信号的损失和噪声的产生。
因此，有必要发展一种可避免电磁波干扰的封装结构，同时可满足低成本与轻薄短小等等的封装需求。
发明内容
本发明提供了一种封装结构，以解决不同芯片间电磁干扰的缺陷。
本发明提供了一种封装结构，包括一载板；一芯片堆叠结构，设置于载板上，其中芯片堆叠结构包括至少二片互相堆叠的芯片；一封装材料层，包覆芯片堆叠结构；一芯片黏着层，设置于相邻的芯片间；及多个填充物颗粒，均匀分布于芯片黏着层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。
与现有技术相比，本发明封装结构的芯片黏着层内均匀分布有多个被导电层包覆的填充物颗粒，因此芯片间的电磁干扰可以被导电层阻挡，而提升电子信号的传输速度和降低电子信号的损失。
附图说明
图1是本发明一优选实施例封装结构的剖面图。
图2是本发明单一填充物颗粒的剖面图。
图3是本发明另一优选实施例封装结构的剖面图。
图4是本发明另一优选实施例封装结构的剖面图。
其中，附图标记说明如下：
1载板10锡球
13黏合层15芯片黏着层
15a填充物颗粒15b黏着材料
20芯片堆叠结构20a底层芯片
20b上层芯片20c第一中间芯片
20d第二中间芯片21焊垫
21a，焊垫21b焊垫
23导线23a导线
23b导线23c导线
23c导线30封装材料层
40开孔50介电核心
53导电层55绝缘层
100封装结构200封装结构
300封装结构D半径
T1厚度T2厚度
具体实施方式
虽然本发明以优选实施例揭露如下，然而其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求书所界定的为标准，为了不使本发明的精神难懂，部分公知结构和工艺步骤的细节将不在此揭露。
同样地，附图所表示为优选实施例中的装置示意图，但并非用来限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分组件的尺寸可能放大呈现在图中。而且，多个优选实施例中所揭露相同的组件将标示相同或相似的符号，以使说明更容易且清晰。
参考图1，图1是本发明第一优选实施例封装结构的剖面图。如图1所示，本发明公开一种封装结构100，包括一载板1、至少一芯片堆叠结构20，包括至少二片互相堆叠的芯片并且介由一黏合层13固定于所述载板1上和一封装材料层(moldingcompound)30，包覆所述芯片堆叠结构20。其中，所述封装材料层30包括一不具导电的高分子材料，例如环氧树脂或硅氧烷。
上述的芯片堆叠结构20包括双芯片堆叠结构(dualdiepackage，DDP)、四芯片堆叠结构(quaddiepackage，QDP)或更密集的芯片堆叠结构。如图1所示，在第一优选实施例中，芯片堆叠结构20是由底层芯片(bottomdie)20a和上层芯片(topdie)20b所组成的双芯片堆叠结构。在此需注意的是，本优选实施例的芯片堆叠结构20是利用打线接合(wirebonding)的工艺，介由导线23a，23b将底层芯片20a和上层芯片20b内的焊垫21a，21b分别而电连接于载板1底部的导电线路和锡球10。由于焊垫21分别电连接于所对应的芯片20a，20b内部电路，所以各芯片20a，20b所产生的电子信号可以顺利的被传递至外部电路。然而，根据其它的优选实施例，芯片堆叠结构20不一定要采取打线接合方式，其可以利用覆晶(flipchip)或其它合适的方式而和载板1电连接。此外，所述芯片堆叠结构20也可以用穿硅通孔(throughsiliconvia，TSV)的技术而彼此电连接。
一般来说，芯片堆叠结构20内的芯片20是选自高频芯片，由于高频芯片在运作时会产生一定强度的电磁波，因此各芯片间20a，20b会产生互相干扰的电磁波。为了避免上述的电磁干扰，本发明将包覆有导电层，例如金属层，的填充物颗粒15a均匀分布在芯片黏着层15内，并利用芯片黏着层内15使得底层芯片20a和上层芯片20b互相黏合，因此，因此芯片堆叠结构20内各芯片20间的电磁波可以被金属层阻挡，而提升电子信号的传输速度和降低电子信号的损失。其中，上述之芯片黏着层15包括黏着材料15b和多个填充物颗粒(filler)15a，且黏着材料15b包括高分子材料，例如环氧树脂或硅氧烷。多个填充物颗粒15a会被均匀的分布在芯片黏着层15内，根据一优选实施例，填充物颗粒15a在所述芯片黏着层15内占的体积百分比介于55％至95％；而黏着材料15b在所述芯片黏着层15内占的体积百分比介于5％至45％。
接着如图2所示，图2是本发明单一填充物颗粒的剖面图。各填充物颗粒15a包括一介电核心50，例如陶瓷材料、一层绝缘层55，例如硅氧烷，所述绝缘层55包覆所述介电核心50，及一层导电层53，例如金属层，其设置于所述介电核心50和所述绝缘层55间且顺向包覆所述介电核心50。较佳来说，填充物颗粒15a的介电常数介于1至4，且导电层53的厚度T1小于所述介电核心50半径D的三分之一，而所述绝缘层55的厚度T2小于所述介电核心50半径D的三分之一。本发明在芯片黏着层15加入介电核心50(陶瓷材料)/导电层53(金属层)/绝缘层55(硅氧烷)的复合材料结构，介由导电层53(金属层)以防止芯片堆叠结构20内各芯片间的电磁干扰。除此之外，由于各填充物颗粒15a被绝缘层55(硅氧烷)包覆，因此彼此间电绝缘。
以下详细介绍此填充物颗粒15a复合材料结构的制作方式。首先，介由一无电镀工艺在介电核心50颗粒的表面，例如二氧化硅颗粒，包覆一层导电层53，例如金属层。其中，无电镀工艺是一种自动催化(autocatalyze)的方式，其可以在没有外部电压的情形下而将溶液中的金属离子沉积在介电核心50表面上。举例来说，当导电层53是铜层时，可以介由一无电镀铜工艺而在介电核心的表面形成所述铜层。一般来说，无电镀铜工艺使用的无电镀铜液(electrolesscopperplatingsolution)会包括铜盐(coppersalt)、还原剂(reductant)、错合剂(complexingagent)、pH值调整剂(pHadjustor)及添加剂(additives)等等试剂。其中，于无电镀铜液中，铜盐是铜离子的来源、所述还原剂是用来将铜离子在介电核心50的表面还原成铜原子、所述错合剂是用来控制可反应的自由铜离子浓度，以避免金属離子的浓度过高、而pH值调整剂是用来调整镀浴的pH值，以控制铜离子的还原速率。此外，添加剂包括表面活性剂(surfactant)和安定剂，以稳定镀浴和镀膜的质量。
上述的铜盐包括氯化铜、硝酸铜、硫酸铜，或氰化铜等。所述铜盐可选自由硫酸铜、硝酸铜、氯化铜、甲酸铜，以及其混合物所组成的群组；所述还原剂可选自由甲醛(formaldehyde)、三聚甲醛(paraformaldehyde)、乙醛酸(glyoxylicacid)、硼氢化钠(NaBH4)、硼氢化钾(KBH4)、次磷酸钠(NaH2PO2)、联氨(hydrazine)、福尔马林(formalin)、多醣类(如葡萄糖)及其混合物所组成的群组；所述错合剂包括阿摩尼亚(ammonia)水溶液、醋酸、鸟苷酸(guanylicacid)、醋酸盐(acetate)、柠檬酸盐(citrate)、锡酸盐、乙二胺四乙酸(ethylenediaminetetraaceticacid，EDTA)，或有机胺化合物等等；所述pH值调整剂可选自由氢氧碱化合物(alkalinehydroxide)(如氢氧化锂、氢氧化钠或氢氧化钾等)、氢氧化四甲铵(tetramethylammoniumhydroxide)、四乙基氢氧化铵(tetraethylammoniumhydroxide)，及其混合物所组成的群组；所述表面活性剂(surfactant)包括乙二醇聚合物、乙二醇-丙二醇异分子量聚合物等，其可用来有效地降低表面张力以帮助副产品的移除，例如还原剂的除氢作用所产生的氢等；所述的安定剂包括含硫的化合物或是重金属離子，例如铋、铅、锡等。
完成上述的无电镀工艺后，就完成一个具有介电核心50/导电层53的核/壳结构(core-shellstructure)。接着，为了避免颗粒互相电连接，必须要在导电层的外部再形成一绝缘层55。举例来说，可以利用硅醇盐的水解反应，而在金属层的表面顺向的形成一层二氧化硅绝缘层。其中，硅醇盐可以包括四甲氧基硅烷(tetramethoxysilane)、四乙氧基硅烷(tetraethoxysilane)、四异丙氧基硅烷(tetraisopropoxysilane)、四正丁氧基硅(tetrabutoxysilane)、甲基三甲氧基硅烷(methyltrimethoxysilane)、甲基三乙氧基硅烷(methytriethoxysilane)、氨基苯基三甲氧基硅烷(aminophenyl-trimethoxysilane)、3-氨基丙基三甲氧基硅烷(aminopropyltrimethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷(N-2-aminoethyl-3-aminopropyltrimethoxysilane)、N-(1，3-二甲基亚丁基)-3-氨丙基三乙氧基硅烷(3-triethoxysilyl-N-(1，3-dimethylbutylidene)propylamine)、N-(2-氨乙基)-3-氨丙基三乙氧基硅烷(N-2-aminoethyl-3-aminopropyltriethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷(N-2-aminoethyl-3-aminopropylmethyldimethoxysilane)、N-苯基-3-氨丙基三乙氧基硅烷(N-phenyl-3-aminopropyltriethoxysilane)、N-苯基-3-氨丙基三甲氧基硅(N-phenyl-3-aminopropyltrimethoxysilane)、3-氨丙基三甲氧基硅烷(3-aminopropyltriethoxysilane)、二甲基二乙氧基硅烷(dimethyl-diethoxysilane)、二甲基二甲氧基硅烷(dimethyldimethoxysilane)、四丙氧基硅烷(tetrapropoxysilane)、苯基三乙氧基硅烷(phenyl-triethoxysilane)。
除此之外，绝缘层55的种类不限定于上述的技术方案，还可以选自其它的无机氧化层。举例来说，绝缘层55可以是氧化铝、氧化钛、氧化锆、氧化铬或这些氧化物的组合。相同的，这些绝缘层55可以利用相对应的金属醇盐的水解反应而形成，例如水解铝酸盐(aluminate)、钛酸盐(titanate)、锆酸盐(zirconate)或铬酸盐(chromate)等等。
此外，封装结构100不限于上述的结构，其还可以包含其它种类的封装结构。如图3和图4所示，图3是本发明第二优选实施例封装结构的剖面图；图4是本发明第三优选实施例封装结构的剖面图
如图3所示，此优选实施例与第一优选实施例的差别在于，本优选实施例的芯片堆叠结构20是四层芯片堆叠结构，其中，封装结构200的芯片堆叠结构20包含一底层芯片20a、一第一中间芯片20c、一第二中间芯片20d及一上层芯片20b。本优选实施例的芯片堆叠结构20同样是利用打线接合的工艺，介由导线23a，23b，23c，23d分别将底层芯片20a、第一中间芯片20c、第二中间芯片20d及上层芯片20b内的焊垫21a，21c，21d，21b分别而电连接于载板1底部的导电线路和锡球10。由于焊垫21分别电连接于所对应的芯片内部电路，所以各芯片20a，20c，20d，20b所产生的电子信号可以顺利的被传递至外部电路。同样的，填充物颗粒15a会被均匀的分布在芯片黏着层15内，因此芯片堆叠结构20内各芯片间的电磁干扰可以被金属层阻挡，而提升电子信号的传输速度和降低电子信号的损失。根据本优选实施例，填充物颗粒15a在所述芯片黏着层15内占的体积百分比介于55％至95％；而黏着材料15b在所述芯片黏着层15内占的体积百分比介于5％至45％。本优选实施例的其它的技术特征和元件配置类似于第一优选实施例，在此就不再描述。
另外，在本发明的另一优选实施例，载板可以还具有至少一开孔，使得底层芯片可经由开孔而电连接于载板。如图4所示，类似第一优选实施例，在此优选实施例中，封装结构300的载板1还具有至少一开孔40，开孔40可以被类似如第一优选实施例的封装材料层33填满。在此优选实施例中，导线23a会经由开孔40将底层芯片20a的焊垫21a电连接于载板1底部的导电线路和锡球10。由于焊垫21a电连接于底层芯片20a的内部电路，所以底层芯片20a所产生的电子信号可以顺利的被传递至外部电路。同样的，芯片黏着层内15的填充物颗粒15a会被均匀的分布在芯片黏着层15内，因此芯片堆叠结构20内高频芯片间的电磁干扰可以被金属层阻挡，而提升电子信号的传输速度和降低电子信号的损失。根据本优选实施例，填充物颗粒15a在所述芯片黏着层15内占的体积百分比介于55％至95％；而黏着材料15b在所述芯片黏着层15内占的体积百分比介于5％至45％。本优选实施例的其它的技术特征和元件配置类似于第一优选实施例，在此就不再描述
根据上述，本发明公开多种封装结构100、200、300，其可以防止封装结构100、200、300内的芯片堆叠结构20内各芯片间的干扰。然而，封装结构100、200、300不限于上述的结构，其还可以含本领域中技术人员知道的其它封装结构。
综合上述，本发明公开一种具有介电核心50(陶瓷材料)/导电层53(金属层)/绝缘层55(硅氧烷)复合材料结构的填充物颗粒15a，若将填充物颗粒15a均匀分布于芯片黏着层15内，就可以防止封装结构100、200、300内各芯片间的电磁干扰，而提升电子信号的传输速度和降低电子信号的损失。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种封装结构，其特征在于，包括：
一载板；
一芯片堆叠结构，设置于所述载板上，其中所述芯片堆叠结构包括至少二片互相堆叠的芯片；
一封装材料层，包覆所述芯片堆叠结构；
一芯片黏着层，设置于相邻的所述芯片间；及
多个填充物颗粒，均匀分布于所述芯片黏着层内，其中各个所述填充物颗粒包括一介电核心、一绝缘层，所述绝缘层包覆所述介电核心，及一导电层，设置于所述介电核心和所述绝缘层间且顺向包覆所述介电核心。
2.根据权利要求1所述的封装结构，其特征在于，所述多个填充物颗粒彼此电绝缘。
3.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒的介电常数介于1至4。
4.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒包括陶瓷材料。
5.根据权利要求1所述的封装结构，其特征在于，所述导电层包括导电材料。
6.根据权利要求1所述的封装结构，其特征在于，所述绝缘层包括硅氧烷。
7.根据权利要求1所述的封装结构，其特征在于，所述导电层的厚度小于所述介电核心的半径的三分之一。
8.根据权利要求1所述的封装结构，其特征在于，所述绝缘层的厚度小于所述介电核心的半径的三分之一。
9.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒在所述芯片黏着层内的体积百分比介于55％至95％。
10.根据权利要求1所述的封装结构，其特征在于，所述芯片黏着层还包括有黏着材料，其中黏着材料在所述芯片黏着层内占的体积百分比介于5％至45％。
11.根据权利要求1所述的封装结构，其特征在于，所述芯片堆叠结构包括至少两片彼此电连接的所述芯片。
12.根据权利要求1所述的封装结构，其特征在于，所述芯片堆叠结构电连接于所述载板。
CN201210084598.8A 2012-03-27 2012-03-27 封装结构 Active CN103367332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210084598.8A CN103367332B (zh) 2012-03-27 2012-03-27 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210084598.8A CN103367332B (zh) 2012-03-27 2012-03-27 封装结构

Publications (2)

Publication Number Publication Date
CN103367332A CN103367332A (zh) 2013-10-23
CN103367332B true CN103367332B (zh) 2016-03-09

Family

ID=49368359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210084598.8A Active CN103367332B (zh) 2012-03-27 2012-03-27 封装结构

Country Status (1)

Country Link
CN (1) CN103367332B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101608220B1 (ko) * 2014-01-20 2016-04-01 주식회사 부광피엘 합성수지제품 도금 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031759A1 (ja) * 2003-09-29 2005-04-07 Sony Chemicals Corp. 導電粒子及びこれを用いた異方導電性接着剤
CN101303985A (zh) * 2008-06-05 2008-11-12 日月光半导体制造股份有限公司 堆叠式芯片封装结构与堆叠式封装结构的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031759A1 (ja) * 2003-09-29 2005-04-07 Sony Chemicals Corp. 導電粒子及びこれを用いた異方導電性接着剤
CN101303985A (zh) * 2008-06-05 2008-11-12 日月光半导体制造股份有限公司 堆叠式芯片封装结构与堆叠式封装结构的制作方法

Also Published As

Publication number Publication date
CN103367332A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US7477197B2 (en) Package level integration of antenna and RF front-end module
CN107887344B (zh) 电子封装结构及其制法
CN203103294U (zh) 半导体封装件
CN101853789B (zh) 一种柔性封装载板焊盘金手指制作方法
US20110309481A1 (en) Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
CN102867813A (zh) 电子装置
CN103000617B (zh) 半导体封装件及其制法
TW200935576A (en) Packaging structure and packaging method thereof
CN103378047B (zh) 封装载板
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
CN103346135A (zh) 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN103367332B (zh) 封装结构
US20140210672A1 (en) Electronic package structure
CN103367331B (zh) 封装结构
US9131621B2 (en) Wiring substrate and method for producing wiring substrate
CN207099433U (zh) 线路板结构
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
CN106898586A (zh) 半导体器件
KR20210092547A (ko) 인쇄회로기판 및 이의 제조 방법
CN109561644A (zh) 电路板组件的制备方法、电路板组件及移动终端
US20120057309A1 (en) USB device structure
WO2022252888A1 (zh) 封装模组及其制作方法、电子设备
US20100264534A1 (en) Chip package structure and manufacturing method thereof
US20220115328A1 (en) Electronic package and method for manufacturing the same
CN101894813B (zh) 半导体封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant