CN103367331B - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN103367331B
CN103367331B CN201210084501.3A CN201210084501A CN103367331B CN 103367331 B CN103367331 B CN 103367331B CN 201210084501 A CN201210084501 A CN 201210084501A CN 103367331 B CN103367331 B CN 103367331B
Authority
CN
China
Prior art keywords
encapsulating
chip
dielectric core
material layer
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210084501.3A
Other languages
English (en)
Other versions
CN103367331A (zh
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210084501.3A priority Critical patent/CN103367331B/zh
Publication of CN103367331A publication Critical patent/CN103367331A/zh
Application granted granted Critical
Publication of CN103367331B publication Critical patent/CN103367331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种封装结构，包括一载板；至少一芯片结构，设置于载板上；一封装材料层，包覆且直接接触于芯片结构；及多个填充物颗粒，均匀分布于封装材料层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。

Description

封装结构
技术领域
本发明涉及一种封装结构，特别是涉及一种使用于芯片封装的封装结构。
背景技术
众所周知，封装技术其实就是将芯片与外界隔离，以保护芯片电路，避免电气性能下降.另一方面，封装后的芯片也更便于安装和运输.由于封装技术的好坏还直接影响到芯片自身性能的发挥和与其连接的PCB(印刷电路板)的设计和制造，因此它是至关重要的。
随着存储器的发展，现有的二维封装技术也逐渐被三维封装技术取代，三维封装的优点在于可以提高互连线的密度，而且可以降地封装尺寸(form factor)。在芯片堆叠的三维封装中，芯片会被互相黏合而形成一个堆叠结构，并利用打线技术(bonding)将芯片和封装载板互相电连接。目前，堆叠结构中的芯片通常都是高频芯片，所以在运作过程中往往具有非常严重的电磁波问题，而此电磁波会透过封装胶体而传达至外界，造成周围电子装置的电磁干扰(elctromagnetic interference,EMI)问题。此电磁干扰除了会降低电子装置的传输速度外，还会造成电子信号的损失和噪声的产生。除此之外，封装结构也没有办法抵挡住外界的X射线，所以会造成封装结构内的高频芯片受损。
因此，有必要发展一种可避免电磁波干扰的封装结构，同时可满足低成本与轻薄短小等等的封装需求。
发明内容
本发明提供了一种封装结构，以解决不同封装结构间电磁干扰的缺陷。
本发明提供了一种封装结构，包括一载板；至少一芯片结构，设置于载板上；一封装材料层，包覆且直接接触于芯片结构；及多个填充物颗粒，均匀分布于封装材料层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。
与现有技术相比，本发明公开一种封装结构，在封装材料层内均匀分布有多个包覆有导电层的填充物颗粒，因此外界的电磁干扰可以被导电层阻挡，而提升电子信号的传输速度和降低电子信号的损失。
附图说明
图1是本发明一优选实施例封装结构的剖面图。
图2是图1封装结构的实际照片图。
图3是本发明单一填充物颗粒的剖面图。
图4是本发明另一优选实施例封装结构的剖面图。
其中，附图标记说明如下：
1 载板 10 锡球
13 黏合层 15 间隔层
20 芯片结构 20a 底层芯片
20b 上层芯片 21 焊垫
21a, 焊垫 21b 焊垫
23 导线 23a 导线
23b 导线 23c 导线
30 封装材料层 31 填充物颗粒
40 开孔 50 介电核心
53 导电层 55 绝缘层
A 区域 100 封装结构
D 半径 T1 厚度
T2 厚度
具体实施方式
虽然本发明以优选实施例揭露如下，然而其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求书所界定的为标准，为了不使本发明的精神难懂，部分公知结构和工艺步骤的细节将不在此揭露。
同样地，附图所表示为优选实施例中的装置示意图，但并非用来限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分组件的尺寸可能放大呈现在图中。而且，多个优选实施例中所揭露相同的组件将标示相同或相似的符号，以使说明更容易且清晰。
参考图1和图2，图1是本发明第一优选实施例封装结构的剖面图；而图2是图1中区域A的局部放大结构的实际照片图。如图1所示，本发明公开一种封装结构100，包括一载板1、至少一芯片结构20，设置于所述载板1上和一封装材料层(molding compound)30，包覆于所述芯片结构20。其中，芯片结构20是介由一黏合层13而黏合固定于载板1上，所述黏合层13可包括一不具导电的高分子材料。
上述的芯片结构20包括单芯片结构、双芯片堆叠结构(dual die package,DDP)、四芯片堆叠结构(quad die package,QDP)或更密集的芯片堆叠结构。在本优选实施例中，芯片结构20是由底层芯片(bottom die)20a和上层芯片(top die)20b所组成的双芯片堆叠结构，且底层芯片20a和上层芯片20b是介由一不导电的芯片间隔层(spacer)15而互相黏合。在此需注意的是，本优选实施例的芯片结构20是利用打线接合(wire bonding)的工艺，介由导线23a,23b将底层芯片20a和上层芯片20b内的焊垫21a,21b分别而电连接于载板1底部的导电线路和锡球10。由于焊垫21分别电连接于所对应的芯片内部电路，所以各芯片20a,20b所产生的电子信号可以顺利的被传递至外部电路。然而，根据其它的优选实施例，芯片结构20不一定要采取打线接合方式，其可以利用覆晶(flip chip)或其它合适的方式而和载板1电连接。此外，所述芯片堆叠结构20也可以用穿硅通孔(through silicon via,TSV)的技术而彼此电连接。
在现行技术中，印刷电路版上可能会焊接有多个上述的芯片封装结构100，由于不同芯片封装结构100内的高频芯片在运转时会产生一定强度的电磁波，因此各芯片封装结构100间会产生严重的电磁干扰。为了避免上述的电磁干扰，本发明将包覆有金属层的填充物颗粒均匀分布在封装材料层30，并利用所述封装材料层30包覆住芯片结构20。还是如图1和图2所示，封装材料层30包括模封材料33和多个填充物颗粒(filler)31，其中，模封材料33包括高分子材料，例如环氧树脂或硅氧烷。在图2中，填充物颗粒31会均匀的分布在封装材料层30内，根据一优选实施例，填充物颗粒31占的体积百分比介于55﹪至95﹪；而模封材料33占的体积百分比介于5﹪至45﹪。
接着，如图3所示，各填充物颗粒31包括一介电核心50，例如陶瓷材料、一层绝缘层55，例如硅氧烷，所述绝缘层55包覆所述介电核心50，及一层导电层53，例如金属层，设置于所述介电核心50和所述绝缘层55间且顺向包覆所述介电核心50。较佳来说，填充物颗粒31的介电常数介于1至4，且导电层53的厚度T2小于所述介电核心50的半径D的三分之一，而所述绝缘层55的厚度T2小于所述介电核心50的半径D的三分之一。本发明在封装材料层30加入介电核心50(陶瓷材料)/导电层53(金属层)/绝缘层55(硅氧烷)的复合材料结构，介由导电层53(金属层)以防止各封装结构100间的电磁干扰，而且由于各填充物颗粒31包覆有绝缘层55(硅氧烷)，因此彼此电绝缘。
以下详细介绍此填充物颗粒31复合材料结构的制作方式。首先，介由一无电镀工艺在介电核心50颗粒的表面，例如二氧化硅颗粒，包覆一层导电层53，例如金属层。其中，无电镀工艺是一种自动催化(autocatalyze)的方式，可以在没有外部电压的情形下而将溶液中的金属离子沉积在介电核心表面上。举例来说，当导电层是铜层时，可以介由一无电镀铜工艺而在介电核心的表面形成所述铜层。一般来说，无电镀铜工艺使用的无电镀铜液(electroless copper plating solution)会包括铜盐(copper salt)、还原剂(reductant)、错合剂(complexing agent)、pH值调整剂(pH adjustor)及添加剂(additives)等等试剂。其中，于无电镀铜液中，铜盐是铜离子的来源、所述还原剂是用来将铜离子在介电核心50的表面还原成铜原子、所述错合剂是用来控制可反应的自由铜离子浓度，以避免金属离子的浓度过高、而pH值调整剂是用来调整镀浴的pH值，以控制铜离子的还原速率。此外，添加剂包括表面活性剂(surfactant)和安定剂，以稳定镀浴和镀膜的质量。
上述的铜盐包括氯化铜、硝酸铜、硫酸铜，或氰化铜等。所述铜盐可选自由硫酸铜、硝酸铜、氯化铜、甲酸铜，以及其混合物所组成的群组；所述还原剂可选自由甲醛(formaldehyde)、三聚甲醛(paraformaldehyde)、乙醛酸(glyoxylic acid)、硼氢化钠(NaBH4)、硼氢化钾(KBH4)、次磷酸钠(NaH2PO2)、联氨(hydrazine)、福尔马林(formalin)、多醣类(如葡萄糖)及其混合物所组成的群组；所述错合剂包括阿摩尼亚(ammonia)水溶液、醋酸、鸟苷酸(guanylic acid)、醋酸盐(acetate)、柠檬酸盐(citrate)、锡酸盐、乙二胺四乙酸(ethylenediamine tetraacetic acid,EDTA)，或有机胺化合物等等；所述pH值调整剂可选自由氢氧碱化合物(alkaline hydroxide)(如氢氧化锂、氢氧化钠、或氢氧化钾等)、氢氧化四甲铵(tetramethylammonium hydroxide)、四乙基氢氧化铵(tetraethylammoniumhydroxide)，及其混合物所组成的群组；所述表面活性剂(surfactant)包括乙二醇聚合物、乙二醇-丙二醇异分子量聚合物等，其可用来有效地降低表面张力以帮助副产品的移除，例如还原剂的除氢作用所产生的氢等；所述的安定剂包括含硫的化合物或是重金属离子，例如铋、铅、锡等。
完成上述的无电镀工艺后，就完成一个具有介电核心/导电层的核/壳结构(core-shell structure)。接着，为了避免颗粒互相电连接，必须要在导电层的外部再形成一绝缘层。举例来说，可以利用硅醇盐的水解反应，而在金属层的表面顺向的形成一层二氧化硅绝缘层。其中，硅醇盐可以包括四甲氧基硅烷(tetramethoxysilane)、四乙氧基硅烷(tetraethoxysilane)、四异丙氧基硅烷(tetraisopropoxysilane)、四正丁氧基硅(tetrabutoxysilane)、甲基三甲氧基硅烷(methyltrimethoxysilane)、甲基三乙氧基硅烷(methytriethoxysilane)、氨基苯基三甲氧基硅烷(aminophenyl-trimethoxysilane)、3-氨基丙基三甲氧基硅烷(aminopropyltrimethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷(N-2-aminoethyl-3-aminopropyltrimethoxysilane)、N-(1,3-二甲基亚丁基)-3-氨丙基三乙氧基硅烷(3-triethoxysilyl-N-(1,3-dimethylbutylidene)propylamine)、N-(2-氨乙基)-3-氨丙基三乙氧基硅烷(N-2-aminoethyl-3-aminopropyltriethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷(N-2-aminoethyl-3-aminopropylmethyldimethoxysilane)、N-苯基-3-氨丙基三乙氧基硅烷(N-phenyl-3-aminopropyltriethoxysilane)、N-苯基-3-氨丙基三甲氧基硅(N-phenyl-3-aminopropyltrimethoxysilane)、3-氨丙基三甲氧基硅烷(3-aminopropyltriethoxysilane)、二甲基二乙氧基硅烷(dimethyl-diethoxysilane)、二甲基二甲氧基硅烷(dimethyldimethoxysilane)、四丙氧基硅烷(tetrapropoxysilane)、苯基三乙氧基硅烷(phenyl-triethoxysilane)。
除此之外，绝缘层55的种类不限定于上述的技术方案，还可以选自其它的无机氧化层。举例来说，绝缘层55可以是氧化铝、氧化钛、氧化锆、氧化铬或这些氧化物的组合。相同的，这些绝缘层55可以利用相对应的金属醇盐的水解反应而形成，例如水解铝酸盐(aluminate)、钛酸盐(titanate)、锆酸盐(zirconate)或铬酸盐(chromate)等等。
根据上述，本发明公开一种封装结构100，其可以防止封装结构100内的芯片结构20受到外界电磁波的干扰。然而，封装结构100不限于上述的结构，其还可以包含其它种类的封装结构。如图4所示，图4是本发明另一优选实施例封装结构的剖面图。类似如第一优选实施例，在此优选实施例中，封装结构100的载板1还具有至少一开孔40，导线23c会经由开孔40将底层芯片20a的焊垫21a电连接于载板1底部的导电线路和锡球10。由于焊垫21a分别电连接于底层芯片20a的内部电路，所以底层芯片20a所产生的电子信号可以顺利的被传递至外部电路。同样的，开孔40可以被封装材料层30填满，介由封装材料层30内均匀分布的多个填充物颗粒31以抵挡外界的电磁干扰。本优选实施例的其它的技术特征和元件配置类似于第一优选实施例，在此就不再描述。
综合上述，本发明公公开一种具有介电核心50(陶瓷材料)/导电层53(金属层)/绝缘层55(硅氧烷)复合材料结构的填充物颗粒31，若将填充物颗粒31均匀分布于封装材料层30内，就可以防止封装结构100内的芯片结构20受到外界电磁波的干扰，而提升电子信号的传输速度和降低电子信号的损失。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种封装结构，其特征在于，包括：
一载板；
至少一芯片结构，设置于所述载板上；
一封装材料层，包覆且直接接触于所述芯片结构；及
多个填充物颗粒，均匀分布于所述封装材料层内，其中各个所述填充物颗粒包括一介电核心、一绝缘层，所述绝缘层包覆所述介电核心，及一导电层，设置于所述介电核心和所述绝缘层间且顺向包覆所述介电核心。
2.根据权利要求1所述的封装结构，其特征在于，所述多个填充物颗粒彼此电绝缘。
3.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒的介电常数介于1至4。
4.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒包括陶瓷材料。
5.根据权利要求1所述的封装结构，其特征在于，所述导电层包括导电材料。
6.根据权利要求1所述的封装结构，其特征在于，所述绝缘层包括硅氧烷。
7.根据权利要求1所述的封装结构，其特征在于，所述导电层的厚度小于所述介电核心的半径的三分的一。
8.根据权利要求1所述的封装结构，其特征在于，所述绝缘层的厚度小于所述介电核心的半径的三分的一。
9.根据权利要求1所述的封装结构，其特征在于，还包括：
至少一开孔，介由所述开孔使所述芯片结构暴露出于所述载板，其中所述开孔被所述封装材料层填满。
10.根据权利要求1所述的封装结构，其特征在于，所述填充物颗粒在所述封装材料层内的体积百分比介于55﹪至95﹪。
11.根据权利要求1所述的封装结构，其特征在于，所述封装材料层还包括模封材料，其中模封材料在所述封装材料层内占的体积百分比介于5﹪至45﹪。
12.根据权利要求1所述的封装结构，其特征在于，所述芯片结构包括单芯片结构或芯片堆叠结构。
13.根据权利要求12所述的封装结构，其特征在于，所述芯片堆叠结构包括多个彼此电连接的所述芯片。
14.根据权利要求1所述的封装结构，其特征在于，所述芯片结构电连接于所述载板。
CN201210084501.3A 2012-03-27 2012-03-27 封装结构 Active CN103367331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210084501.3A CN103367331B (zh) 2012-03-27 2012-03-27 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210084501.3A CN103367331B (zh) 2012-03-27 2012-03-27 封装结构

Publications (2)

Publication Number Publication Date
CN103367331A CN103367331A (zh) 2013-10-23
CN103367331B true CN103367331B (zh) 2016-12-14

Family

ID=49368358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210084501.3A Active CN103367331B (zh) 2012-03-27 2012-03-27 封装结构

Country Status (1)

Country Link
CN (1) CN103367331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101608220B1 (ko) * 2014-01-20 2016-04-01 주식회사 부광피엘 합성수지제품 도금 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670948A (zh) * 2004-03-16 2005-09-21 德州仪器公司 用于削弱电磁干扰的系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE315888T1 (de) * 2000-11-20 2006-02-15 Parker Hannifin Corp Interferenzverringerung mittels leitender thermoplastischer verbundmaterialien
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
KR20080023996A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670948A (zh) * 2004-03-16 2005-09-21 德州仪器公司 用于削弱电磁干扰的系统和方法

Also Published As

Publication number Publication date
CN103367331A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN108807297A (zh) 电子封装件及其制法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN103718279B (zh) 用于半导体器件的电磁干扰屏蔽和热耗散
JPWO2020031424A1 (ja) 固体電池
WO2014035533A1 (en) Ultra slim rf package for ultrabooks and smart phones
CN107658270A (zh) 电源转换器用陶瓷外壳
WO2013097581A1 (zh) 一种半导体封装中封装系统结构及制造方法
US8927417B2 (en) Semiconductor package signal routing using conductive vias
CN107680912A (zh) Emi防护的芯片封装结构及封装方法
CN103378047B (zh) 封装载板
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
CN110391221A (zh) 具有导热结构和导热结构中的隔热结构的散热装置
CN103681619B (zh) 一种硅基气密性密封结构及其制造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN103779351A (zh) 三维封装结构及其制造方法
CN206364008U (zh) 一种具有电磁屏蔽功能的半导体封装件
CN103367331B (zh) 封装结构
CN203521406U (zh) 多芯片叠合封装结构
CN107154385A (zh) 堆叠封装结构及其制造方法
CN103236425B (zh) 一种dram双芯片堆叠封装结构和封装工艺
JPWO2020071493A1 (ja) モジュール
CN103367332B (zh) 封装结构
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant