CN103339857A - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
CN103339857A
CN103339857A CN2012800066027A CN201280006602A CN103339857A CN 103339857 A CN103339857 A CN 103339857A CN 2012800066027 A CN2012800066027 A CN 2012800066027A CN 201280006602 A CN201280006602 A CN 201280006602A CN 103339857 A CN103339857 A CN 103339857A
Authority
CN
China
Prior art keywords
mentioned
signal
circuit
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800066027A
Other languages
English (en)
Other versions
CN103339857B (zh
Inventor
永井秀一
上田大助
大塚信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103339857A publication Critical patent/CN103339857A/zh
Application granted granted Critical
Publication of CN103339857B publication Critical patent/CN103339857B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

一种能够对半导体开关元件输出不仅是上升时间、下降时间也较短的驱动信号的具有信号绝缘功能的栅极驱动电路，具备：输入端子，被输入控制信号；输出端子；电容器，连接在输出端子上；调制部（170），生成表示控制信号中的第一逻辑值的定时的第一调制信号和表示控制信号中的至少第二逻辑值的定时的第二调制信号；第一电磁谐振耦合器（107），将第一调制信号非接触地传送；第二电磁谐振耦合器（108），将第二调制信号非接触地传送；第一整流电路（171），通过将第一调制信号解调而生成第一解调信号，向输出端子输出；第二整流电路（172），通过将第二调制信号解调而生成第二解调信号，向输出端子输出。

Description

栅极驱动电路
技术领域
本发明涉及驱动半导体开关元件的栅极端子的栅极驱动电路，特别涉及具有通过非接触信号传送实现的信号绝缘功能的栅极驱动电路。
背景技术
半导体开关元件（以下，也简称作“开关元件”）的栅极驱动电路（或驱动半导体开关元件的电路），是驱动开关元件的栅极端子的电路，例如是通过对称作功率半导体的IGBT（insulated gate bipolar transistor：绝缘栅双极型晶体管）等的高耐压的开关元件的栅极端子施加栅极电压来控制功率半导体开关元件的开启关闭(ON/OFF)的电路。一般的栅极驱动电路在输出部中使用P型晶体管和N型晶体管，当使开关元件从关闭成为开启时P型晶体管动作，当使开关元件从开启成为关闭时N型晶体管动作。即，当使开关元件从开启成为关闭时，将开关元件的栅极电流抽出。
这样的栅极驱动电路由于功率半导体开关元件的基准电压、即栅极驱动电路的输出侧的基准电位变得非常高，所以在作为向栅极驱动电路的控制信号的输入部的1次侧与驱动开关元件的栅极驱动电路的输出侧（2次侧）之间需要直流成分的绝缘。将这样能够在元件的1次侧和2次侧实现直流成分的绝缘的元件称作信号绝缘元件，这是为了驱动开关元件而不可或缺的元件。此外，这样的具有信号绝缘功能的电子电路元件被用于将逻辑接地与RF接地分离，称作数字隔离器（专利文献1）。特别是，为了驱动功率半导体开关元件，在外部需要绝缘电源，也被称作栅极驱动系统的栅极驱动电路变得非常庞大。因此，如果不仅将栅极信号绝缘，而能够将绝缘后的电力向栅极供给，则外部绝缘电源也不再需要，能够实现栅极绝缘电路的小型化。
作为实现这样的信号绝缘功能的信号传送电路，代表性的结构是经由脉冲变压器等的非接触信号传送部来进行分离的结构（例如，参照专利文献2）。但是，该脉冲变压器因为尺寸较大，所以不能在半导体的栅极驱动电路中使用。所以，通过代替脉冲变压器而使用对置的平面螺旋电感器(spiral inductor)作为非接触信号传送部，能够实现某种程度的平面化、小型化（例如，参照专利文献3）。
在图14中表示在专利文献3中公开的在非接触信号传送部中使用螺旋电感器的结构的数字隔离器的例子。该数字隔离器由形成有发送电路的发送电路芯片2041、形成有发送螺旋电感器2045的发送芯片2043、形成有接收螺旋电感器2046的接收芯片2044、形成有解调电路的接收电路芯片2042构成。发送电路芯片2041和发送芯片2043、以及接收电路芯片2042和接收芯片2044通过金属线(wire)2047连接。输入信号被发送电路芯片2041调制为非接触信号传送用信号，向发送芯片2043的发送螺旋电感器2045输送。发送螺旋电感器2045及接收螺旋电感器2046起到线圈的作用。由于发送芯片2043上的发送螺旋电感器2045和接收芯片2044上的接收螺旋电感器2046通过电磁感应而耦合，所以输送到发送螺旋电感器2045中的电力（电流）被向电绝缘的接收螺旋电感器2046传送。在接收螺旋电感器2046中产生的电力（电流）被接收电路芯片2042上的接收电路解调，作为输出信号取出。但是，这样的通过平面螺旋电感器进行的非接触信号（电力）传送有因为电磁感应耦合而传送效率较差，因为不能取得配线间的空气隙而不能取得耐压等的较多问题。
所以，作为较高的传送效率、且能够得到较高的绝缘耐压的非接触信号传送技术，报告了电磁谐振(electromagnetic resonance)耦合（或者，也称作电磁场谐振耦合）的技术（例如，参照非专利文献1）。此外，还提出了在非接触信号传送部中使用图15所示那样的开口环(open ring)型的电磁谐振耦合器的电力（信号）传送装置（例如，参照专利文献4）。
现有技术文献
专利文献
专利文献1：美国专利第7692444号说明书
专利文献2：日本特开2001－267905号公报
专利文献3：日本特开2007－311753号公报
专利文献4：日本特开2008－067012号公报
非专利文献1：Andre Kurs,et al.:“Wireless Power Transfer via StronglyCoupled Magnetic Resonances”,Science Express,Vol.317,No.5834,pp.83-86（2207）
发明概要
发明要解决的课题
但是，在想要通过使用电磁谐振耦合器作为非接触电力传送装置来实现具有信号绝缘功能的栅极驱动电路的情况下，有不能使半导体开关元件高速地动作的问题。
即，在想要通过具备电磁谐振耦合器的栅极驱动电路来驱动功率半导体开关元件的情况下，电磁谐振耦合器虽然能够为了使功率半导体开关元件从关闭成为开启而对功率半导体开关元件供给栅极电流，但当使功率半导体开关元件从开启成为关闭时，因为不能将蓄积在功率半导体开关元件的栅极中的电荷有效地抽出，所以不能将功率半导体开关元件高速地下降。这是因为，电磁谐振耦合器由于是仅仅被动地传送电力的元件，所以虽然能够对负载供给电力，但是不能主动地将电力抽出。
另外，为了应对这样的课题，也可以考虑作为被栅极驱动电路驱动的半导体开关元件的结构而做成将P型晶体管与N型晶体管组合的互补型的结构，但在以由GaN等的氮化物半导体构成的功率半导体开关元件为对象的情况下，由于不能用氮化物半导体制作P型晶体管，所以不能做成互补型的结构。
发明内容
所以，本发明是解决上述以往的课题的，目的是提供一种对于半导体开关元件能够输出不仅上升时间、下降时间也较短的驱动信号的具有信号绝缘功能的栅极驱动电路。
由于解决课题的手段
为了解决上述以往的课题，本发明的栅极驱动电路，根据输入的2值的控制信号，生成驱动半导体开关元件的栅极端子的信号，其特征在于，具备：输入端子，被输入上述控制信号，由输入信号端子和输入接地端子的对构成；输出端子，由输出信号端子、和与上述输入接地端子电绝缘的输出接地端子的对构成；电容器，连接在上述输出信号端子与上述输出接地端子之间；调制部，具有至少一个振荡电路，通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成表示上述控制信号中的第一逻辑值的定时的第一调制信号、和表示上述控制信号中的至少第二逻辑值的定时的第二调制信号；第一电磁谐振耦合器，由通过电磁场谐振而耦合的第一发送侧谐振器及第一接收侧谐振器构成，连接在上述调制部上，以将上述第一调制信号向上述第一发送侧谐振器输入；第二电磁谐振耦合器，由通过电磁场谐振而耦合的第二发送侧谐振器及第二接收侧谐振器构成，连接在上述调制部上，以将上述第二调制信号向上述第二发送侧谐振器输入；第一整流电路，具有连接在上述第一接收侧谐振器上的至少一个二极管，通过将上述第一调制信号解调而生成第一解调信号，向上述输出端子输出；以及第二整流电路，具有连接在上述第二接收侧谐振器上的至少一个二极管，通过将上述第二调制信号解调而生成第二解调信号，向上述输出端子输出。
另外，本发明不仅能够作为栅极驱动电路实现，还能够作为非接触电力传送装置或电信号绝缘元件实现。还能够作为具备半导体开关元件和栅极驱动电路的开关装置实现。
发明效果
根据本发明，能够输出不仅是上升时间、下降时间也较短的驱动信号。此外，能够实现在非接触传送部中使用电磁谐振耦合器的栅极驱动电路。由此，能够实现不需要外部绝缘电源（低耗电）并且小型的信号绝缘型的栅极驱动电路。
即，本发明的栅极驱动电路能够不仅将控制信号绝缘、还将用于功率半导体开关元件的开关的栅极电流直接供给。
附图说明
图1是本发明的实施方式1的栅极驱动电路的框图。
图2A是有关本发明的实施方式1的栅极驱动电路的第一整流电路的变形例的结构图。
图2B是有关本发明的实施方式1的栅极驱动电路的第一整流电路的另一变形例的结构图。
图2C是有关本发明的实施方式1的栅极驱动电路的第一整流电路的另一变形例的结构图。
图2D是有关本发明的实施方式1的栅极驱动电路的第一整流电路的另一变形例的结构图。
图2E是有关本发明的实施方式1的栅极驱动电路的第一整流电路的另一变形例的结构图。
图2F是有关本发明的实施方式1的栅极驱动电路的第一整流电路的另一变形例的结构图。
图3是本发明的实施方式1的变形例的、使振荡器为1个的栅极驱动电路的框图。
图4是本发明的实施方式1的变形例的、使用路径切换器的栅极驱动电路的框图。
图5是本发明的实施方式1的变形例的负功率恒定型的栅极驱动电路的框图。
图6是本发明的实施方式1的变形例的栅极驱动电路的各点处的信号波形的时序图。
图7是本发明的实施方式2的栅极驱动电路的框图。
图8是本发明的实施方式2的栅极驱动电路的电路图。
图9是表示本发明的实施方式2的功率半导体开关元件的开关电压波形的模拟结果的图。
图10是本发明的实施方式2的栅极驱动电路的框图。
图11是本发明的实施方式3的栅极驱动电路的框图。
图12是补充说明的栅极驱动电路的框图。
图13是表示补充说明的功率半导体开关元件的开关电压波形的图。
图14是以往的信号传送装置的示意图。
图15是以往的电磁谐振耦合器的示意图。
具体实施方式
（本发明的概要）
为了解决上述以往的课题，本发明的栅极驱动电路，根据输入的2值的控制信号，生成驱动半导体开关元件的栅极端子的信号，其特征在于，具备：输入端子，被输入上述控制信号，由输入信号端子和输入接地端子的对构成；输出端子，由输出信号端子、和与上述输入接地端子电绝缘的输出接地端子的对构成；电容器，连接在上述输出信号端子与上述输出接地端子之间；调制部，具有至少一个振荡电路，通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成表示上述控制信号中的第一逻辑值的定时的第一调制信号、和表示上述控制信号中的至少第二逻辑值的定时的第二调制信号；第一电磁谐振耦合器，由通过电磁场谐振而耦合的第一发送侧谐振器及第一接收侧谐振器构成，连接在上述调制部上，以将上述第一调制信号向上述第一发送侧谐振器输入；第二电磁谐振耦合器，由通过电磁场谐振而耦合的第二发送侧谐振器及第二接收侧谐振器构成，连接在上述调制部上，以将上述第二调制信号向上述第二发送侧谐振器输入；第一整流电路，具有连接在上述第一接收侧谐振器上的至少一个二极管，通过将上述第一调制信号解调而生成第一解调信号，向上述输出端子输出；以及第二整流电路，具有连接在上述第二接收侧谐振器上的至少一个二极管，通过将上述第二调制信号解调而生成第二解调信号，向上述输出端子输出。
由此，能够实现通过非接触电力传送的信号绝缘型的栅极驱动电路。进而，由于为了将输入的控制信号的2值的各自非接触地传送而使用两个电磁谐振耦合器，所以包含栅极驱动电力的耗电非常小，能实现能够输出不仅是上升时间、下降时间也较短的驱动信号的小型的栅极驱动电路。
这里，也可以是，上述调制部还具有连接在上述输入信号端子上的第一混合电路及第二混合电路；上述第一混合电路通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成上述第一调制信号；上述第二混合电路通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成上述第二调制信号。
由此，通过两个混合电路生成两个调制信号，所以在两个系统的电路（与输入的控制信号的两个状态（第一逻辑值；开启状态，第二逻辑值；关闭状态）对应的电路）中采用独立的不同的调制方式，能够使相互的干涉变少。
此外，上述调制部也可以还具有插入连接在上述输入信号端子与上述第二混合电路之间的反转电路。
由此，在输入的控制信号被反转电路反转后生成第二调制信号，所以即使第一混合电路与第二混合电路是相同形式，也能够将与控制信号的两个状态（开启状态及关闭状态）分别对应的驱动信号从栅极电路输出。
此外，也可以是，上述调制部具有第一振荡电路及第二振荡电路，作为上述至少一个振荡电路；上述第一混合电路用上述控制信号将从上述第一振荡电路输出的振荡信号调制；上述第二混合电路用上述控制信号将从上述第二振荡电路输出的振荡信号调制。此时，从上述第一振荡电路输出的振荡信号的频率也可以与从上述第二振荡电路输出的振荡信号的频率不同。
由此，使用来自独立的两个振荡电路的振荡信号生成两个调制信号，所以能够构建使用谐振频率不同的两个电磁谐振耦合器的栅极驱动电路，输出为开启状态时和关闭状态时的信号的干涉较少，能够得到良好的输出波形。
此外，也可以是，上述第一混合电路及上述第二混合电路的至少一方是按照上述控制信号开启或关闭的开关电路。此时，既可以是，构成上述第一混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和连接在上述输入接地端子上的源极端子、并且将上述漏极端子的信号作为上述第一调制信号输出的第一晶体管；构成上述第二混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、源极端子、并且将上述源极端子中的信号作为上述第二调制信号输出的第二晶体管；也可以是，构成上述第一混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、源极端子、并且将上述源极端子中的信号作为上述第一调制信号输出的第一晶体管；构成上述第二混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和连接在上述输入接地端子上的源极端子、并且将上述漏极端子中的信号作为上述第二调制信号输出的第二晶体管。
由此，混合电路由一个晶体管构成，所以使调制部的电路简单化。
此外，也可以是，上述调制部还具有基于输入到上述输入信号端子中的控制信号、将从上述振荡电路输出的振荡信号分配给两个输出路径中的某个输出路径的路径切换电路；上述路径切换电路将分配给上述两个输出路径中的一个输出路径的上述振荡信号作为上述第一调制信号输出，将分配给上述两个输出路径的另一个输出路径的上述振荡信号作为上述第二调制信号输出。
由此，用1个开关电路生成两个调制信号，所以使调制部的电路简单化。
此外，也可以是，上述调制部还具有用输入到上述输入信号端子中的控制信号将从上述振荡电路输出的振荡信号调制的第一混合电路，将由上述第一混合电路得到的调制信号作为上述第一调制信号输出，将从上述振荡电路输出的振荡信号作为上述第二调制信号输出。
由此，第二调制信号不需要混合电路而生成，所以使调制部的电路简单化。
此外，也可以还具备连接在上述输出信号端子与上述输出接地端子之间的电阻。
由此，栅极驱动电路的输出信号端子与输出接地端子之间成为低阻抗，所以即使连接在栅极驱动电路的输出上的负载变化，也能够稳定地对负载供给输出电压。
此外，也可以是，上述至少一个振荡电路是将差动的第一振荡信号及第二振荡信号输出的振荡器；上述调制部通过用上述控制信号将上述第一振荡信号调制而生成上述第一调制信号，通过用上述控制信号将上述第二振荡信号调制而生成上述第二调制信号。
由此，将振荡信号以差动输出，所以与将振荡信号以单端输出时相比，能够实现噪声较少、稳定进行动作的栅极驱动电路。
此外，也可以是，还具备将上述第一调制信号放大的放大电路；上述第一电磁谐振耦合器经由上述放大电路连接在上述调制部上，以使得由上述放大电路放大后的上述第一调制信号向上述第一发送侧谐振器输入。
由此，第一调制信号在被放大后被向第一电磁谐振耦合器输入，所以上升时间非常短，即使连接在输出上的负载较大，也输出能够驱动的驱动信号。
此外，也可以是，上述第一整流电路具有由连接在上述第一接收侧谐振器上的阳极和连接在上述输出信号端子上的阴极构成的第一正整流二极管以及由连接在上述输出接地端子上的阳极和连接在上述第一接收侧谐振器上的阴极构成的第一负整流二极管中的至少一方，作为上述至少一个二极管；上述第二整流电路具有由连接在上述第二接收侧谐振器上的阳极和连接在上述输出信号端子上的阴极构成的第二正整流二极管以及由连接在上述输出接地端子上的阳极和连接在上述第二接收侧谐振器上的阴极构成的第二负整流二极管中的至少一方，作为上述至少一个二极管。
由此，进行使用二极管的解调效率较高的解调，输出上升时间和下降时间较短的驱动信号。
此外，也可以是，上述第一整流电路还具有由连接在上述第一接收侧谐振器的接地上的阳极和连接在上述输出信号端子上的阴极构成的第三正整流二极管、由连接在上述输出接地端子上的阳极和连接在上述第一接收侧谐振器的接地上的阴极构成的第三负整流二极管、以及将上述第一接收侧谐振器的接地与上述输出信号端子或上述输出接地端子连接的配线中的至少一个配线；上述第二整流电路还具有由连接在上述第二接收侧谐振器的接地上的阳极和连接在上述输出信号端子上的阴极构成的第四正整流二极管、由连接在上述输出接地端子上的阳极和连接在上述第二接收侧谐振器的接地上的阴极构成的第四负整流二极管、以及将上述第二接收侧谐振器的接地与上述输出信号端子或上述输出接地端子连接的配线中的至少一个配线。
由此，进行也使用接收侧谐振器的接地的解调效率较高的解调，输出上升时间和下降时间较短的驱动信号。
此外，也可以是，上述第二整流电路具有作为上述至少一个二极管的第二正整流二极管、第二电容器和第三晶体管；上述第二正整流二极管的阳极连接在上述第二接收侧谐振器上，上述第二正整流二极管的阴极连接在上述第二电容器的一端及上述第三晶体管的栅极端子上；上述第三晶体管连接在上述输出信号端子与上述输出接地端子之间；上述第二电容器的另一端及上述第三晶体管的源极端子连接在上述输出接地端子上。
由此，当从输出端子输出关闭状态时，第三晶体管将输出信号端子与输出接地端子之间经由下拉电阻等短路，所以输出使下降时间缩短化的驱动信号。
此外，上述第一电磁谐振耦合器及上述第二电磁谐振耦合器也可以是开口环型电磁谐振耦合器。
由此，能够实现非常小型、较高的绝缘耐压、并且低耗电的栅极驱动电路。
此外，既可以是，从上述输出端子，对应于上述控制信号的逻辑值，输出使上述半导体开关元件开启的开启信号和使其关闭的关闭信号；上述开启信号为，上述输出信号端子的电位比上述输出接地端子的电位高；上述关闭信号为，上述输出信号端子的电位比上述输出接地端子的电位低；也可以是，在即将从上述输出端子输出上述开启信号之前，上述输出信号端子与上述输出接地端子之间的电压为零。
由此，能够实现输出使半导体开关元件开启或关闭的驱动信号的栅极驱动电路。
此外，也可以是，还具备上述半导体开关元件；上述输出信号端子连接在上述半导体开关元件的栅极端子上；上述输出接地端子连接在上述半导体开关元件的源极端子上。
由此，实现具备能够高速开关的半导体开关元件的栅极驱动电路，通过将这样的栅极驱动电路集成到1芯片的半导体上，能够实现极小型的开关装置。
此外，上述半导体开关元件也可以是氮化物半导体。
由此，能够实现高输出、能够高速开关、并且不需要外部的半导体开关元件的非常小型的开关装置。
另外，本发明不仅能够作为栅极驱动电路实现，还能够作为非接触电力传送装置或电信号绝缘元件实现。进而，还能够作为具备半导体开关元件和栅极驱动电路的开关装置实现。
以下，参照附图对有关本发明的栅极驱动电路的实施方式进行说明。另外，以下说明的实施方式都是表示本发明的优选的一具体例的。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、信号波形等是一例，不是限定本发明的意思。本发明仅由权利要求书限定。由此，关于以下的实施方式的构成要素中的、在表示本发明的最上位概念的独立权利要求中没有记载的构成要素，作为不是为了达成本发明的课题而必定需要的、但构成更优选的形态的要素进行说明。
（实施方式1）
首先，对有关本发明的栅极驱动电路的实施方式1进行说明。
图1是本发明的实施方式1的、具有由电磁谐振耦合器形成的非接触信号传送机构的栅极驱动电路101的框图。
该栅极驱动电路101是根据被输入的2值的控制信号（以下，也称作“输入信号”）生成驱动半导体开关元件（这里，是由GaN构成的功率半导体开关元件161）的栅极端子的信号的电路，具备：（1）输入端子，被输入控制信号，由输入信号端子141和输入接地端子142的对(pair)构成；（2）输出端子，由输出信号端子151、和与输入接地端子142电绝缘的输出接地端子152的对构成；（3）电容器（第一电容器131、第二电容器132），连接在输出信号端子151与输出接地端子152之间；（4）调制部170，具有至少一个振荡电路（这里是第一振荡电路102、第二振荡电路103），通过用输入到输入端子中的控制信号将从振荡电路输出的振荡信号调制，生成表示控制信号中的第一逻辑值的定时的第一调制信号、和表示控制信号中的至少第二逻辑值的定时的第二调制信号；（5）第一电磁谐振耦合器107，由通过电磁场谐振而耦合的第一发送侧谐振器107a及第一接收侧谐振器107b构成，连接在调制部170上，以使第一调制信号被输入到第一发送侧谐振器107a中；（6）第二电磁谐振耦合器108，由通过电磁场谐振而耦合的第二发送侧谐振器108a及第二接收侧谐振器108b构成，连接在调制部170上，以使第二调制信号被输入到第二发送侧谐振器108a中；（7）第一整流电路171，具有连接在第一接收侧谐振器107b上的至少一个二极管（这里是第一正整流二极管121、第一负整流二极管122），通过将第一调制信号解调，生成第一解调信号，向输出端子输出；（8）第二整流电路172，具有连接在第二接收侧谐振器108b上的至少一个二极管（这里是第二正整流二极管123、第二负整流二极管124），通过将第二调制信号解调，生成第二解调信号，向输出端子输出；（9）下拉电阻135，连接在输出信号端子151与输出接地端子152之间。这里，输出信号端子151与功率半导体开关元件161的栅极端子连接，输出接地端子152与功率半导体开关元件161的源极端子连接。
另外，所谓正整流二极管，是将输入信号整流为电流从该栅极驱动电路101向功率半导体开关元件161流动的方向而连接的二极管。此外，所谓负整流二极管，是将输入信号整流为电流从功率半导体开关元件16向栅极驱动电路101流动的方向而连接的二极管。
在本实施方式中，调制部170还具有连接在输入信号端子141上的第一混合电路104及第二混合电路105。第一混合电路104通过用输入到输入端子中的控制信号将从第一振荡电路102输出的振荡信号调制而生成第一调制信号。另一方面，第二混合电路105通过用输入到输入端子中的控制信号将从第二振荡电路103输出的振荡信号调制而生成第二调制信号。
从该栅极驱动电路101的输出端子，对应于输入的控制信号的逻辑值（第一逻辑值；开启状态（这里是High(高)）、以及第二逻辑值；关闭状态（这里是Low(低)）），输出使功率半导体开关元件161开启的开启信号和关闭的关闭信号。这里，开启信号为，输出信号端子151的电位比输出接地端子152的电位高，另一方面，关闭信号为，输出信号端子151的电位比输出接地端子152的电位低。并且，在即将从输出端子输出开启信号之前，输出信号端子151与输出接地端子152之间的电压为零。
另外，该栅极驱动电路101既可以作为1芯片的集成电路实现，也可以与功率半导体开关元件161一起作为1芯片的集成电路实现。
以下，说明该栅极驱动电路101的详细的结构。
实施方式1的栅极驱动电路101具备第一振荡电路102、第二振荡电路103、第一混合电路104、第二混合电路105、反转电路106、第一电磁谐振耦合器107、第二电磁谐振耦合器108、第一整流电路171、第二整流电路172、第一电容器131、第二电容器132和下拉电阻135。第一整流电路171由第一正整流二极管121和第一负整流二极管122构成。第二整流电路172由第二正整流二极管123和第二负整流二极管124构成。在实施方式1的栅极驱动电路101中，以输入接地端子142为基准，从输入信号端子141输入PWM（Pulse Width Modulation：脉宽调制）等的控制信号（以下，也称作“输入信号”），在输出端子上连接着功率半导体开关元件161。图中的输出信号端子151和输出接地端子152构成输出端子。输出信号端子151连接在功率半导体开关元件161的栅极端子上。输出接地端子152连接在功率半导体开关元件161的源极端子上。
该栅极驱动电路101是根据输入信号而在功率半导体开关元件161的栅极中产生电压、控制功率半导体开关元件161的开启关闭的具有信号绝缘功能的信号传送电路。
栅极驱动电路101的输入信号端子141连接在第一混合电路104上，并经由反转电路106连接在第二混合电路105上。这里，所谓混合电路，是将具有输入的两个信号的频率的和或差的频率的信号输出的运算电路，有双平衡混频器(double balance mixer)、单端二极管混频器(single end diodemixer)、双平衡二极管混频器(double balanced diode mixer)、吉尔伯特单元混频器(Gilbert cell mixer)、其他有源混频器(active mixer)等。这里，混频器也可以是差动混频器。例如，也可以将第一混合电路104和第二混合电路105用一个差动输入－差动输出型的差动混频器替换。反转电路106也称作逆变器(inverter)（NOT）电路，具有将输入信号的极性（或逻辑值）反转的功能。
第一振荡电路102的输出连接在第一混合电路104的输入上。第二振荡电路103的输出连接在第二混合电路105的输入上。这里，所谓振荡电路，是生成并输出某个特定的频率的持续的交流信号（即，振荡信号）的电路。
另外，第一振荡电路102及第二振荡电路103是单端输出形式的振荡电路，但也可以是差动输出形式的振荡电路。即，也可以是输出差动的第一振荡信号及第二振荡信号的振荡电路。如果是差动输出形式的振荡电路，则由于在输出的两个振荡信号中相位不同（反转），所以传送两个振荡信号的两个路径中的信号的干涉较少。因此，从混合电路能够得到良好的输出波形。
这里，第一振荡电路102及第二振荡电路103的振荡频率是比输入信号的频率高的频率。例如，作为输入信号的PWM信号的载波频率经常使用10kHz左右，脉冲波形是1MHz左右。另一方面，第一振荡电路102的振荡频率和第二振荡电路103的振荡频率为5.8GHz。另外，第一振荡电路102的振荡频率和第二振荡电路103的振荡频率也可以是不同的频率。使用不同的振荡频率能够使信号的干扰变少。因此，能够从混合电路得到良好的输出波形。此时，第一振荡电路102及第二振荡电路103的振荡频率也可以是5.8GHz以外，但为了将输入信号充分地调制，振荡频率优选的是作为高频的100MHz以上。
将第一振荡电路102的振荡频率设计为，使其适合于第一电磁谐振耦合器107的传送频率（动作频率或谐振频率），同样，将第二振荡电路103的振荡频率设计为，使其与第二电磁谐振耦合器108的传送频率一致。
第一混合电路104的输出与第一发送侧谐振器107a连接，第二混合电路105的输出与第二发送侧谐振器108a连接。第一电磁谐振耦合器107及第二电磁谐振耦合器108是图15所示那样的开口环型电磁谐振耦合器，设计为，能够从电磁谐振耦合器的发送侧谐振器向接收侧谐振器非接触地传送5.8GHz的频率的信号。通过使用这样的开口环型电磁谐振耦合器，能够使电磁谐振耦合器变得非常小，还能够进行向半导体芯片的集成化。另外，第一电磁谐振耦合器107及第二电磁谐振耦合器108做成了图15那样的开口环型电磁谐振耦合器，但也可以是其他形状（闭合环型、螺旋型等）的电磁谐振耦合器。
第一接收侧谐振器107b连接在由两个二极管构成的第一整流电路171上。第一正整流二极管121的阳极与第一接收侧谐振器107b连接，其阴极与栅极驱动电路101的输出信号端子151连接。第一负整流二极管122的阴极与第一接收侧谐振器107b连接，其阳极与栅极驱动电路101的输出接地端子152连接。
另一方面，第二接收侧谐振器108b连接在由两个二极管构成的第二整流电路172上。第二正整流二极管123的阳极与第二接收侧谐振器108b连接，其阴极与栅极驱动电路101的输出接地端子152连接。第二负整流二极管124的阴极与第二接收侧谐振器108b连接，其阳极与栅极驱动电路101的输出信号端子151连接。
另外，在本实施方式1中，第一负整流二极管122和第二正整流二极管123也可以不一定设置。
进而，在输出信号端子151与输出接地端子152之间并联连接着第一电容器131、第二电容器132及下拉电阻135。另外，第一电容器131和第二电容器132是各自独立的电容器，但也可以是集中为1个的1个电容器。
下拉电阻135起到即使在栅极驱动电路101的输出端子上连接着各种各样的负载（时刻变化的负载）的情况下也使整流电路（第一整流电路171、第二整流电路172）的输出侧的阻抗稳定的作用。由此，在输出端子中能够得到良好的输出信号。但是，即使没有下拉电阻135，栅极驱动电路101也动作。
此外，作为第一电磁谐振耦合器107及第二电磁谐振耦合器108具有的电感和电容（LC成分），也可以不是如本实施方式那样用独立的元件（第一电磁谐振耦合器107及第二电磁谐振耦合器108）实现，而用第一振荡电路102或第二振荡电路103具有的电感和电容（LC成分）代用。
此外，第一接收侧谐振器107b的接地也可以连接在输出接地端子152上。同样，第二接收侧谐振器108b的接地也可以连接在输出接地端子152上。
进而，在第一振荡电路102与第一混合电路104之间、或第二振荡电路103与第二混合电路105之间，也可以连接将信号的直流成分切断的实现电容耦合的耦合电容器。同样，在第一混合电路104与第一电磁谐振耦合器107之间、或第二混合电路105与第二电磁谐振耦合器108之间，也可以连接将信号的直流成分切断的实现电容耦合的耦合电容器。此外，在第一电磁谐振耦合器107与第一整流电路171之间、第二电磁谐振耦合器108与第二整流电路172之间，也可以连接将信号的直流成分切断的实现电容耦合的耦合电容器。
接着，对如以上那样构成的本实施方式1的栅极驱动电路101的动作，使用图1所示的信号波形进行说明。
在图1中，表示输入信号的波形、A点处的第一调制信号的波形、B点处的第二调制信号的波形、没有经过第二电磁谐振耦合器108的信号的情况下的C点处的第一解调信号的波形、没有穿过第一电磁谐振耦合器107的信号的情况下的D点处的第二解调信号的波形、以及输出信号端子151－输出接地端子152间的输出信号的波形。各波形是相对于经过时间的电压波形。输出波形是以输出接地端子152为基准电压、使输出信号端子151为正的电压波形。
如果对栅极驱动电路101的输入信号端子141输入PWM信号等的输入信号，则输入信号被输入到第一混合电路104中，并经由反转电路106被输入到第二混合电路105中。如果输入信号被输入到第一混合电路104中，则在第一混合电路104中将输入信号与来自第一振荡电路102的振荡信号混合。即，如果被输入输入信号，则将具有第一振荡电路102的振荡频率的信号作为调制信号从第一混合电路104输出。将第一混合电路104的输出（A点处的第一调制信号）的波形记载在图1内。与此同时，输入信号经由反转电路106被输入到第二混合电路105中，同样，从第二混合电路105输出（作为B点处的第二调制信号输出）将输入信号调制为具有第二振荡电路103的振荡频率的振荡信号后的调制信号。此时，由于输入信号穿过反转电路106，所以在第二混合电路105中被输入的是输入信号反转后的波形的信号。由此，从第一混合电路104输出的第一调制信号的波形与从第二混合电路105输出的第二调制信号的波形为互相反转（相位相差180度）的关系。根据图1内的A点处的第一调制信号的波形与B点处的第二调制信号的波形的关系可知，当从第一混合电路104输出第一调制信号时，不输出来自第二混合电路105的第二调制信号。另外，也可以使第二混合电路105具有将波形反转的功能，在此情况下，反转电路106不需要。此外，第一混合电路104及第二混合电路105作为对于分别来自第一振荡电路102及第二振荡电路103的输出的控制开关电路发挥功能，第一混合电路104及第二混合电路105也可以由开关电路实现。
接着，从第一混合电路104输出的第一调制信号被向第一电磁谐振耦合器107输入。这样，输入到输入端子中的输入信号被变换为5.8GHz的较高的频率的调制信号（第一调制信号），所以经由以较高的动作频率动作的第一电磁谐振耦合器107非接触地传播信号。由此，以通过电磁谐振耦合的较高的传送效率，向第一接收侧谐振器107b输出第一调制信号。这样，在本实施方式1中，使用电磁谐振耦合器，通过发送侧谐振器和接收侧谐振器较强地耦合，所以向外部的放射噪声非常少，此外，反之也不易受到噪声的影响。因此，能够得到良好的输出波形。
从第一电磁谐振耦合器107输出的第一调制信号被输入到第一整流电路171中，由在其后接着连接的第一电容器131将5.8GHz的较高的频率的信号整流。在该过程中，第一调制信号被进行包络线检波，所以高频成分被去除，被解调为原来的输入信号（低频的波形）。将由第一整流电路171整流后的C点处的第一解调信号的波形表示在图1内。此时，第一正整流二极管121的阴极连接在输出信号端子151上，第一负整流二极管122的阳极连接在输出接地端子152上。由此，当输入信号为开启状态时（即，输入信号为第一逻辑值、这里是High时），产生相对于输出接地端子152处的电压、输出信号端子151处的电压为正的电压。
这样，栅极驱动电路101的输入和输出由于经由第一电磁谐振耦合器107，所以是被绝缘的状态，能够使输出接地端子152处的电压浮动，在此情况下也能够对输出信号端子151与输出接地端子152之间供给电压。但是，假如在仅由传送输入信号的开启状态的电路（第一路径）构成栅极驱动电路的情况下，虽然能够对连接在栅极驱动电路的输出端子上的功率半导体开关元件161供给栅极电压，但当输入信号成为关闭时（输入信号成为第二逻辑值、这里是Low时），不能将该供给的栅极电流抽取。因此，在本实施方式1中，设置由第二振荡电路103、第二混合电路105、第二电磁谐振耦合器108、第二整流电路172构成的第二路径，由此，当输入信号为关闭状态时，供给使输出信号端子151与输出接地端子152之间的电压为负的电力。
从第二混合电路105输出的第二调制信号被经由第二电磁谐振耦合器108非接触地向第二整流电路172传送。从第二电磁谐振耦合器108输出的第二调制信号被第二整流电路172、和在其后接着连接的第二电容器132将5.8GHz的较高的频率的信号整流。在该过程中，第二调制信号被进行包络线检波，所以高频成分被去除，被解调为原来的输入信号（低频的波形）。
将由第二整流电路172整流后的D点处的第二解调信号的波形表示在图1内。这里，与第一整流电路171相反，第二正整流二极管123的阴极连接在输出接地端子152上，第二负整流二极管124的阳极连接在输出信号端子151上。由此，当输入信号为关闭状态时，在输出接地端子152中，产生相对于输出信号端子151中的电压为正的电压。即，当输入信号为关闭状态时，在连接在输出端子上的功率半导体开关元件161的栅极端子上被施加负的电压。因此，当输入信号从开启成为关闭时，能够将充电在功率半导体开关元件161的栅极中的电荷抽取，能够实现非常短的断开(turn-off)时间的开关动作。
另外，本实施方式1的栅极驱动电路101的第一整流电路171在图1中由第一正整流二极管121和第一负整流二极管122构成，但也可以是图2A～图2F那样的结构。有关这些变形例的整流电路也可以作为以后所述的其他实施方式的整流电路应用。
图2A所示的整流电路是全波整流电路。第一接收侧谐振器107b的输出连接在第一正整流二极管121的阳极及第一负整流二极管122的阴极上。第一正整流二极管121的阴极连接在输出信号端子151上，第一负整流二极管122的阳极连接在输出接地端子152上。此外，第一接收侧谐振器107b的接地109连接在第三正整流二极管125的阳极及第三负整流二极管126的阴极上。第三正整流二极管125的阴极连接在输出信号端子151上，第三负整流二极管126的阳极连接在输出接地端子152上。通过做成这样的结构，能够使整流效率提高。
图2B所示的整流电路具备在图2A的整流电路中去除了第一负整流二极管122及第三正整流二极管125后的结构。即，该整流电路由第一正整流二极管121和第三负整流二极管126构成。另外，也可以与该结构相反，如图2D所示，是在图2A的整流电路中去除了第一正整流二极管121和第三负整流二极管126后的结构。
图2C所示的整流电路具备在图2A的整流电路中将第一负整流二极管122和第三负整流二极管126去除、并且使第三正整流二极管125的两端短路的结构。另外，也可以与该结构相反，如图2E所示，为在图2A的第一整流电路中将第一负整流二极管122和第三正整流二极管125去除、并且将第三负整流二极管126短路的结构。
图2F所示的整流电路中，第一接收侧谐振器107b的输出连接在第三电容器180的一端上。第三电容器180的另一端与第一负整流二极管122的阴极及第一电感181的一端连接。第一电感181具有与从第一接收侧谐振器107b输出的第一调制信号具有的波长的1/4的长度对应的电感。该第一电感181的另一端与输出信号端子151及第一电容器131的一端连接。第一接收侧谐振器107b的接地109连接在第一负整流二极管122的阳极、第一电容器131的另一端及输出接地端子152上。如果是这样的结构，也能够使整流效率提高。
另外，图2A～图2F所示的整流电路也可以不仅是代替第一整流电路171的电路、还是代替第二整流电路172的电路。进而，第一整流电路171及第二整流电路172也可以不是一定具备相同的电路结构。
如以上这样，本实施方式1的栅极驱动电路101不仅是包括将输入信号的开启状态非接触地传送的第一电磁谐振耦合器107的第一系统的电路，还具备包括将输入信号的关闭状态非接触地传送的第二电磁谐振耦合器108的第二系统的电路，所以能够输出不仅是上升时间、下降时间也较短的驱动信号。由此，能够实现在非接触传送部中使用电磁谐振耦合器的栅极驱动电路，即不需要外部绝缘电源（低耗电）且小型的信号绝缘型的栅极驱动电路。
接着，使用图3、图4对在本实施方式1的栅极驱动电路101中减少了零件件数的、实施方式1的变形例的栅极驱动电路301的结构及功能进行说明。
图3的栅极驱动电路301通过将实施方式1的栅极驱动电路101的第一振荡电路102和第二振荡电路103合在一起，作为振荡电路而仅具备第一振荡电路302。即，该栅极驱动电路301是根据输入的2值的控制信号生成驱动功率半导体开关元件361的栅极端子的信号的电路，具备输入端子（输入信号端子341、输入接地端子342）、反转电路306、调制部370（第一振荡电路302、第一混合电路304、第二混合电路305）、第一电磁谐振耦合器307（第一发送侧谐振器307a、第一接收侧谐振器307b）、第二电磁谐振耦合器308（第二发送侧谐振器308a、第二接收侧谐振器308b）、第一整流电路371（第一正整流二极管321、第一负整流二极管322）、第二整流电路372（第二正整流二极管323、第二负整流二极管324）、电容器（第一电容器331、第二电容器332）、下拉电阻335及输出端子（输出信号端子351、输出接地端子352）。
另外，关于与实施方式1相同名称的构成要素，具有相同的功能。在以后的说明中也同样。由此，省略关于相同名称的构成要素的说明。
通过这样的结构，图3的栅极驱动电路301进行与上述实施方式1的栅极驱动电路101相同的动作，但能够减少电路的零件件数。根据该结构，由于在两个系统的电路中使用共用的振荡频率，所以能够将其他构成零件用相同的电路设计，栅极驱动电路301的制作变得容易。进而，通过将第一振荡电路302做成差动输出型的振荡电路、用差动输出的一个振荡信号生成第一调制信号、用差动输出的另一个振荡信号生成第二调制信号，在穿过第一电磁谐振耦合器307的路径和穿过第二电磁谐振耦合器308的路径的两个路径间干涉较少，能够实现良好的动作。
进而，通过做成图4那样的结构，能够减少栅极驱动电路的零件件数。在图4的栅极驱动电路401中，做成了在实施方式1的栅极驱动电路101中将第二振荡电路103、第一混合电路104、第二混合电路105和反转电路106去除、使用路径切换电路411的构造。即，该栅极驱动电路401是根据输入的2值的控制信号生成驱动功率半导体开关元件461的栅极端子的信号的电路，具备输入端子（输入信号端子441、输入接地端子442）、调制部470（第一振荡电路402、路径切换电路411）、第一电磁谐振耦合器407（第一发送侧谐振器407a、第一接收侧谐振器407b）、第二电磁谐振耦合器408（第二发送侧谐振器408a、第二接收侧谐振器408b）、第一整流电路471（第一正整流二极管421、第一负整流二极管422）、第二整流电路472（第二正整流二极管423、第二负整流二极管424）、电容器（第一电容器431、第二电容器432）、下拉电阻435及输出端子（输出信号端子451、输出接地端子452）。
第一振荡电路402的输出连接在路径切换电路411的输入上。路径切换电路411具有两个输出路径，分别连接在第一电磁谐振耦合器407和第二电磁谐振耦合器408上。输入到栅极驱动电路401的输入信号端子441中的PWM等的输入信号被向路径切换电路411的控制端子输入。这里，路径切换电路411是通过对路径切换电路411的控制端子输入信号来切换配线的路径的电路，是也称作SPDT（Single Pole Double Throw：单刀双掷）开关的电路。即，路径切换电路411基于输入到输入信号端子441中的输入信号，将从第一振荡电路402输出的振荡信号分配给两个输出路径的某个。这样的路径切换电路411是高频信号用的切换电路，例如可以通过使配线的电容或电感变化、以特定的频率打开的电路、或RF－MEMS等实现。
这里，在路径切换电路411的控制端子中输入了输入信号的（开启状态的）情况下，来自第一振荡电路402的振荡信号被向第一电磁谐振耦合器407输出，但不向第二电磁谐振耦合器408输出。此外，在路径切换电路411的控制端子中没有被输入输入信号的（关闭状态的）情况下，相反来自第一振荡电路402的振荡信号没有被向第一电磁谐振耦合器407输出而被向第二电磁谐振耦合器408输出。通过做成这样的结构，该变形例的栅极驱动电路401即使没有混合电路或两个振荡电路，也能够进行与实施方式1的栅极驱动电路101相同的动作。
进而，作为削减了零件件数的栅极驱动电路，可以做成图5的结构的栅极驱动电路501。在图5的栅极驱动电路501中，做成了在图1的实施方式1的栅极驱动电路101中没有第二混合电路105的结构。即，该栅极驱动电路501是根据输入的2值的控制信号生成驱动功率半导体开关元件561的栅极端子的信号的电路，具备输入端子（输入信号端子541、输入接地端子542）、调制部570（第一振荡电路502、第二振荡电路503、第一混合电路504）、第一电磁谐振耦合器507（第一发送侧谐振器507a、第一接收侧谐振器507b）、第二电磁谐振耦合器508（第二发送侧谐振器508a、第二接收侧谐振器508b）、第一整流电路571（第一正整流二极管521、第一负整流二极管522）、第二整流电路572（第二正整流二极管523、第二负整流二极管524）、电容器（第一电容器531、第二电容器532）、下拉电阻535及输出端子（输出信号端子551、输出接地端子552）。
在这样的栅极驱动电路501中，输入到栅极驱动电路501的输入信号端子541中的输入信号被仅向第一混合电路504输入。第二振荡电路503直接连接在第二电磁谐振耦合器508上。即，如图5内的B点处的调制信号的波形那样，从第二振荡电路503输出的振荡信号不被调制而直接被输入到第二电磁谐振耦合器508中。因此，通过穿过了第二电磁谐振耦合器508的信号，总是对输出信号端子551与输出接地端子552之间供给负的电压。由此，对输出端子总是供给负的输出电压，所以与穿过第一电磁谐振耦合器507而产生的电压组合（即叠加），产生图5内的输出信号的波形那样的输出波形。由此，当栅极驱动电路501的输出从开启状态成为关闭状态时，能够使功率半导体开关元件561的栅极端子的电压成为负。即，能够使栅极驱动电路501的输出信号的下降时间变短。另外，也可以将第二振荡电路503省去，将来自第一振荡电路502的振荡信号向第二电磁谐振耦合器508输入。
另外，在本实施方式1的栅极驱动电路101的动作中，通过图1中的输入信号的波形、A点处的第一调制信号的波形、B点处的第二调制信号的波形、C点处的第一解调信号的波形、D点处的第二解调信号的波形、输出端子中的输出信号的波形，表示各路径及各点处的波形的关系（定时）。并且，在实施方式1的栅极驱动电路101中，假设在两个路径（传送输入信号的开启状态的第一路径和传送关闭状态的第二路径）中信号是反转的关系（即，开启与关闭的关系，或者High与Low的关系），但也可以如其他波形关系那样在1周期的期间中使输出波形变化。例如可以设为图6那样的波形关系。在图6中，在A点处的第一调制信号刚从开启成为关闭之后，B点处的第二调制信号成为开启，然后，立即（或者一定时间经过后）B点处的调制信号成为关闭。即，B点处的调制信号在成为开启后，在A点的调制信号从关闭成为开启之前回到关闭。如果是这样的波形的关系也可以没有问题地动作，其理由如下。
即，已经说明了，当使来自实施方式1的栅极驱动电路101的输出从开启成为关闭时，通过使输出接地端子中的电压相对于输出信号端子中的电压为正的电压，能够改善下降时间。为了改善下降时间，只要仅在输出从开启状态成为关闭状态的较短的时间中设为负电压就可以，所以通过设为图6那样的A点和B点处的调制信号的波形的定时，能够改善栅极驱动电路的输出的下降时间。通过做成这样的结构，而且由于在栅极驱动电路的输出即将从关闭状态成为开启状态之前没有被施加负的电压，所以也能够改善上升时间。
（实施方式2）
接着，对有关本发明的栅极驱动电路的实施方式2进行说明。
在实施方式1的栅极驱动电路101中，使用第一混合电路104和第二混合电路105分别调制来自第一振荡电路102的第一振荡信号及来自第二振荡电路103的振荡信号，生成第一调制信号及第二调制信号。此时，说明了第一混合电路104和第二混合电路105作为开关电路发挥功能。所以，在实施方式2中，使用图7的框图，对代替混合电路而用开关电路构成的情况下的栅极驱动电路701进行说明。
在实施方式2的栅极驱动电路701中，代替在实施方式1的栅极驱动电路101中使用的第一混合电路104和第二混合电路105，用第一开关电路704和第二开关电路705构成。此外，在实施方式2的栅极驱动电路701中，具备放大电路725，进而，不使用第二振荡电路103而仅使用第一振荡电路702。另外，开关电路由于能够基于输入的控制信号使输入的输入信号变化，所以也可以说是混合电路的一例。
即，该栅极驱动电路701是根据输入的2值的控制信号生成驱动功率半导体开关元件761的栅极端子的信号的电路，具备输入端子（输入信号端子741、输入接地端子742）、调制部770（第一振荡电路702、第一开关电路704、第二开关电路705）、放大电路725、第一电磁谐振耦合器707（第一发送侧谐振器707a、第一接收侧谐振器707b）、第二电磁谐振耦合器708（第二发送侧谐振器708a、第二接收侧谐振器708b）、第一整流电路771（第一正整流二极管721、第一负整流二极管722）、第二整流电路772（第二正整流二极管723、第二负整流二极管724）、电容器（第一电容器731、第二电容器732）、下拉电阻735及输出端子（输出信号端子751、输出接地端子752）。
这里，第一开关电路704更具体地讲，是具有连接在输入信号端子741上的栅极端子、连接在第一振荡电路702上的漏极端子和连接在输入接地端子742上的源极端子、将漏极端子的信号作为第一调制信号输出的晶体管。此外，第二开关电路705更具体地讲，是具有连接在输入信号端子741上的栅极端子、连接在第一振荡电路702上的漏极端子、源极端子、将源极端子的信号作为第二调制信号输出的晶体管。此外，放大电路725是将第一调制信号放大而向第一电磁谐振耦合器707输出的缓冲放大器。
更详细地讲，栅极驱动电路701的被输入输入信号的输入信号端子741连接在第一开关电路704和第二开关电路705的控制端子（栅极端子）上。在第一振荡电路702中设有两个输出路径，第一振荡电路702的输出的1个连接在第一开关电路704和放大电路725上，第一振荡电路702的另1个输出连接在第二开关电路705上。
如果具体地说明，则来自第一振荡电路702的一个输出连接在第一开关电路704的漏极端子和放大电路725的输入上。放大电路725的输出连接在第一电磁谐振耦合器707的输入（第一发送侧谐振器707a）上。第一开关电路704的源极端子连接在接地（输入接地端子742）上。
此外，来自第一振荡电路702的另一个输出连接在第二开关电路705的漏极端子上，第二开关电路705的源极端子连接在第二电磁谐振耦合器708的输入上。其他部分与实施方式1的栅极驱动电路101相同。
具备这样的结构的实施方式2的栅极驱动电路701进行与实施方式1的栅极驱动电路101同样的动作，但输出相对于输入信号反转后的输出信号。
如果向本实施方式2的栅极驱动电路701的输入信号端子741输入输入信号（如果成为开启状态（High）），则输入信号使第一开关电路704成为开启。此时，由于来自第一振荡电路702的输出经由第一开关电路704接地在接地上，所以从第一振荡电路702不再输出振荡信号。与此同时，通过将输入信号输入到第二开关电路705中，第二开关电路705成为开启，来自第一振荡电路702的输出经由第二开关电路705被向第二电磁谐振耦合器708输出。因此，输出信号端子751中的电压相对于输出接地端子752中的电压为负的电压那样的电压，从栅极驱动电路701被输出。
相反，当输入信号为关闭状态（Low）时，第二开关电路705成为关闭，来自第一振荡电路702的输出不向第二电磁谐振耦合器708供给。此时，由于第一开关电路704为关闭，所以来自第一振荡电路702的输出被向放大电路725输出，向输出信号端子751供给正的电压。
这样，根据本实施方式2的栅极驱动电路701，作为实施方式1的栅极驱动电路101具备的混合电路，实现使用晶体管等的开关电路的栅极驱动电路。
另外，在该实施方式2的栅极驱动电路701中使用放大电路725，但在已经叙述的实施方式1的栅极驱动电路101中，也与实施方式2的栅极驱动电路701同样，也可以放入将信号放大的放大电路725。此时，也可以是将该放大电路725的输出通过输入信号控制的结构。
这里，在图8中表示实现本实施方式2的具体的电路结构例。如图8所示，第一振荡电路702由连接在电源上的两个电感、一个电容器和一个晶体管构成。此外，放大电路725由连接在电源上的电感和一个晶体管构成。
另外，在图8中省略了级间的电容器、电阻及电感、以及对开关电路等的栅极端子、漏极端子及源极端子等附加的电阻及电容器等的图示。
图9是表示本实施方式的栅极驱动电路701的动作（实线的波形）的电路模拟结果。这里，为了比较，将仅具有一个电磁谐振耦合器的栅极驱动电路的动作结果（虚线的波形）也一起图示。另外，图9表示如图8那样将功率半导体开关元件761连接在栅极驱动电路701上、对向栅极驱动电路701的输入信号施加了脉冲电压的情况下的功率半导体开关元件761中的开关波形（功率半导体开关元件761的源极端子中的电压波形）。此外，在该模拟中，对功率半导体开关元件761的漏极端子施加了100V的直流电压。在图9中，表示当栅极驱动电路的输出为关闭状态时从栅极驱动电路输出负的输出电压的情况下的功率半导体开关元件761的开关波形（实线）、和没有从栅极驱动电路输出负的输出电压的情况下的功率半导体开关元件761的开关波形（虚线）。没有输出负的输出电压的情况，是指在栅极驱动电路701中没有第二系统的电路（第二开关电路705、第二电磁谐振耦合器708、第二正整流二极管723、第二负整流二极管724）的栅极驱动电路。在本模拟中，将下拉电阻设为10kΩ。由图9可知，在实施方式2的栅极驱动电路701（即，由图9的实线表示的波形）中，功率半导体开关元件761将直流电源以较短的断开时间良好地开关。另一方面，在不为负的输出电压的情况下（即，由虚线表示的波形），可知下降时间非常长，不能将直流电源电压降低到0V。
此外，在图10中表示与本实施方式2的栅极驱动电路701同样是作为混合电路而使用开关电路的栅极驱动电路、并且进行输出信号相对于输入信号不反转那样的动作的栅极驱动电路901。该栅极驱动电路901是根据输入的2值的控制信号生成驱动功率半导体开关元件961的栅极端子的信号的电路，具备输入端子（输入信号端子941、输入接地端子942）、调制部970（第一振荡电路902、第一开关电路904、第二开关电路905）、放大电路925、第一电磁谐振耦合器907（第一发送侧谐振器907a、第一接收侧谐振器907b）、第二电磁谐振耦合器908（第二发送侧谐振器908a、第二接收侧谐振器908b）、第一整流电路971（第一正整流二极管921、第一负整流二极管922）、第二整流电路972（第二正整流二极管923、第二负整流二极管924）、电容器（第一电容器931、第二电容器932）、下拉电阻935及输出端子（输出信号端子951、输出接地端子952）。
这里，第一开关电路904更具体地讲，是具有连接在输入信号端子941上的栅极端子、连接在第一振荡电路902上的漏极端子、源极端子、将源极端子中的信号作为第一调制信号输出的晶体管。此外，第二开关电路905更具体地讲是具有连接在输入信号端子941上的栅极端子、连接在第一振荡电路902上的漏极端子、和连接在输入接地端子942上的源极端子、将漏极端子中的信号作为第二调制信号输出的晶体管。
在图10的结构中，栅极驱动电路901的被输入输入信号的输入信号端子941连接在第一开关电路904和第二开关电路905的控制端子（栅极端子）上。在第一振荡电路902中设有两个输出路径，第一振荡电路902的输出的1个连接在第一开关电路904上，第一振荡电路902的另1个输出连接在第二开关电路905和第二电磁谐振耦合器908上。
即，来自第一振荡电路902的一个输出连接在第一开关电路904的漏极端子上。第一开关电路904的源极端子连接在放大电路925的输入上。放大电路925的输出连接在第一发送侧谐振器907a上。
此外，来自第一振荡电路902的另一个输出连接在第二开关电路905的漏极端子和第二电磁谐振耦合器908的输入（第二发送侧谐振器908a）上。第二开关电路905的源极端子连接在接地（输入接地端子942）上。其他部分与实施方式2的栅极驱动电路701相同。
通过做成这样的结构，通过作为混合电路而使用开关元件，能够实现进行与实施方式1的栅极驱动电路101同样的动作的栅极驱动电路901。
（实施方式3）
接着，对有关本发明的栅极驱动电路的实施方式3进行说明。
使用图11对实施方式3的栅极驱动电路1101进行说明。实施方式3的栅极驱动电路1101在实施方式1的栅极驱动电路101中代替反转电路106及第二混合电路105而使用第二开关电路1105，代替第二整流电路172而具备由第二正整流二极管1123、第三开关电路（第三晶体管）1124及第二电容器1132构成的电路。
即，该栅极驱动电路1101是根据输入的2值的控制信号生成驱动功率半导体开关元件1161的栅极端子的信号的电路，具备输入端子（输入信号端子1141、输入接地端子1142）、调制部1170（第一振荡电路1102、第一混合电路1104、第二开关电路1105）、第一电磁谐振耦合器1107（第一发送侧谐振器1107a、第一接收侧谐振器1107b）、第二电磁谐振耦合器1108（第二发送侧谐振器1108a、第二接收侧谐振器1108b）、第一整流电路1171（第一正整流二极管1121、第一负整流二极管1122）、第二整流电路1172（第二正整流二极管1123、第二电容器1132、第三开关电路1124）、电容器（第一电容器1131）、下拉电阻1135及输出端子（输出信号端子1151、输出接地端子1152）。
本实施方式3的栅极驱动电路1101的被输入输入信号的输入信号端子1141连接在第一混合电路1104和第二开关电路1105的控制端子（栅极端子）上。第二振荡电路1103连接在第二发送侧谐振器1108a上。此外，第二振荡电路1103连接在第二开关电路1105的漏极端子上。第二开关电路1105的源极端子接地在接地上。第二接收侧谐振器1108b与第二正整流二极管1123的阳极端子连接。进而，第二正整流二极管1123的阴极端子与第三开关电路1124的控制端子（栅极端子）连接。第三开关电路1124的漏极经由下拉电阻1135连接在输出信号端子1151上。第三开关电路1124的源极端子连接在输出接地端子1152上。此时，下拉电阻1135可以非常小，可以是1Ω以下。
对本实施方式3的栅极驱动电路1101的动作进行说明。这里，在图11内，表示输入信号的波形、A点处的第一调制信号的波形、B点处的第二调制信号的波形、C点处的第一解调信号的波形、E点处的第二解调信号波形及输出信号端子1151－输出接地端子1152间的输出信号的波形。各波形是相对于经过时间的电压波形。输出波形是以输出接地端子1152为基准电压、使输出信号端子1151为正的电压波形。
关于经由第一电磁谐振耦合器1107的路径（第一路径的电路）的动作，与实施方式1是同样的，所以省略。
如果对本实施方式3的栅极驱动电路1101的输入信号端子1141输入输入信号，则输入信号被向第一混合电路1104输入，同时被向第二开关电路1105的栅极端子输入。该第二开关电路1105连接在第二振荡电路1103的输出上。如果对第二开关电路1105的栅极端子施加电压，则将第二振荡电路1103的输出短路到接地。因此，来自第二振荡电路1103的振荡信号被遮断。即，如果输入信号（开启状态（High））被输入到第二开关电路1105的栅极端子中，则第二振荡电路1103的输出停止，所以B点处的第二调制信号的波形成为将A点处的第一调制信号的波形反转后的形状。由第二开关电路1105调制后的第二调制信号被向第二电磁谐振耦合器1108输入，非接触地向第二接收侧谐振器108b传送。从第二接收侧谐振器108b输出的第二调制信号被第二正整流二极管1123整流，解调为第二解调信号。由第二正整流二极管1123解调后的第二解调信号被向第三开关电路1124的栅极端子供给，控制第三开关电路1124的开启关闭。
当被输入输入信号（开启状态（High））、栅极驱动电路1101的输出为开启状态时，第三开关电路1124为关闭，输出信号端子1151与输出接地端子1152之间（即，下拉电阻1135与第三开关电路1124的串联连接）形成的电阻是无限大。由此，经由第一电磁谐振耦合器1107送来的电力被高效率地向功率半导体开关元件1161的栅极端子供给，上升时间也非常短。此时，由于电力效率较好，所以即使第一振荡电路1102的输出较小也可以，能够使栅极驱动电路1101的耗电变小。
另一方面，当没有输入输入信号（即，输入信号为关闭状态（Low）时），即栅极驱动电路1101的输出为关闭状态时，第三开关电路1124成为开启，将输出信号端子1151与输出接地端子1152短路。在该过程中，充电在第一电容器1131及功率半导体开关元件1161的栅极中的电荷经由该下拉电阻1135被放电。因此，能够使栅极驱动电路1101的下降时间变短。
此外，当栅极驱动电路1101的输出从关闭状态成为开启状态时，第三开关电路1124从开启成为关闭。此时，虽然没有将充电在第三开关电路1124的栅极中的电荷高速地抽取的机构，但充电在该第三开关电路1124的栅极中的电荷为使功率半导体开关元件1161成为开启的电荷，有能够高速地使功率半导体开关元件1161成为开启的良好的派生效果。通过做成这样的结构，仅当栅极驱动电路1101的输出为关闭状态时，通过下拉电阻1135，输出信号端子1151与输出接地端子1152之间的电阻变得非常小，当输出为开启状态时，其之间的电阻成为无限大，所以能够使上升非常快。
这里，本实施方式3的栅极驱动电路1101具备第一振荡电路1002和第二振荡电路1103。但是，也可以使第一振荡电路1102和第二振荡电路1103共用而做成1个振荡电路。即，也可以将第二振荡电路1103去除，将第一振荡电路1102的输出连接在第二开关电路1105的漏极端子和第二发送侧谐振器1108a上。
（补充说明）
接着，对与本发明关联的栅极驱动电路补充说明。
使用图12，对能够使用基于1个电磁谐振耦合器的非接触电力传送技术实现良好的下降时间的栅极驱动电路进行说明。
图12是有关本补充说明的栅极驱动电路1001的框图。该栅极驱动电路1001由输入端子（输入信号端子1041、输入接地端子1042）、第一调制部1070（第一振荡电路1002、第一混合电路1004）、第一电磁谐振耦合器1007（第一发送侧谐振器1007a、第一接收侧谐振器1007b）、第一整流电路1071（第一正整流二极管1021、第一负整流二极管1022）、第一电容器1031、下拉电阻1035及输出端子（输出信号端子1051、输出接地端子1052）构成。该栅极驱动电路1001仅具备实施方式1的栅极驱动电路101的两个系统的电路中的第一系统的电路（将输入信号的开启状态传送的电路）。
即，该栅极驱动电路1001是根据输入的2值的控制信号生成驱动半导体开关元件（这里，是由GaN构成的功率半导体开关元件1061）的栅极端子的信号的电路，具备：（1）输入端子，被输入控制信号，由输入信号端子1041和输入接地端子1042的对构成；（2）输出端子，由输出信号端子1051、和与输入接地端子1042电绝缘的输出接地端子1052的对构成；（3）电容器（第一电容器1031），连接在输出信号端子1051与输出接地端子1052之间；（4）调制部1070，具有至少一个振荡电路（这里是第一振荡电路1002），通过用输入到输入端子中的控制信号将从振荡电路输出的振荡信号调制，生成表示控制信号中的第一逻辑值的定时的第一调制信号；（5）第一电磁谐振耦合器1007，由通过电磁场谐振而耦合的第一发送侧谐振器1007a及第一接收侧谐振器1007b构成，连接在调制部1070上，以将第一调制信号向第一发送侧谐振器1007a输入；（6）第一整流电路1071，具有连接在第一接收侧谐振器1007b上的至少一个二极管（这里是第一正整流二极管1021、第一负整流二极管1022），通过将第一调制信号解调而生成第一解调信号，向输出端子输出；（7）下拉电阻1035，连接在输出信号端子1051与输出接地端子1052之间。
对于该栅极驱动电路1001的输入信号端子输入PWM等的栅极控制信号。在该栅极驱动电路1001的输出端子上连接着功率半导体开关元件1061。图12中的输出信号端子1051和输出接地端子1052构成输出端子。输出信号端子1051连接在功率半导体开关元件1061的栅极端子上，输出接地端子1052连接在功率半导体开关元件1061的源极端子上。该栅极驱动电路1001根据输入信号而在功率半导体开关元件1061的栅极中产生电压，控制功率半导体开关元件1061的开启关闭。
该栅极驱动电路1001的输入信号端子连接在第一混合电路1004的输入上。第一振荡电路1002连接在第一混合电路1004的输入上。第一混合电路1004的输出连接在第一电磁谐振耦合器1007的输入上。第一电磁谐振耦合器1007的输出连接在第一正整流二极管1021的阳极及第一负整流二极管1022的阴极上。第一正整流二极管1021的阴极连接在输出信号端子1051上。第一负整流二极管1022的阳极连接在输出接地端子1052上。此外，在输出信号端子1051与输出接地端子1052之间连接着第一电容器1031及下拉电阻1035。
如果对该栅极驱动电路1001输入输入信号，则在第一混合电路1004中将输入信号与来自第一振荡电路1002的振荡信号混合，向第一混合电路1004的输出（A点）输出第一调制信号。该第一调制信号由于是由第一振荡电路1002振荡的较高频率的信号，所以穿过第一电磁谐振耦合器1007，被非接触地向第一接收侧谐振器1007b输出。被非接触地传送的第一调制信号被第一正整流二极管1021及第一负整流二极管1022整流及解调，作为使输出信号端子1051为正的电压输出。由此，栅极驱动电路1001输出与输入信号相同的波形，控制功率半导体开关元件1061的开启及关闭。该栅极驱动电路1001在输入输出被绝缘的状态下产生栅极电力。
这里，假如在没有下拉电阻1035的情况下，当栅极驱动电路1001的输出为关闭状态时，功率半导体开关元件1061的栅极电阻非常高，充电在第一电容器1031或功率半导体开关元件1061中的电荷不易被放电，所以栅极驱动电路1001的输出信号的下降时间较长。
但是，在本栅极驱动电路1001中，当输入的输入信号为关闭状态时，即当栅极驱动电路1001的输出为关闭状态时，由于输出信号端子1051与输出接地端子1052通过下拉电阻1035连接，所以充电在第一电容器1031或连接的功率半导体开关元件1061的栅极中的电荷经由下拉电阻1035被放电。由此，能够实现使用具有下降时间较短的特性的电磁谐振耦合器的栅极驱动电路1001。
另外，下拉电阻1035优选的是连接的功率半导体开关元件1061的开启时的栅极电阻左右。作为具体的值，是50Ω到1000Ω左右。此时，如果下拉电阻1035过小，则由下拉电阻1035消耗电力，所以如果不经由第一电磁谐振耦合器1007供给，则需要较多电力。相反，如果使下拉电阻1035变大，则下降时间变长。所以，也可以使用实施方式3那样的结构来控制下拉电阻1035。
图13表示在有关本补充说明的栅极驱动电路1001中，将由GaN构成的功率半导体开关元件实际驱动时的、功率半导体开关元件的开关电压波形（功率半导体开关元件的源极端子的电压波形）。这里，表示下拉电阻1035取两种值的情况下的开关电压波形。在该栅极驱动电路1001中，在使下拉电阻1035为500Ω的情况下，可知下降时间较短，良好地开关（图13的（a））。但是，下如果使拉电阻为10kΩ，则可知下降时间非常差，不能将直流电流开关（图13的（b））。
这样，根据本补充说明中的栅极驱动电路1001可知，通过在输出信号端子1051与输出接地端子1052之间连接适当的电阻的下拉电阻1035，能够使栅极驱动电路1001的输出信号的下降时间变短。
以上，基于实施方式1～3及其变形例对有关本发明的栅极驱动电路进行了说明，但本发明并不限定于这样的实施方式及变形例。在不脱离本发明的主旨的范围内对各实施方式及变形例实施本领域的技术人员想到的各种变形而得到的形态、或将各实施方式的构成要素任意地组合而得到的形态也包含在本发明中。
例如，实施方式3的调制部1170由第一振荡电路1102、第一混合电路1104及第二开关电路1105构成，但也可以与在本说明书中表示的其他调制部170、370、470、570、770、870及970的某个相同。
此外，在本发明的实施方式中，从输入信号端子输入的输入信号被直接输入到混合电路或开关电路中，但也可以为了使输入信号的电压变高等而在输入信号端子与混合电路或开关电路之间夹装缓冲电路。
此外，在本发明的实施方式中，假设放大电路、第一开关电路、第二开关电路、第三开关电路及功率半导体开关元件是具有栅极端子，源极端子及漏极端子的场效应晶体管而进行了说明，但也可以是具有基极端子、发射极端子及集电极端子的双极晶体管等的其他晶体管。
此外，本实施方式的栅极驱动电路可以也包括半导体开关元件而由1个半导体芯片构成。
此外，在本发明的实施方式中，假设下拉电阻为固定电阻进行了说明，但也可以是忆阻器(memristor)等的控制型电阻。
此外，本实施方式的系统在通过使用电磁谐振耦合器的非接触电力传送构成栅极驱动电路时非常有效。
此外，使用本实施方式的电磁谐振耦合器的能够进行非接触电力传送的栅极驱动电路在驱动氮化物半导体的功率半导体开关元件的情况下，由于栅极电压较低、栅极电流也较小，所以没有外部的绝缘电源，在能够直接供给用来驱动栅极的电力这一点上非常有效。
此外，GIT（Gate Injection Transistor：栅极注入晶体管）－GaN等的氮化物半导体的功率半导体开关元件（FET）有在栅极中电荷难以消失的缺点。因此，本结构对于氮化物半导体的功率半导体开关元件的驱动特别有效。
产业上的可利用性
本发明由于作为驱动半导体开关元件的栅极驱动电路而特别使用电磁谐振耦合器，所以作为低耗电且高速地驱动功率半导体开关元件的非接触电力传送装置、电信号绝缘元件及信号绝缘型的栅极驱动元件等是有用的。
附图标记说明
101、301、401、501、701、901、1001、1101 栅极驱动电路
102、302、402、502、702、902、1002、1102 第一振荡电路
103、503、1103 第二振荡电路
104、304、504、1004、1104 第一混合电路
105、305 第二混合电路
106、306 反转电路
107、307、407、507、707、907、1007、1107 第一电磁谐振耦合器
107a、307a、407a、507a、707a、907a、1007a、1107a 第一发送侧谐振器
107b、307b、407b、507b、707b、907b、1007b、1107b 第一接收侧谐振器
108、308、408、508、708、908、1108 第二电磁谐振耦合器
108a、308a、408a、508a、708a、908a、1108a 第二发送侧谐振器
108b、308b、408b、508b、708b、908b、1108b 第二接收侧谐振器
109 第一接收侧谐振器的接地
121、321、421、521、721、921、1021、1121 第一正整流二极管
122、322、422、522、722、922、1022、1122 第一负整流二极管
123、323、423、523、723、923、1123 第二正整流二极管
124、324、424、524、724、924 第二负整流二极管
125 第三正整流二极管
126 第三负整流二极管
131、331、431、531、731、931、1031、1131 第一电容器
132、332、432、532、732、932、1132 第二电容器
135、335、435、535、735、935、1035、1135 下拉电阻
141、341、441、541、741、941、1041、1141 输入信号端子
142、342、442、542、742、942、1042、1142 输入接地端子
151、351、451、551、751、951、1051、1151 输出信号端子
152、352、452、552、752、952、1052、1152 输出接地端子
161、361、461、561、761、961、1061、1161 功率半导体开关元件
170、370、470、570、770、970、1070、1170 调制部
171、371、471、571、771、971、1071、1171 第一整流电路
172、372、472、572、772、972、1172 第二整流电路
180 第三电容器
181 第一电感
411 路径切换电路
704、904 第一开关电路
705、905、1105 第二开关电路
725、925 放大电路
1124 第三开关电路
2041 发送电路芯片
2042 接收电路芯片
2043 发送芯片
2044 接收芯片
2045 发送螺旋电感器
2046 接收螺旋电感器
2047 金属线

Claims (21)

1.一种栅极驱动电路，根据输入的2值的控制信号，生成驱动半导体开关元件的栅极端子的信号，其特征在于，具备：
输入端子，被输入上述控制信号，由输入信号端子和输入接地端子的对构成；
输出端子，由输出信号端子、和与上述输入接地端子电绝缘的输出接地端子的对构成；
电容器，连接在上述输出信号端子与上述输出接地端子之间；
调制部，具有至少一个振荡电路，通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成表示上述控制信号中的第一逻辑值的定时的第一调制信号、和表示上述控制信号中的至少第二逻辑值的定时的第二调制信号；
第一电磁谐振耦合器，由通过电磁场谐振而耦合的第一发送侧谐振器及第一接收侧谐振器构成，连接在上述调制部上，以将上述第一调制信号向上述第一发送侧谐振器输入；
第二电磁谐振耦合器，由通过电磁场谐振而耦合的第二发送侧谐振器及第二接收侧谐振器构成，连接在上述调制部上，以将上述第二调制信号向上述第二发送侧谐振器输入；
第一整流电路，具有连接在上述第一接收侧谐振器上的至少一个二极管，通过将上述第一调制信号解调而生成第一解调信号，向上述输出端子输出；以及
第二整流电路，具有连接在上述第二接收侧谐振器上的至少一个二极管，通过将上述第二调制信号解调而生成第二解调信号，向上述输出端子输出。
2.如权利要求1所述的栅极驱动电路，其特征在于，
上述调制部还具有连接在上述输入信号端子上的第一混合电路及第二混合电路；
上述第一混合电路通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成上述第一调制信号；
上述第二混合电路通过用输入到上述输入端子中的控制信号将从上述振荡电路输出的振荡信号调制，生成上述第二调制信号。
3.如权利要求2所述的栅极驱动电路，其特征在于，
上述调制部还具有插入连接在上述输入信号端子与上述第二混合电路之间的反转电路。
4.如权利要求2所述的栅极驱动电路，其特征在于，
上述调制部具有第一振荡电路及第二振荡电路，作为上述至少一个振荡电路；
上述第一混合电路用上述控制信号将从上述第一振荡电路输出的振荡信号调制；
上述第二混合电路用上述控制信号将从上述第二振荡电路输出的振荡信号调制。
5.如权利要求4所述的栅极驱动电路，其特征在于，
从上述第一振荡电路输出的振荡信号的频率与从上述第二振荡电路输出的振荡信号的频率不同。
6.如权利要求2～5中任一项所述的栅极驱动电路，其特征在于，
上述第一混合电路及上述第二混合电路的至少一方是按照上述控制信号开启或关闭的开关电路。
7.如权利要求6所述的栅极驱动电路，其特征在于，
构成上述第一混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和连接在上述输入接地端子上的源极端子、并且将上述漏极端子的信号作为上述第一调制信号输出的第一晶体管；
构成上述第二混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和源极端子、并且将上述源极端子中的信号作为上述第二调制信号输出的第二晶体管。
8.如权利要求6所述的栅极驱动电路，其特征在于，
构成上述第一混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和源极端子、并且将上述源极端子中的信号作为上述第一调制信号输出的第一晶体管；
构成上述第二混合电路的开关电路是具有连接在上述输入信号端子上的栅极端子、连接在上述振荡电路上的漏极端子、和连接在上述输入接地端子上的源极端子、并且将上述漏极端子中的信号作为上述第二调制信号输出的第二晶体管。
9.如权利要求1所述的栅极驱动电路，其特征在于，
上述调制部还具有基于输入到上述输入信号端子中的控制信号、将从上述振荡电路输出的振荡信号分配给两个输出路径中的某个输出路径的路径切换电路；
上述路径切换电路将分配给上述两个输出路径中的一个输出路径的上述振荡信号作为上述第一调制信号输出，将分配给上述两个输出路径的另一个输出路径的上述振荡信号作为上述第二调制信号输出。
10.如权利要求1所述的栅极驱动电路，其特征在于，
上述调制部还具有用输入到上述输入信号端子中的控制信号将从上述振荡电路输出的振荡信号调制的第一混合电路，将由上述第一混合电路得到的调制信号作为上述第一调制信号输出，将从上述振荡电路输出的振荡信号作为上述第二调制信号输出。
11.如权利要求1～10中任一项所述的栅极驱动电路，其特征在于，
还具备连接在上述输出信号端子与上述输出接地端子之间的电阻。
12.如权利要求1所述的栅极驱动电路，其特征在于，
上述至少一个振荡电路是将差动的第一振荡信号及第二振荡信号输出的振荡器；
上述调制部通过用上述控制信号将上述第一振荡信号调制而生成上述第一调制信号，通过用上述控制信号将上述第二振荡信号调制而生成上述第二调制信号。
13.如权利要求1所述的栅极驱动电路，其特征在于，
还具备将上述第一调制信号放大的放大电路；
上述第一电磁谐振耦合器经由上述放大电路连接在上述调制部上，以使得由上述放大电路放大后的上述第一调制信号向上述第一发送侧谐振器输入。
14.如权利要求1～13中任一项所述的栅极驱动电路，其特征在于，
上述第一整流电路具有由连接在上述第一接收侧谐振器上的阳极和连接在上述输出信号端子上的阴极构成的第一正整流二极管以及由连接在上述输出接地端子上的阳极和连接在上述第一接收侧谐振器上的阴极构成的第一负整流二极管中的至少一方，作为上述至少一个二极管；
上述第二整流电路具有由连接在上述第二接收侧谐振器上的阳极和连接在上述输出信号端子上的阴极构成的第二正整流二极管以及由连接在上述输出接地端子上的阳极和连接在上述第二接收侧谐振器上的阴极构成的第二负整流二极管中的至少一方，作为上述至少一个二极管。
15.如权利要求14所述的栅极驱动电路，其特征在于，
上述第一整流电路还具有由连接在上述第一接收侧谐振器的接地上的阳极和连接在上述输出信号端子上的阴极构成的第三正整流二极管、由连接在上述输出接地端子上的阳极和连接在上述第一接收侧谐振器的接地上的阴极构成的第三负整流二极管、以及将上述第一接收侧谐振器的接地与上述输出信号端子或上述输出接地端子连接的配线中的至少一个配线；
上述第二整流电路还具有由连接在上述第二接收侧谐振器的接地上的阳极和连接在上述输出信号端子上的阴极构成的第四正整流二极管、由连接在上述输出接地端子上的阳极和连接在上述第二接收侧谐振器的接地上的阴极构成的第四负整流二极管、以及将上述第二接收侧谐振器的接地与上述输出信号端子或上述输出接地端子连接的配线中的至少一个配线。
16.如权利要求1～13中任一项所述的栅极驱动电路，其特征在于，
上述第二整流电路具有作为上述至少一个二极管的第二正整流二极管、第二电容器和第三晶体管；
上述第二正整流二极管的阳极连接在上述第二接收侧谐振器上，上述第二正整流二极管的阴极连接在上述第二电容器的一端及上述第三晶体管的栅极端子上；
上述第三晶体管连接在上述输出信号端子与上述输出接地端子之间；
上述第二电容器的另一端及上述第三晶体管的源极端子连接在上述输出接地端子上。
17.如权利要求1～16中任一项所述的栅极驱动电路，其特征在于，
上述第一电磁谐振耦合器及上述第二电磁谐振耦合器是开口环型电磁谐振耦合器。
18.如权利要求1～17中任一项所述的栅极驱动电路，其特征在于，
从上述输出端子，对应于上述控制信号的逻辑值，输出使上述半导体开关元件开启的开启信号和使其关闭的关闭信号；
上述开启信号为，上述输出信号端子的电位比上述输出接地端子的电位高；
上述关闭信号为，上述输出信号端子的电位比上述输出接地端子的电位低。
19.如权利要求1～18中任一项所述的栅极驱动电路，其特征在于，
在即将从上述输出端子输出上述开启信号之前，上述输出信号端子与上述输出接地端子之间的电压为零。
20.如权利要求1～19中任一项所述的栅极驱动电路，其特征在于，
还具备上述半导体开关元件；
上述输出信号端子连接在上述半导体开关元件的栅极端子上；
上述输出接地端子连接在上述半导体开关元件的源极端子上。
21.如权利要求20所述的栅极驱动电路，其特征在于，
上述半导体开关元件是氮化物半导体。
CN201280006602.7A 2011-11-01 2012-10-24 栅极驱动电路 Expired - Fee Related CN103339857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011240666 2011-11-01
JP2011-240666 2011-11-01
PCT/JP2012/006797 WO2013065254A1 (ja) 2011-11-01 2012-10-24 ゲート駆動回路

Publications (2)

Publication Number Publication Date
CN103339857A true CN103339857A (zh) 2013-10-02
CN103339857B CN103339857B (zh) 2017-02-15

Family

ID=48191634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006602.7A Expired - Fee Related CN103339857B (zh) 2011-11-01 2012-10-24 栅极驱动电路

Country Status (4)

Country Link
US (1) US8866516B2 (zh)
JP (1) JP6083648B2 (zh)
CN (1) CN103339857B (zh)
WO (1) WO2013065254A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105684287A (zh) * 2013-11-12 2016-06-15 华为技术有限公司 用于谐振转换器的栅驱动装置
CN106208628A (zh) * 2015-05-25 2016-12-07 松下知识产权经营株式会社 信号生成电路
CN106489240A (zh) * 2014-07-22 2017-03-08 霍尼韦尔国际公司 场效应晶体管驱动器
CN107210977A (zh) * 2015-01-20 2017-09-26 三菱电机株式会社 信号传输装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014176123A (ja) * 2013-03-06 2014-09-22 Denso Corp スイッチング素子の駆動装置
JP5861054B2 (ja) * 2013-07-30 2016-02-16 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015015707A1 (ja) 2013-07-30 2015-02-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JP6544580B2 (ja) * 2013-07-31 2019-07-17 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015025451A1 (ja) 2013-08-23 2015-02-26 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
JP6471962B2 (ja) 2014-01-29 2019-02-20 パナソニックＩｐマネジメント株式会社 共鳴結合器、伝送装置、スイッチングシステム、および、方向性結合器
JP6566294B2 (ja) 2014-01-29 2019-08-28 パナソニックＩｐマネジメント株式会社 マトリックスコンバータ
US9654097B2 (en) 2014-01-29 2017-05-16 Panasonic Intellectual Property Management Co., Ltd. Signal transmission circuit, switching system, and matrix converter
JP6681532B2 (ja) 2014-10-15 2020-04-15 パナソニックＩｐマネジメント株式会社 駆動装置
US9654112B2 (en) 2015-01-21 2017-05-16 Panasonic Corporation Signal inverting device, power transmission device, and negative-voltage generating circuit
US9634655B2 (en) 2015-02-24 2017-04-25 Panasonic Corporation Drive device having first and second switching devices with different gate widths
US9685947B2 (en) 2015-03-30 2017-06-20 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
WO2016159948A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
CN106230422A (zh) 2015-06-02 2016-12-14 松下知识产权经营株式会社 信号生成电路
JP6058222B1 (ja) * 2016-01-22 2017-01-11 三菱電機エンジニアリング株式会社 電力伝送装置、高周波電源及び高周波整流回路
CN109121455B (zh) 2016-04-06 2020-12-15 株式会社日立制作所 电力转换装置以及电力转换方法
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
US10014781B2 (en) 2016-08-02 2018-07-03 Abb Schweiz Ag Gate drive systems and methods using wide bandgap devices
US10361698B2 (en) 2017-01-23 2019-07-23 Raytheon Company Transformer based gate drive circuit
JP7038511B2 (ja) * 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
US10097166B1 (en) * 2017-10-13 2018-10-09 Hamilton Sundstrand Corporation Transformer coupled control isolation for direct current control signals
JP2019176382A (ja) * 2018-03-29 2019-10-10 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置
US10720913B1 (en) 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
JP7353809B2 (ja) * 2019-06-14 2023-10-02 キヤノン株式会社 電源装置及び画像形成装置
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
KR102670193B1 (ko) * 2019-12-31 2024-05-29 엘지디스플레이 주식회사 Emi 저감 방법과 이를 이용한 표시장치
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
CN111211764B (zh) * 2020-02-18 2023-10-24 恩智浦有限公司 栅极电压控制
EP3896855B1 (en) * 2020-04-15 2024-03-20 Melexis Bulgaria Ltd. Floating switch for signal commutation
US11539559B2 (en) 2020-10-08 2022-12-27 Skyworks Solutions, Inc. Demodulator for an isolation communication channel for dual communication
US11888658B2 (en) 2020-10-08 2024-01-30 Skyworks Solutions, Inc. Transmitter for dual communication over an isolation channel
US11575305B2 (en) * 2020-10-08 2023-02-07 Skyworks Solutions, Inc. Interface for passing control information over an isolation channel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
US20070268106A1 (en) * 2006-05-17 2007-11-22 Samsung Electronics Co., Ltd. Device for improving amplitude imbalance of on-chip transformer balun
JP2009077104A (ja) * 2007-09-20 2009-04-09 Nikon Corp コイル駆動回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855116B2 (ja) 2000-03-22 2006-12-06 日本光電工業株式会社 半導体スイッチ駆動回路
EP1618712A2 (en) 2003-04-30 2006-01-25 Analog Devices, Inc. Signal isolators using micro-transformers
JP4835334B2 (ja) 2006-09-06 2011-12-14 国立大学法人徳島大学 高周波信号伝送装置
JP5367922B1 (ja) * 2012-01-30 2013-12-11 パナソニック株式会社 ゲート駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
US20070268106A1 (en) * 2006-05-17 2007-11-22 Samsung Electronics Co., Ltd. Device for improving amplitude imbalance of on-chip transformer balun
JP2009077104A (ja) * 2007-09-20 2009-04-09 Nikon Corp コイル駆動回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105684287A (zh) * 2013-11-12 2016-06-15 华为技术有限公司 用于谐振转换器的栅驱动装置
US9876435B2 (en) 2013-11-12 2018-01-23 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
CN105684287B (zh) * 2013-11-12 2018-10-19 华为技术有限公司 用于谐振转换器的栅驱动装置
US10340807B2 (en) 2013-11-12 2019-07-02 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
CN106489240A (zh) * 2014-07-22 2017-03-08 霍尼韦尔国际公司 场效应晶体管驱动器
CN106489240B (zh) * 2014-07-22 2020-10-20 霍尼韦尔国际公司 场效应晶体管驱动器
CN107210977A (zh) * 2015-01-20 2017-09-26 三菱电机株式会社 信号传输装置
CN107210977B (zh) * 2015-01-20 2020-06-26 三菱电机株式会社 信号传输装置
CN106208628A (zh) * 2015-05-25 2016-12-07 松下知识产权经营株式会社 信号生成电路

Also Published As

Publication number Publication date
US8866516B2 (en) 2014-10-21
JP6083648B2 (ja) 2017-02-22
JPWO2013065254A1 (ja) 2015-04-02
CN103339857B (zh) 2017-02-15
US20140049297A1 (en) 2014-02-20
WO2013065254A1 (ja) 2013-05-10

Similar Documents

Publication Publication Date Title
CN103339857A (zh) 栅极驱动电路
JP5866506B2 (ja) ゲート駆動回路
CN104823378B (zh) 高频接收电路及绝缘型信号传送装置
Nagai et al. A DC-isolated gate drive IC with drive-by-microwave technology for power switching devices
US9438230B2 (en) Gate drive circuit
JP5367922B1 (ja) ゲート駆動回路
TW201249103A (en) Electronic components with reactive filters
US9438231B2 (en) Gate drive circuit
WO2015015709A1 (ja) 高周波受信回路及び絶縁型信号伝送装置
JP3244142U (ja) ミリ波ベースのスイッチング電源
EP3605725A1 (en) Electromagnetic resonance coupler and gate drive circuit using same, and signal transmission device
US10158280B2 (en) Signal generation circuit
JP2014176123A (ja) スイッチング素子の駆動装置
KR20180121528A (ko) 전기부하를 구동하는 회로 및 방법
Nagai et al. Drive-by-Microwave technologies for isolated direct gate drivers
Nagai et al. A one-chip isolated gate driver with Drive-by-Microwave technologies
Zhou et al. A high-efficiency GaN-based transmitter for wireless power transfer system
CN218633715U (zh) 一种基于毫米波的开关电源
Garinto et al. 500 Mbps One Cycle On-Off Keying Modulator Using Resonant Power Converter
Nagai et al. An Ultra Compact GaN 3x3 Matrix Converter
Yoshizawa et al. MHz-class high-frequency soft-switching GaN-based inverter for wireless power transmission via electromagnetic resonance
CN100546163C (zh) 用于感应输送电能的电路布置
US9654097B2 (en) Signal transmission circuit, switching system, and matrix converter
CN112383211A (zh) 一种用于驱动功率器件的驱动电路
CN203774883U (zh) 一种无线供电系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160301

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20201024

CF01 Termination of patent right due to non-payment of annual fee