CN103325751A - 台阶型微凸点结构及其制备方法 - Google Patents

台阶型微凸点结构及其制备方法 Download PDF

Info

Publication number
CN103325751A
CN103325751A CN2013102326025A CN201310232602A CN103325751A CN 103325751 A CN103325751 A CN 103325751A CN 2013102326025 A CN2013102326025 A CN 2013102326025A CN 201310232602 A CN201310232602 A CN 201310232602A CN 103325751 A CN103325751 A CN 103325751A
Authority
CN
China
Prior art keywords
layer
cylinder
metal layer
cylinder layer
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102326025A
Other languages
English (en)
Inventor
王宏杰
陆原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN2013102326025A priority Critical patent/CN103325751A/zh
Publication of CN103325751A publication Critical patent/CN103325751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种微凸点结构及其制备方法，尤其是一种台阶型微凸点结构及其制备方法，属于半导体封装的技术领域。按照本发明提供的技术方案，所述台阶型微凸点结构，包括基板体及位于所述基板体上的连接电极层、钝化层及凸点下金属化层；所述凸点下金属化层上设有金属柱；所述金属柱至少包括第一柱体层及位于所述第一柱体层上的第二柱体层；所述第一柱体层与凸点下金属化层电连接，第二柱体层与第一柱体层间形成台阶；第二柱体层的上方设有阻挡金属层，所述阻挡金属层上设有焊料帽。结构简单紧凑，制作工艺简单，控制精度高，避免造成封装结构短路，提高封装的可靠性。

Description

台阶型微凸点结构及其制备方法
技术领域
本发明涉及一种微凸点结构及其制备方法，尤其是一种台阶型微凸点结构及其制备方法，属于半导体封装的技术领域。
背景技术
微凸点结构能用于倒装芯片封装以及晶圆级封装的半导体封装中。现有的倒装芯片封装及晶圆级封装中，微凸点结构间的距离比较小，较小的距离微凸点结构的焊料帽在回流时容易坍塌，从而造成微凸点间的短路。
另外，倒装芯片对于微凸点结构的高度有一定要求，当微凸点结构的高度较高时，由于厚胶工艺控制精度差，微凸点直径同样也会变大，从而影响倒装芯片微凸点向高密度方向发展，同时也会相应加大PCB（Printed Circuit Board）板制造工艺的困难和成本上升小型化发展。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种台阶型微凸点结构及其制备方法，其结构简单紧凑，制作工艺简单，控制精度高，避免造成封装结构短路，提高封装的可靠性。
按照本发明提供的技术方案，所述台阶型微凸点结构，包括基板体及位于所述基板体上的连接电极层、钝化层及凸点下金属化层；所述凸点下金属化层上设有金属柱；所述金属柱至少包括第一柱体层及位于所述第一柱体层上的第二柱体层；所述第一柱体层与凸点下金属化层电连接，第二柱体层与第一柱体层间形成台阶；第二柱体层的上方设有阻挡金属层，所述阻挡金属层上设有焊料帽。
所述第二柱体层的外径小于第一柱体层的外径，以使得第一柱体层与第二柱体层间形成台阶。
所述阻挡金属层位于第二柱体层的顶端，焊料帽通过阻挡金属层与第二柱体层电连接。
所述阻挡金属层的材料包括Ni。
所述基板体为封装芯片或硅转接板。
一种台阶型微凸点结构的制备方法，所述微凸点结构的制备方法包括如下步骤：
a、提供基板体，并在所述基板体上设置连接电极层、钝化层及凸点下金属化层，所述凸点下金属化层通过连接电极层与基板体电连接；
b、在上述凸点下金属化层上设置第一柱体层，所述第一柱体层与凸点下金属化层电连接；
c、在上述第一柱体层上设置用于与第一柱体层形成所需台阶的柱体结构，所述柱体结构至少包括第二柱体层；
d、在上述主体结构上设置阻挡金属层；
e、在上述阻挡金属层上设置与阻挡金属层相匹配的焊料帽。
所述第二柱体层的外径小于第一柱体层的外径。
所述第一柱体层通过电镀设置在凸点下金属化层上。所述基板体为封装芯片或硅转接板。所述钝化层包括氮化硅层。
本发明的优点：基板体上设置金属柱，金属柱至少包括第一柱体层及第二柱体层，基板体上的多个柱体层结构能够形成多个台阶结构，阻挡金属层于最上端的柱体层上，通过多个柱体层的结构能够避免焊料帽回流时的坍塌，基板体通过焊料帽能够达到所需封装间的连接，提高封装的可靠性，多个柱体层的结构能够确保加工控制精度，同时，能够缩小对应的PCB尺寸，结构简单紧凑，制作工艺简单，安全可靠。
附图说明
图1为现有微凸点结构的示意图。
图2为本发明微凸点的结构示意图。
图3~图10为本发明制备微凸点结构的具体实施工艺步骤剖视图，其中
图3为本发明在基板体上得到凸点下金属化层后的剖视图。
图4为本发明在凸点下金属化层上设置第一柱体层后的剖视图。
图5为本发明在第一柱体层上设置第二柱体层且第二柱体层与第二柱体层一种对齐配合的剖视图。
图6为本发明第二柱体层与第一柱体层间另一种对齐配合的剖视图。
图7为本发明以图5的第二柱体层上设置阻挡金属层后的剖视图。
图8为本发明以图6的第二柱体层上设置阻挡金属层后的剖视图。
图9为本发明以图7的阻挡金属层上设置匹配的焊料帽后的剖视图。
图10为本发明以图8的阻挡金属层上设置匹配的焊料帽后的剖视图。
附图标记说明：110-基板体、111-连接电极层、112-钝化层、113-凸点下金属化层、220-金属柱、221-第一柱体层、222-第二柱体层、330-阻挡金属层及400-焊料帽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为现有微凸点结构的结构示意图，所述微凸点结构包括基板体110，所述基板体110的一表面上设置连接电极层111，所述连接电极层111覆盖在基板体110上，并与基板体110电连接，连接电极层111与基板体110连接的另一侧表面上覆盖有钝化层112，通过钝化层112对连接电极层111及基板体110进行保护，通过对钝化层112进行刻蚀，以便设置得到凸点下金属化层113，凸点下金属化层113穿过钝化层112后与连接电极层111电连接。凸点下金属化层113上设有金属柱220，金属柱220的下端与凸点下金属化层113电连接，金属柱220的上端设有阻挡金属层330，阻挡金属层330上设置焊料帽400，焊料帽400通过阻挡金属层330与金属柱220电连接。由于金属柱220的高度及外径均较大，在设置金属柱220时的控制精度差，阻挡金属层330与焊料帽400位于金属柱220的端部，阻挡金属层330及焊料帽400与金属柱220匹配，导致焊料帽400及阻挡金属层300会占据较大的面积，在对焊料帽400进行回流时，容易导致焊料帽400的坍塌，造成相连的凸点间短路，导致半导体封装的不可靠性，影响正常的使用。
如图2、图9和图10所示：为了能够避免上述问题，本发明包括基板体110及位于所述基板体110上的连接电极层111、钝化层112及凸点下金属化层113；所述凸点下金属化层113上设有金属柱220；所述金属柱220至少包括第一柱体层221及位于所述第一柱体层221上的第二柱体层222；所述第一柱体层221与凸点下金属化层113电连接，第二柱体层222与第一柱体层221间形成台阶；第二柱体层222的上方设有阻挡金属层330，所述阻挡金属层330上设有焊料帽400。
具体地，本发明实施例中，所述基板体110为封装芯片或硅转接板。所述第二柱体层222的外径小于第一柱体层221的外径，以使得第一柱体层221与第二柱体层222间形成台阶。当需要形成更多的台阶时，可以在第二柱体层222上再设置第三柱体层，以及在第三柱体层上设置更多的柱体层结构，相邻的柱体层间均要形成台阶。第一柱体层221及第二柱体层222均呈圆柱状结构，当第一柱体层221及第二柱体层222的外径大小不同时，即形成台阶。本发明实施例中，第一柱体层221的外径尺寸可以与现有金属柱220的尺寸相一致。当在第一柱体层221上设置第二柱体层222或更多的柱体层结构时，阻挡金属层330及焊料帽400的大小及尺寸会与最上端的柱体层的尺寸相匹配一致，即能够降低了阻挡金属层330及焊料帽400的尺寸，当焊料帽400的尺寸降低时，能够避免对焊料帽400回流时的坍塌，提高半导体封装的可靠性。本发明实施例中，以第一柱体层221上仅设置第二柱体层222为例，更多的设置与上述说明一致。
所述阻挡金属层330位于第二柱体层222的顶端，焊料帽400通过阻挡金属层330与第二柱体层222电连接。所述阻挡金属层330的材料包括Ni。通过阻挡金属层330能够防止焊料帽400扩散到下方的柱体层上。
如图3~图10所述：一种台阶型微凸点结构的制备方法，所述微凸点结构的制备方法包括如下步骤：
a、提供基板体110，并在所述基板体110上设置连接电极层111、钝化层112及凸点下金属化层113，所述凸点下金属化层113通过连接电极层111与基板体110电连接；
如图3所示：基板体110为封装芯片或硅转接板，在基板体110上设置连接电极层111、钝化层112及凸点下金属化层113的结构及工艺步骤与现有技术中的步骤相一致，钝化层112可以采用氮化硅层。
b、在上述凸点下金属化层113上设置第一柱体层221，所述第一柱体层221与凸点下金属化层113电连接；
如图4所示：所述第一柱体层221的材料包括铜，第一柱体层221采用电镀的方式设置在凸点下金属化层113，第一柱体层221的外径尺寸可以与现有金属柱220的外径尺寸一致；
c、在上述第一柱体层221上设置用于与第一柱体层221形成所需台阶的柱体结构，所述柱体结构至少包括第二柱体层222；
如图5和图6所示：本发明实施例中，以在第一柱体层221上设置第二柱体层222为例来进行说明。当第一柱体层221上设置第二柱体层222时，能够在第一柱体层221与第二柱体层222间形成一个台阶，当在第一柱体层221上设置多个柱体层结构时，相邻的柱体层间能够形成多个台阶，位于上方的柱体层的外径小于下方柱体层的外径。第二柱体层222也通过电镀的方式设置在第一柱体层221上，第二柱体层222与第一柱体层221间的位置包括多种，图5中，第二柱体层222位于第一柱体层221的顶端，第二柱体层222的轴线与第一柱体层221的轴线位于同一直线上，图6中，第二柱体层222与第一柱体层221间采用左对齐的形式，即在第一柱体层221的右侧形成台阶。
d、在上述主体结构上设置阻挡金属层330；
如图7和图8所示：所述阻挡金属层330位于最上端的柱体层上，本发明实施例中，阻挡金属层330设置在第二柱体层222上，第二柱体层222与阻挡金属层330电连接，以能够与基板体110电连接。阻挡金属层330的材料包括Ni。
e、在上述阻挡金属层330上设置与阻挡金属层330相匹配的焊料帽400。
如图9和图10所示：在形成的阻挡金属层330上设置焊料帽400，所述焊料帽400可以选用现有的材料，焊料帽400的形状及大小与阻挡金属层330相匹配，即通过上述结构能够降低焊料帽400的面积，避免对焊料帽400回流时的坍塌。
本发明基板体110上设置金属柱220，金属柱220至少包括第一柱体层221及第二柱体层222，基板体110上的多个柱体层结构能够形成多个台阶结构，阻挡金属层330位于最上端的柱体层上，通过多个柱体层的结构能够避免焊料帽400回流时的坍塌，基板体110通过焊料帽400能够达到所需封装间的连接，提高封装的可靠性，多个柱体层的结构能够确保加工控制精度，同时，能够缩小对应的PCB尺寸，结构简单紧凑，制作工艺简单，安全可靠。

Claims (10)

1.一种台阶型微凸点结构，包括基板体（110）及位于所述基板体（110）上的连接电极层（111）、钝化层（112）及凸点下金属化层（113）；所述凸点下金属化层（113）上设有金属柱（220）；其特征是：所述金属柱（220）至少包括第一柱体层（221）及位于所述第一柱体层（221）上的第二柱体层（222）；所述第一柱体层（221）与凸点下金属化层（113）电连接，第二柱体层（222）与第一柱体层（221）间形成台阶；第二柱体层（222）的上方设有阻挡金属层（330），所述阻挡金属层（330）上设有焊料帽（400）。
2.根据权利要求1所述的台阶型微凸点结构，其特征是：所述第二柱体层（222）的外径小于第一柱体层（221）的外径，以使得第一柱体层（221）与第二柱体层（222）间形成台阶。
3.根据权利要求1或2所述的台阶型微凸点结构，其特征是：所述阻挡金属层（330）位于第二柱体层（222）的顶端，焊料帽（400）通过阻挡金属层（330）与第二柱体层（222）电连接。
4.根据权利要求1所述的台阶型微凸点结构，其特征是：所述阻挡金属层（330）的材料包括Ni。
5.根据权利要求1所述的台阶型微凸点结构，其特征是：所述基板体（110）为封装芯片或硅转接板。
6.一种台阶型微凸点结构的制备方法，其特征是，所述微凸点结构的制备方法包括如下步骤：
（a）、提供基板体（110），并在所述基板体（110）上设置连接电极层（111）、钝化层（112）及凸点下金属化层（113），所述凸点下金属化层（113）通过连接电极层（111）与基板体（110）电连接；
（b）、在上述凸点下金属化层（113）上设置第一柱体层（221），所述第一柱体层（221）与凸点下金属化层（113）电连接；
（c）、在上述第一柱体层（221）上设置用于与第一柱体层（221）形成所需台阶的柱体结构，所述柱体结构至少包括第二柱体层（222）；
（d）、在上述主体结构上设置阻挡金属层（330）；
（e）、在上述阻挡金属层（330）上设置与阻挡金属层（330）相匹配的焊料帽（400）。
7.根据权利要求6所述台阶型微凸点结构的制备方法，其特征是：所述第二柱体层（222）的外径小于第一柱体层（221）的外径。
8.根据权利要求6所述台阶型微凸点结构的制备方法，其特征是：所述第一柱体层（221）通过电镀设置在凸点下金属化层（113）上。
9.根据权利要求6所述台阶型微凸点结构的制备方法，其特征是：所述基板体（110）为封装芯片或硅转接板。
10.根据权利要求6所述台阶型微凸点结构的制备方法，其特征是：所述钝化层（112）包括氮化硅层。
CN2013102326025A 2013-06-09 2013-06-09 台阶型微凸点结构及其制备方法 Pending CN103325751A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102326025A CN103325751A (zh) 2013-06-09 2013-06-09 台阶型微凸点结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102326025A CN103325751A (zh) 2013-06-09 2013-06-09 台阶型微凸点结构及其制备方法

Publications (1)

Publication Number Publication Date
CN103325751A true CN103325751A (zh) 2013-09-25

Family

ID=49194420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102326025A Pending CN103325751A (zh) 2013-06-09 2013-06-09 台阶型微凸点结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103325751A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN111384013A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800181A (zh) * 2009-02-09 2010-08-11 日月光半导体制造股份有限公司 覆晶封装结构的制造方法
US20110095431A1 (en) * 2007-09-14 2011-04-28 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure
US20130127045A1 (en) * 2011-11-22 2013-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095431A1 (en) * 2007-09-14 2011-04-28 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure
CN101800181A (zh) * 2009-02-09 2010-08-11 日月光半导体制造股份有限公司 覆晶封装结构的制造方法
US20130127045A1 (en) * 2011-11-22 2013-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN111384013A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制造方法
CN111384013B (zh) * 2018-12-27 2021-09-21 南亚科技股份有限公司 半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US8957524B2 (en) Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
US9991193B2 (en) Semiconductor device package
CN102593110B (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN104882417B (zh) 集成无源倒装芯片封装
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
US20160079205A1 (en) Semiconductor package assembly
CN103730434A (zh) Pop结构及其形成方法
CN104752367A (zh) 晶圆级封装结构及其形成方法
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
EP3361497A1 (en) Semiconductor package with embedded supporter and method for fabricating the same
CN103021984A (zh) 晶圆级封装构造及其制造方法
EP3067929A2 (en) Semiconductor package assembly
CN105470235A (zh) 中介板及其制法
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
CN105633055B (zh) 半导体封装结构的制法
CN103515345A (zh) 基板结构与封装结构
CN102280440A (zh) 一种叠层封装结构及制造方法
CN103325751A (zh) 台阶型微凸点结构及其制备方法
EP3065173B1 (en) Semiconductor package assembly
CN202930373U (zh) 一种带有金属保护层的微凸点芯片封装结构
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN104465505A (zh) 扇出晶圆封装方法
CN112713097A (zh) 天线封装结构及封装方法
US20130027172A1 (en) Method for fabricating a carrier with a three dimensional inductor and structure thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130925

RJ01 Rejection of invention patent application after publication