CN103311201A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN103311201A
CN103311201A CN2012100722691A CN201210072269A CN103311201A CN 103311201 A CN103311201 A CN 103311201A CN 2012100722691 A CN2012100722691 A CN 2012100722691A CN 201210072269 A CN201210072269 A CN 201210072269A CN 103311201 A CN103311201 A CN 103311201A
Authority
CN
China
Prior art keywords
layer
thickness
nanometers
copper alloy
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100722691A
Other languages
English (en)
Other versions
CN103311201B (zh
Inventor
杨乐
万颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201210072269.1A priority Critical patent/CN103311201B/zh
Publication of CN103311201A publication Critical patent/CN103311201A/zh
Application granted granted Critical
Publication of CN103311201B publication Critical patent/CN103311201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体结构，包括多层内层金属层、处于最外层的顶层金属层以及介于多层内层金属层之间和介于内层金属层和顶层金属层之间的层间介质，所述顶层金属层包括由内向外依次层叠于层间介质上的粘附层和铝铜合金层，且所述粘附层的厚度为60～80纳米，所述铝铜合金层的厚度为4～4.4微米。还公开一种制造上述半导体结构的方法。上述半导体结构可以减少封装线与顶层金属剥离的情况。

Description

半导体结构及其制造方法
【技术领域】
本发明涉及半导体技术，尤其是涉及一种半导体结构及其制造方法。
【背景技术】
在一部分传统的双扩散金属氧化物半导体场效应管(Double-diffusedMOSFET)产品中，其顶层金属层通常都采用TI(钛)、TiN(氮化钛)、AlCu(铝铜合金)三层结构，厚度分别为40纳米、40纳米、4微米。此外，对这种顶层金属层进行封装时，由于设备陈旧等原因，只能采用硬度相对较高的3μm铜线封装。
然而上述DMOS产品在封装后的拉力测试中，经常出现铜线与顶层金属剥离的问题。
【发明内容】
基于此，有必要提供一种能够减少封装线与顶层金属层剥离的半导体结构。
此外，还有必要提供一种能够减少封装线与顶层金属层剥离的半导体结构的制造方法。
一种半导体结构，包括多层内层金属层、处于最外层的顶层金属层以及介于多层内层金属层之间和介于内层金属层与顶层金属层之间的层间介质，所述顶层金属层包括由内向外依次层叠于层间介质上的粘附层和铝铜合金层，且所述粘附层的厚度为60～80纳米，所述铝铜合金层的厚度为4～4.4微米。
优选地，所述粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。
优选地，所述氮化钛层层叠于所述钛层之上。
优选地，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4微米。
优选地，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。
一种半导体结构的制造方法，包括：形成功能层；在功能层上依次间隔地形成多层内部金属层、顶层金属层和层间介质，所述层间介质介于多层内层金属层之间和介于内层金属层与顶层金属层之间；所述形成顶层金属层的步骤包括：在层间介质上形成厚度为60～80纳米的粘附层；在所述粘附层上形成厚度为4～4.4微米的铝铜合金层。
优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为40纳米的钛层；在所述钛层上形成厚度为40纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4微米的铝铜合金层。
优选地，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
上述半导体结构相比于传统的半导体结构，具有较厚的顶层金属层，在焊接封装线时，不容易穿透整个金属层导致封装线与半导体结构的粘附性下降，从而具有较强的抗拉性，可以减少封装线与顶层金属剥离的情况。
【附图说明】
图1为一实施例的半导体结构的层状结构示意图；
图2(a)为源极焊垫处发生剥离的微观结构图；
图2(b)为栅极焊垫处发生剥离的微观结构图；
图3(a)为轻度剥离的微观图；
图3(b)为严重剥离的微观图；
图4(a)为容易发生剥离的封装线与半导体结构连接的微观图；
图4(b)为不容易发生剥离的封装线与半导体结构连接的微观图；
图5为一实施例的顶层金属层的层状结构示意图。
【具体实施方式】
如图1所示，为一种普遍结构的半导体结构。该半导体结构包括底层的功能层101和层叠于功能层101上的多个金属层和层间介质，具体包括多个内层的金属层102、顶层金属层104以及介于多层内层金属层102之间和介于内层金属层102与顶层金属层104之间的层间介质103。
功能层101包括氧化层、形成阱的半导体层、形成栅极、源极、漏极的各种材料层等，该部分为常规技术，在此不赘述。功能层101的栅极、源极、漏极通过金属层102和金属层间的连线105引出直至到达顶层金属层104，并在金属层104上焊接封装线201作为外部连线，封装线201为3微米铜线。
在使用3微米铜线封装后，对传统的半导体结构进行拉力测试时，3微米铜线容易与顶层的金属层剥离，剥离既可能发生在源极焊垫(source-pad)处(如图2(a)所示)，也可能发生在栅极焊垫(gate-pad)处(如图2(b)所示)。既有比较轻微的剥离，金属表层丢失(如图3(a)所示)，也有比较严重的剥离，例如整个金属层丢失，露出内部的层间介质(如图3(b)所示)。
此外，通过多项检测发现，3微米铜线从顶层金属层剥离后，大部分会露出内部的层间介质，也即是铝铜合金层和粘附层均被穿透。
通过分析打线后的微观结构图(如图4(a)和图4(b)所示)，图4(a)所示结构不容易通过拉力测试，图4(b)所示结构则相对较好。因此可以得出一个结论：3微米铜线打线后直接穿透顶层金属层与层间介质接触，会导致粘附性变差，因此容易从顶层金属层剥离，不能通过拉力测试。
为解决这个问题，可考虑将顶层金属层104的厚度加厚。
如图5所示，顶层金属层104具体包括依次层叠在层间介质103上的粘附层141和铝铜合金层142。粘附层141用于将铝铜合金层142与层间介质103粘合并且可通过层间金属连线105保持与内层金属层102的导电连接。其中粘附层141的厚度为60～80纳米，铝铜合金层142的厚度为4～4.4微米。
在一个实施例中，所述粘附层141包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，铝铜合金层142的厚度为4.4微米。通过推拉焊接(bonding)球试验，对比传统的Ti/TiN 400/400AAlCu 40K A和本实施例的Ti/TiN 400/400AAlCu 44K A得到表1所示数据。其中，Ti/TiN 400/400AAlCu 40K A表示粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，且铜铝合金层厚度为4微米；Ti/TiN 400/400AAlCu 44K A表示粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，且铜铝合金层厚度为4.4微米。实验中，焊接球脱落而封装线不剥离则认为合格，焊接球脱落并且封装线剥离则认为不合格。只要存在不合格的测试片即认为该种晶圆不合格。
表1
Figure BDA0000144362170000041
在另一个实施例中，所述粘附层141包括厚度为60纳米的氮化钛层，铝铜合金层142的厚度为4微米。通过推拉焊接(bonding)球试验，对比传统的Ti/TiN400/400A AlCu 40K A和本实施例的Ti/TiN 0/600A AlCu40K A得到表2所示数据。其中，Ti/TiN 400/400AAlCu 40K A表示粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，且铜铝合金层厚度为4微米；Ti/TiN 0/600A AlCu40KA表示粘附层包括厚度为60纳米的氮化钛层，且铜铝合金层厚度为4微米。实验中，焊接球脱落而封装线不剥离则认为合格，焊接球脱落并且封装线剥离则认为不合格。只要存在不合格的测试片即认为该种晶圆不合格。
表2
Figure BDA0000144362170000042
在又一个实施例中，所述粘附层141包括厚度为60纳米的氮化钛层，铝铜合金层142的厚度为4.4微米。通过推拉焊接(bonding)球试验，对比传统的Ti/TiN 400/400A AlCu 40K A和本实施例的Ti/TiN 0/600A AlCu44K A得到表3所示数据。其中，Ti/TiN 400/400AAlCu 40K A表示粘附层包括厚度为40纳米的钛层和厚度为40纳米的氮化钛层，且铜铝合金层厚度为4微米；Ti/TiN 0/600AAlCu44K A表示粘附层包括厚度为60纳米的氮化钛层，且铜铝合金层厚度为4.4微米。实验中，焊接球脱落而封装线不剥离则认为合格，焊接球脱落并且封装线剥离则认为不合格。只要存在不合格的测试片即认为该种晶圆不合格。
表3
Figure BDA0000144362170000051
由此可见上述实施例中的晶圆在封装线的抗拉性上均优于传统的晶圆，能够较好地减少封装线与晶圆顶层金属剥离的情况。
结合图1，提供一种半导体结构的制造方法，包括如下步骤：
S101：形成功能层。功能层101包括氧化层、形成阱的半导体层、形成栅极、源极、漏极的各种材料层等，该部分为常规技术，在此不赘述。功能层101的栅极、源极、漏极通过金属层102和金属层间的连线105引出直至到达顶层金属层104，并在金属层104上焊接封装线201作为外部连线，封装线201为3微米铜线。
S102：在功能层上依次间隔地形成多层内部金属层、顶层金属层和层间介质。所述层间介质介于多层内层金属层之间和介于内层金属层与顶层金属层之间。该半导体结构包括底层的功能层101和层叠于功能层101上的多个金属层和层间介质，具体包括多个内层的金属层102、顶层金属层104以及介于多层内层金属层102之间和介于内层金属层102与顶层金属层104之间的层间介质103。
步骤S102中形成顶层金属层104的步骤包括：
S121：在层间介质上形成厚度为60～80纳米的粘附层。
S122：在所述粘附层上形成厚度为4～4.4微米的铝铜合金层。
在一个实施例中，步骤S121具体为：在层间介质上形成厚度为40纳米的钛层；在所述钛层上形成厚度为40纳米的氮化钛层。步骤S122具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
在另一个实施例中，步骤S121具体为：在层间介质上形成厚度为60纳米的氮化钛层。步骤S122具体为：在所述氮化钛层上形成厚度为4微米的铝铜合金层。
在又一个实施例中，步骤S121具体为：在层间介质上形成厚度为60纳米的氮化钛层；步骤S122具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种半导体结构，包括多层内层金属层、处于最外层的顶层金属层以及介于多层内层金属层之间和介于内层金属层与顶层金属层之间的层间介质，其特征在于，所述顶层金属层包括由内向外依次层叠于层间介质上的粘附层和铝铜合金层，且所述粘附层的厚度为60～80纳米，所述铝铜合金层的厚度为4～4.4微米。
2.如权利要求1所述的半导体结构，其特征在于，所述粘附层包括层叠的厚度为40纳米的钛层和厚度为40纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。
3.如权利要求2所述的半导体结构，其特征在于，所述粘附层中，所述氮化钛层层叠于所述钛层之上。
4.如权利要求1所述的半导体结构，其特征在于，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4微米。
5.如权利要求1所述的半导体结构，其特征在于，所述粘附层包括厚度为60纳米的氮化钛层，所述铝铜合金层的厚度为4.4微米。
6.一种半导体结构的制造方法，包括：
形成功能层；
在功能层上依次间隔地形成多层内部金属层、顶层金属层和层间介质，所述层间介质介于多层内层金属层之间和介于内层金属层与顶层金属层之间；
所述形成顶层金属层的步骤包括：
在层间介质上形成厚度为60～80纳米的粘附层；
在所述粘附层上形成厚度为4～4.4微米的铝铜合金层。
7.如权利要求6所述的半导体结构的制造方法，其特征在于，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为40纳米的钛层；在所述钛层上形成厚度为40纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
8.如权利要求6所述的半导体结构的制造方法，其特征在于，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4微米的铝铜合金层。
9.如权利要求6所述的半导体结构的制造方法，其特征在于，所述在层间介质上形成厚度为60～80纳米的粘附层的步骤具体为：在层间介质上形成厚度为60纳米的氮化钛层；所述在粘附层上形成厚度为4～4.4微米的铝铜合金层的步骤具体为：在所述氮化钛层上形成厚度为4.4微米的铝铜合金层。
CN201210072269.1A 2012-03-16 2012-03-16 半导体结构及其制造方法 Active CN103311201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210072269.1A CN103311201B (zh) 2012-03-16 2012-03-16 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210072269.1A CN103311201B (zh) 2012-03-16 2012-03-16 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103311201A true CN103311201A (zh) 2013-09-18
CN103311201B CN103311201B (zh) 2016-03-09

Family

ID=49136258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210072269.1A Active CN103311201B (zh) 2012-03-16 2012-03-16 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103311201B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153173A1 (en) * 2002-02-13 2003-08-14 Taiwan Semiconductor Manufacturing Company Method of forming a novel top-metal fuse structure
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
CN1855473A (zh) * 2005-04-28 2006-11-01 台湾积体电路制造股份有限公司 多层金属层半导体元件及其制造方法
CN1917233A (zh) * 2005-08-15 2007-02-21 谢福渊 具有低栅极电阻和缩小源极接触空间的高密度沟槽mosfet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153173A1 (en) * 2002-02-13 2003-08-14 Taiwan Semiconductor Manufacturing Company Method of forming a novel top-metal fuse structure
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
CN1855473A (zh) * 2005-04-28 2006-11-01 台湾积体电路制造股份有限公司 多层金属层半导体元件及其制造方法
CN1917233A (zh) * 2005-08-15 2007-02-21 谢福渊 具有低栅极电阻和缩小源极接触空间的高密度沟槽mosfet

Also Published As

Publication number Publication date
CN103311201B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
JP6584245B2 (ja) 電子部品製造用フィルム及び電子部品の製造方法
EP2654388A3 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US9136232B2 (en) Method for bonding wafers and structure of bonding part
CN102931164B (zh) 半导体器件的封装件
JP2014068014A5 (zh)
US9406646B2 (en) Electronic device and method for fabricating an electronic device
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
TW200529283A (en) Non-repeated and non-uniform width seal ring
TW201246487A (en) Semiconductor device and manufacturing method thereof
CN102931110B (zh) 半导体器件的封装方法
CN103915399B (zh) 半导体器件
CN206639796U (zh) 半导体器件
US20150048509A1 (en) Cmos compatible wafer bonding layer and process
WO2012006167A3 (en) Method and system for thin multi chip stack package with film on wire and copper wire
CN104253085B (zh) 一种消除顶层金属层结合区合金表面隆起的方法
JP2011233833A (ja) 半導体装置の製造方法
CN103311201B (zh) 半导体结构及其制造方法
CN203013710U (zh) 半导体器件的封装件
CN102270657A (zh) 半导体元件
CN107017227B (zh) 半导体装置、膜堆叠体以及其制造方法
CN101034683A (zh) 集成电路的形成方法及结构
US9648740B2 (en) Ceramic substrate including thin film multilayer surface conductor
US9496237B2 (en) Semiconductor device having solderable and bondable electrical contact pads
JP4021376B2 (ja) パッド構造
US9111755B1 (en) Bond pad and passivation layer having a gap and method for forming

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant