CN103311177A - 具有侧装式换能器的集成的光电互连 - Google Patents

具有侧装式换能器的集成的光电互连 Download PDF

Info

Publication number
CN103311177A
CN103311177A CN2013100241380A CN201310024138A CN103311177A CN 103311177 A CN103311177 A CN 103311177A CN 2013100241380 A CN2013100241380 A CN 2013100241380A CN 201310024138 A CN201310024138 A CN 201310024138A CN 103311177 A CN103311177 A CN 103311177A
Authority
CN
China
Prior art keywords
tube core
hole
wafer
chip
contact disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100241380A
Other languages
English (en)
Other versions
CN103311177B (zh
Inventor
什姆埃尔·莱维
莎伊·拉法莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mellanox Technologies Ltd
Original Assignee
Mellanox Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mellanox Technologies Ltd filed Critical Mellanox Technologies Ltd
Publication of CN103311177A publication Critical patent/CN103311177A/zh
Application granted granted Critical
Publication of CN103311177B publication Critical patent/CN103311177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G02B6/4231—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment with intermediate elements, e.g. rods and balls, between the elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明公开了具有侧装式换能器的集成的光电互连。一种用于制造光互连的方法，包括生产包括多个第一管芯的半导体晶片。每个第一管芯包括布置在晶片的表面上并连接到成行排列的导电通孔的电路。多个第一管芯通过跨越所述通孔的行剪切晶片而被切割下来，使得在每个第一管芯中，所剪切的通孔在垂直于所述表面的第一管芯的侧面上形成相应的接触盘。包括一个或多个光电换能器的第二半导体管芯被附接到接触盘，以便将换能器连接到所述电路。

Description

具有侧装式换能器的集成的光电互连
相关申请的交叉引用
本申请涉及题为“Optoelectronic Interconnects Using L-shapedFixture(使用L形夹具的光电互连)”的代理人案卷号为1058-1051.1的同日提交的美国专利申请，其公开通过引用被并入本文。
技术领域
本发明大体上涉及光通信，且特别涉及集成的光互连。
背景技术
光电互连通常将控制芯片与光电换能器例如半导体激光器和光电二极管集成，其被用在例如高数据速率、高带宽的通信系统中。通常，光电互连被用在光学模块中，该光学模块使用各种混合组装技术进行制造，并且当在光纤芯到光电转换器之间引导光时，有时需要高精度的对准工艺。发明内容
在本文中被描述的一种实施方式提供了一种用于制造光互连的方法。该方法包括生产包括多个第一管芯（die）的半导体晶片（wafer）。每个第一管芯包括布置在晶片的表面上并连接到成行地排列的导电通孔的电路。多个第一管芯通过跨越通孔的行剪切晶片被切割下来，使得在每个第一管芯中，剪切的通孔在垂直于所述表面的第一管芯的侧面上形成相应的接触盘。包括一个或多个光电换能器的第二半导体管芯被附接到接触盘，以便将换能器连接到所述电路。
在一些实施方式中，生产晶片包括在包围第一管芯的侧接触环中形成导电通孔，且切割第一管芯包括沿每个第一管芯的侧面暴露通孔的横截面。在其它实施方式中，该方法包括将金的金属层布置在接触盘上。在又一其它实施方式中，导电通孔包括镏金穿透硅通孔（TSV）。
在一些实施方式中，附接第二半导体管芯包括将球状突起布置到接触盘上并熔化所述球状突起。在其它实施方式中，该方法包括对着光电换能器形成集成的相应的透镜。
根据本发明的一种实施方式，另外提供了一种包括第一和第二半导体管芯的设备。第一半导体管芯包括连接到成行排列的导电通孔的布置在半导体晶片的表面上的电路，并从晶片中跨越通孔的行被剪切下来，使得剪切的通孔在垂直于第一管芯的表面的第一管芯的侧面上形成相应的接触盘。第二半导体管芯包括一个或多个光电换能器，且被附接到接触盘上，以便将换能器连接到所述电路。
从结合附图的其实施方式的如下详细描述中，本发明将被更充分地理解，在附图中：
附图说明
图1A和图1B分别是根据本发明的一种实施方式的光电互连的等距视图和剖视图；
图2是示意性地示出了根据本发明的一种实施方式的用于形成光电互连的方法的流程图；
图3示出了根据本发明的一种实施方式的光学电路组件的等距视图；
图4A和图4B分别示出了根据本发明的一种实施方式的光学引擎的侧视图和后视图；
图5A和图5B是示出了根据本发明的一种实施方式的光学引擎的结构的等距视图；以及
图6是示意性地示出了根据本发明的一种实施方式的用于制造光学引擎的方法的流程图。
具体实施方式
概述
网络通信系统，例如Infiniband，可包括基于光电的连接或开关组件，例如增强型数据速率（EDR）有源光缆、EDR光学模块开关和EDR主机通道适配器（HCA）光学模块。这些光学组件包括光学引擎，光学引擎通常被视为最低等级的光学构建块，其包括接合到光电换能器阵列的光纤阵列。
光电换能器可包括，例如，产生光的激光器和检测光的光电检测器，光在通信系统的单元之间的光纤中传送。光学模块还可包括光电互连，其将来自一个集成电路芯片的控制及处理信号耦合到包括光电换能器的另一芯片。
在本文中被描述的本发明的实施方式提供了用于制造光电互连和光学引擎的改进的方法。在一些实施方式中，半导体管芯包括光电换能器例如垂直腔面发射激光器（VCSEL）和/或光电检测器（PD）等的阵列。另一半导体管芯包括辅助电路，例如互阻抗放大器（TIA）和/或激光驱动器。
包括光电换能器的管芯使用一种新的互连机构被连接到包括辅助电路的管芯：辅助电路管芯的边缘包括一行垂直的金属填充的导电通孔（“通孔”），当所述管芯从半导体晶片被切割下来时，其垂直的截面被暴露。所暴露的通孔形成沿管芯边缘的接触盘。包括光电换能器的管芯连接（例如，粘合）到这些接触盘。
这种互连方法减小了辅助电路和光电换能器之间的整体互连长度，并因此提高了性能和带宽。这种互连也减少了组件数量，并简化了光互连的光学配置和机械配置二者，从而降低了成本。
在所公开的其它实施方式中，包括光电换能器的阵列的管芯被附接到L形夹具的垂直面。包括辅助电路的管芯平行于L形夹具的水平面安装。L形夹具包括电互连，该电互连将一个管芯上的辅助电路耦合到另一管芯上的光电换能器。这种方法显著减小了辅助电路和光电换能器之间的互连长度，从而显著提高了性能和带宽。L形夹具还提供了光纤到另一管芯上的光电换能器的简单且直接的耦合。
光电互连制造
图1A和图1B分别是根据本发明的一种实施方式的光电互连的等距视图和剖视图。光互连被制造在半导体管芯上，在本例子中，该半导体管芯是硅互补型金属氧化物半导体（CMOS）逻辑芯片10。VCSEL芯片16和光电检测器（PD）芯片22被结合到芯片10的侧壁边缘28。芯片10包括例如使用电信号驱动VCSEL40的集成驱动器的辅助电路（图中未示出）、放大由PD41产生的电信号的TIA和/或任何其它合适的电路。芯片10具有20mm×20mm的典型尺寸，具有500-700μm的厚度，且如所示，相对于笛卡尔坐标轴（X,Y，Z）被定向。
在典型的生产过程中，多个管芯，例如芯片10，从半导体晶片被切割下来。芯片10的内部金属化被配置，因此如图1A所示，切割晶片暴露了在X-Z侧壁28上的导电接触通孔34的阵列，如稍后将被描述的。然后，金接触盘38在所暴露的通孔34上形成。VCSEL芯片16和PD芯片22被结合到接触盘38上。
仅仅为了概念上清晰而不受本发明的实施方式限制，图1A所示的VCSEL和PD芯片各自分别包括四个单独的VCSEL器件40和四个单独的PD器件41。VCSEL芯片16和PD芯片22二者都具有约250μm的器件到器件的间距42。光线48从VCSEL芯片16垂直于X-Z平面离开该芯片，如图1A所示。类似地，光线56垂直于X-Z平面进入光电二极管芯片22，这在图1A中示出。
图1的光互连配置是一种示例配置，其仅仅为了概念的清晰而选择。在可选的实施方式中，任何其它合适的配置可被使用。例如，在本例子中，芯片10包括硅芯片，且芯片16和22包括砷化镓（GaAs）芯片。可选地，芯片10、16和22可使用任何其它合适的基板材料制造。在本例子中，VCSEL阵列和PD阵列在单独的芯片中制造。可选地，VCSEL和PD可在同一芯片中被相互混合。任何所需数量的带有光电换能器的芯片可以所公开的方式附接到芯片10。VCSEL和PD是光电换能器的示例。在可选的实施方式中，任何其它合适的换能器类型可被使用。
图1B是根据示出的笛卡尔坐标轴的硅芯片10（如在图1A中由虚线包围的区域所示）沿Y-Z平面上的正面线100到Y-Z平面上的背面线160的截面剪切。用于制造CMOS芯片的半导体工艺被有意地重新配置，以允许在切割之后一排通孔34沿管芯10的边缘28暴露。
在传统的CMOS工艺中，金属层的多层次的堆叠110在图1B中示出。在切割之前趋近在晶片中制造的预定的管芯的侧面，锯环115被放置在该管芯区域周围，在所述管芯区域，锯片剪切晶片。图1B所示的锯环115区域定义在切割过程期间锯片剪切芯片的区域，且该区域通常不存在于最终的管芯上。
通常，传统的CMOS工艺中的管芯将终止于密封环130区域，在该密封环130区域中不允许垂直的通孔。然而，为了适应暴露的侧通孔的形成，根据本发明的实施方式，CMOS工艺被重新配置，以添加与锯环115相邻的通孔侧接触环150。通孔侧接触环包括一个区域，在该区域中，除了一个金属馈穿层120以外，不允许金属化，该金属馈穿层120使内部金属堆叠115和通孔侧接触环150内的通孔34之间的接触成为可能。以这种方式，当管芯从晶片沿锯环115通过锯、激光蚀刻或其它适当的剪切程序剪切下来时，沿面28的通孔34的阵列暴露在面28上。在一些实施方式中，金的金属层借助方法例如金沉积或镀金被布置到通孔34上，以形成金的金属盘38。
在其它实施方式中，通孔34包括镏金穿透硅通孔（TSV），其在该工艺中被使用并与图1B所示的通孔34相同地定向。镏金的TSV结构从晶片的顶侧到底侧完全横贯管芯10（在图1A或图1B中未示出）。然而，在面28上沿镏金的TSV结构的阵列切割晶片时，暴露的接触面不需要额外布置金层来形成金的接触盘。另外，可选地，通孔34可使用任何其它合适的结构或工艺来制造。
VCSEL芯片16和PD芯片22可通过许多方法附接到Si芯片10。在一些实施方式中，芯片16和22使用倒装芯片工艺被附接到芯片10。在这样的工艺的一个例子中，换能器40和41位于芯片16和22的与面28接触的侧面上。芯片16和22包括后部开口，例如，在每个光电换能器周围的GaAs的变薄的区域（图1A未示出），其被配置成提供换能器的垂直于X-Z平面的更有效的背部照射。倒装芯片附接工艺使用包括金基合金的球状突起，该球状突起首先被附接到或光电换能器芯片接触面或附接到Si焊盘38。然后，加热被用来熔化球状突起以及既电气地又机械地将光电换能器芯片附接到Si。在器件的制造或正常工作期间，金突起还吸收Si芯片和GaAs光电换能器芯片之间的温度膨胀系数上的差异。
在其它实施方式中，VCSEL芯片16和PD芯片22可通过导电胶或糊剂粘合到Si芯片10。上述用于将光电换能器芯片附接到Si芯片的侧壁的方法是为了概念上的清晰，而不是对本发明的实施方式的限制。用于将光电换能器芯片附接到Si芯片的侧壁的任何合适的方法可被使用。
在本发明的一些实施方式中，VCSEL阵列和/或PD阵列可包括集成的透镜阵列，以将光线48耦合到管芯中或将光线56耦合出管芯并进入到光纤中，该光纤被耦合到这些器件（图1A中未示出）。在其它实施方式中，任何适当配置的光互连可被形成，其直接耦合光纤和侧装式光电换能器之间的光。然而，在其它实施方式中，硅管芯的顶表面可被机械地连接到散热片。图2是示意性地示出了根据本发明的一种实施方式的用于形成上述光电互连的方法的流程图。在晶片制造步骤180中，Si晶片被制造有通孔侧接触环150。在切割步骤182中，晶片沿锯环115被切割并通过面28上的通孔34的阵列的中间。在沉积步骤184中，金的金属盘38沿芯片10的切割边缘面28沉积到暴露的通孔34上。在附接步骤186中，金基倒装芯片突起被附接到金的金属盘38。在结合步骤188中，VCSEL管芯16和/或PD管芯22被结合到突起和金的金属盘38。
L形光学引擎制造
图3示出了根据本发明的一种实施方式的光学电路组件195的等距视图。光学电路组件195包括L形光学引擎200，压盖210机械地安装在光学引擎200上。压盖安装在L形载体的垂直面的一个面上，并引导来自光带的光纤220和光电换能器之间的光，光电换能器安装在光学引擎的垂直面的相反侧上。（引擎200的结构在下面的图4A、4B、5A和5B中详细示出。）
主半导体管芯230平行于L形引擎200的第二个面安装。本文所提出的实施方式中示出的光学电路组件195的设计显著减少了主管芯230（通常为Si CMOS部件，图中未示出）上的辅助电路和光电换能器（通常是GaAs）之间的互连长度，这将在稍后被描述。本例子中的主管芯230具有20mm乘20mm的尺寸。辅助电路可包括，例如，TIA和/或用于光电换能器（即VCSEL或光电二极管）的驱动电路或任何其它合适的换能器类型。
主管芯230和包括压盖210和光纤220的光学引擎200安装在基板240上。在本实现中，多达六个光学引擎200可被安装在基板240上，以与一个主管芯230接合。使用这种方法，从光学引擎200到安装在基板240上的主管芯230的距离为约100μm，且确保了短的互连长度。基板240可包括适当的印刷电路板材料、大的硅管芯或任何其它适当的材料。上面给出的尺寸以示例的方式被选择，并且任何其它合适的尺寸可用在可选的实施方式中。
图4A和图4B分别示出了根据本发明的一种实施方式的光学引擎200的侧视图和后视图。光学引擎200包括L形夹具，L形夹具包括垂直承载板300和底部承载板310，如图4A所示。
垂直承载板和底部承载板可各自由双面的印刷电路板、硅管芯、薄塑料或任何其它适当的材料形成。垂直承载板300包括被蚀刻或钻穿该材料的孔。该孔被配置为既允许压盖210被安装在垂直承载板300的一侧上，又允许包括光电换能器的GaAs管芯320被安装在相对的侧上。焊锡突起325提供用于将光学引擎安装到基板240的表面上的相应的结合焊盘的支撑，并通过基板240中的互连允许主管芯230中的辅助电路和GaAs芯片320之间的光学引擎中的电连接。
压盖210具有被钻入到压盖的主体中的小的微通道328，微通道328允许来自光纤带（图4A中未示出）的薄的光纤220被插入到微通道中并被该压盖机械地支撑。压盖微通道328还使光纤220与垂直承载板300中的光纤孔330对准。一旦来自光纤带的光纤被插入并结合到微通道中，压盖可通过例如胶粘或通过弹簧附件结合到垂直承载板。压盖的例子是由Connected Fibers公司（乔治亚州，罗斯韦尔）生产的MT压盖。2009年1月的题为“MT压盖”的数据表通过引用被并入本文。
在一些实施方式中，垂直承载板300和底部承载板310可由相同的柔性印刷电路板形成，所述柔性印刷电路板被直接机械地折叠成L形夹具。在如图4A所示的其它实施方式中，主管芯230可被直接附接到底部承载板310，底部承载板310被配置为足够大以支撑主管芯，且其中夹具内的互连路由被配置成提供到基板240内的互连路由的电连接。在一些实施方式中，主管芯230未安装在底部承载板230上，而是直接安装到基板240，如图3所示。
图4B示出了根据本发明的一种实施方式的光学引擎200的后视图。光电换能器芯片320被附接到L形夹具的垂直承载板300。垂直承载板300包括多个孔，所述多个孔被化学地蚀刻或机械地钻穿垂直承载板300。为了概念上的清晰，穿过垂直承载板300的孔在图4B中被示出为叠加在光电换能器芯片320上，但这些孔终止在所附接的芯片320到垂直承载板300之间的交界面327处。
光纤孔330固定从安装在与芯片320（在该图中未示出）相对的侧上的压盖组件延伸的光纤220的端部。孔330被配置成使交界面327处的光纤劈裂端面与芯片320上的光电换能器360（如图4B中的虚线圆圈所示）对准。L形光学引擎200还包括压盖引导销孔350，其机械地支撑附接到压盖外壳210（图4B中未示出）的引导销340并终止在交界面327处，这将在稍后被描述。
底部承载板和垂直承载板包括互连迹线370，例如，双面印刷电路板和倒装芯片焊盘（未示出）。迹线370限定了底部承载板和垂直承载板之间的电信号的路径。在这个例子中，芯片320上的光电换能器360被配置在二维（2-D）阵列中，以便增加从芯片320到主管芯230的输入/输出（I/O）密度。
在一些实施方式中，薄的互连迹线370具有200μm的宽度，以将芯片320连接到主管芯230上的辅助电路。在其它实施方式中，迹线370可包括在底部承载板上的微突起，以允许主管芯被直接安装到底部承载板310上，如图4A所示。然而，在其它实施方式中，芯片320经由迹线370和底板的底侧上的突起325连入基板240上的路由到所述主管芯中的互连，由此，被连接到主管芯230。
图5A和图5B是示出了根据本发明的一种实施方式的光学引擎的结构的等距视图。图5A示出了包括穿过垂直承载板300形成的孔的未组装的L形光学引擎的右侧等距视图，垂直承载板300附接到底部承载板310。压盖210包括来自光纤带（未示出）的八根光纤220，八根光纤220穿过压盖中的八个孔被装入，并被插入到垂直承载板300中的光纤孔330中。
压盖210还包括引导销340，引导销340通过引导销孔350被装入并在附接之后在垂直承载板300内提供对压盖的机械支撑。光纤220和从压盖外壳延伸的引导销340的长度被配置，以便在插入及安装到垂直承载板300中之后不延伸超过边缘327。图5A的配置仅仅为了概念上的清晰而被示出，且不对本发明的实施方式做任何限制。在可选的实施方式中，任何其它合适的配置可被使用。
图5B示出了未组装的L形光学引擎的左侧等距视图。因为光纤220和引导销340的放置未延伸超过边缘327，所以芯片320上的光电换能器360的2-D间距被配置为在芯片320的附接之后使换能器360与光纤孔330中的光纤220的劈裂边缘精确地自对准。
垂直承载板的高度由芯片320上的光电换能器的阵列大小确定。包括在一排光电检测器器件上方的一排VCSEL器件的芯片320具有500μm的高度。在12个器件的VCSEL/PD阵列（未示出）中，芯片的长度是约3200μm。对于图5B所示的包括四个器件的VCSEL/PD阵列，芯片的长度是约1200μm。通常，垂直承载板的厚度为约0.1mm。
这种配置允许光电换能器和穿过安装在垂直承载板300上的压盖的微通道装入的光纤之间的光的自对准耦合。以上的尺寸仅仅通过示例的方式给出，且任何其它合适的尺寸可在可选的实施方式中使用。
在一些实施方式中，光电换能器包括在GaAs芯片320中形成的各个集成透镜。在其它实施方式中，光纤220包括透镜，在光纤插入以及组装在压盖和垂直承载板内之前，所述透镜在每根光纤的边缘上形成。在一些实施方式中，透镜被集成到光纤孔330并嵌入在垂直承载板内。在其它实施方式中，垂直承载板的高度可被配置为允许光电换能器管芯和主管芯二者安装在垂直承载板的例如相同的面上。
图4A、4B、5A和5B所示的机械配置是示例配置，其仅仅为了概念上的清晰而被示出。在可选的实施方式中，可以使用任何其它配置，其中，换能器管芯安装在L形夹具的一个面上，且辅助电路管芯平行于该夹具的另一面安装。
图6是示意性地示出了根据本发明的一种实施方式的用于制造光学引擎的方法的流程图。在制造步骤400中，底部承载板310和垂直承载板300被制造，其被用于形成光学引擎200。在附接步骤410中，光纤带被附接到压盖210，其中光纤220穿过在压盖的外壳中预先形成的微通道328被装入并被安装于在压盖的外壳中预先形成的微通道328中。在结合步骤420中，压盖210和来自光纤带的光纤220使用引导销340被结合到垂直承载板300，以将压盖固定在适当的位置。
在第一结合步骤430中，光电换能器芯片320在与压盖210相对的侧上结合到垂直承载板300，完成了光学引擎200的组装。在第二结合步骤440中，主管芯230被结合到基板240。在第三结合步骤450中，光学引擎200然后被结合到基板240上，以完成光学电路组件195。
虽然本文所描述的实施方式主要涉及光电互连和光学引擎的制造，但是本文所描述的方法也可用在其它应用中，其中需要包括与光电换能器芯片自对准的光纤的集成的光电互连或集成的光学引擎用于不同光学系统应用。
因此，将理解，上面所描述的实施方式通过示例的方式被引用，并且本发明不限于在上文已特别示出和描述的内容。相反，本发明的范围包括上文所描述的各种特征的组合和子组合二者以及其变化和修改，本领域技术人员在阅读前面的描述时，所述变化和修改将发生，并且所述变化和修改在现有技术中未公开。在本专利申请中通过引用并入的文件将被认为是本申请的不可分割的部分，除了在这些被并入的文件中以一种与在本说明书中明确地或隐含地做出的定义冲突的方式被定义的任何术语之外，只有本说明书中的定义应被考虑。

Claims (12)

1.一种用于制造光互连的方法，所述方法包括：
生产半导体晶片，所述半导体晶片包括多个第一管芯，每个第一管芯包括布置在所述晶片的表面上并连接到成行排列的导电通孔的电路；
通过跨越所述通孔的行剪切所述晶片而切割所述多个第一管芯，使得在每个第一管芯中，所剪切的通孔在垂直于所述表面的所述第一管芯的侧面上形成相应的接触盘；以及
将包括一个或多个光电换能器的第二半导体管芯附接到所述接触盘，以便将所述换能器连接到所述电路。
2.根据权利要求1所述的方法，其中生产所述晶片包括在侧接触环中形成所述导电通孔，所述侧接触环包围所述第一管芯，并且其中切割所述第一管芯包括沿每个第一管芯的所述侧面暴露所述通孔的横截面。
3.根据权利要求1所述的方法，还包括在所述接触盘上布置金的金属层。
4.根据权利要求1所述的方法，其中所述导电通孔包括镏金穿透硅通孔（TSV）。
5.根据权利要求1所述的方法，其中附接所述第二半导体管芯包括将球状突起布置在所述接触盘上并熔化所述球状突起。
6.根据权利要求1所述的方法，还包括对着所述光电换能器形成集成的各个透镜。
7.一种设备，包括：
第一半导体管芯，其包括连接到成行排列的布置在半导体晶片的表面上的导电通孔的电路，并且所述第一半导体管芯从所述晶片跨越一排所述通孔被剪切下来，使得所剪切的通孔在垂直于所述第一管芯的表面的所述第一管芯的侧面上形成相应的接触盘；以及
第二半导体管芯，其包括一个或多个光电换能器，且所述第二半导体管芯被附接到所述接触盘上，以便将所述换能器连接到所述电路。
8.根据权利要求7所述的设备，其中所述导电通孔位于侧接触环中，所述侧接触环在所述第一管芯从所述晶片被剪切下来前包围所述第一管芯，使得当所述第一管芯从所述晶片被剪切下来时所述通孔的横截面沿所述第一管芯的所述侧面暴露。
9.根据权利要求7所述的设备，还包括布置在所述接触盘上的金的金属层。
10.根据权利要求7所述的设备，其中所述导电通孔包括镏金穿透硅通孔（TSV）。
11.根据权利要求7所述的设备，其中所述第二半导体管芯使用放置在所述接触盘上并被熔化的球状突起被附接到所述第一管芯。
12.根据权利要求7所述的设备，还包括对着所述光电换能器形成的相应的集成的透镜。
CN201310024138.0A 2012-03-14 2013-01-23 具有侧装式换能器的集成的光电互连 Active CN103311177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/419,447 2012-03-14
US13/419,447 US8871570B2 (en) 2012-03-14 2012-03-14 Method of fabricating integrated optoelectronic interconnects with side mounted transducer

Publications (2)

Publication Number Publication Date
CN103311177A true CN103311177A (zh) 2013-09-18
CN103311177B CN103311177B (zh) 2015-08-05

Family

ID=49136242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024138.0A Active CN103311177B (zh) 2012-03-14 2013-01-23 具有侧装式换能器的集成的光电互连

Country Status (2)

Country Link
US (1) US8871570B2 (zh)
CN (1) CN103311177B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887400A (zh) * 2016-09-27 2018-04-06 日本奥兰若株式会社 光组件和光模块
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN110677995A (zh) * 2019-09-11 2020-01-10 无锡江南计算技术研究所 一种高速光电混合互连通道阶梯阻抗设计方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016069620A1 (en) * 2014-10-27 2016-05-06 Coriant Advanced Technology, LLC Photonic interface for electronic circuit
US9704830B1 (en) 2016-01-13 2017-07-11 International Business Machines Corporation Semiconductor structure and method of making
US10025033B2 (en) 2016-03-01 2018-07-17 Advanced Semiconductor Engineering, Inc. Optical fiber structure, optical communication apparatus and manufacturing process for manufacturing the same
US20190121041A1 (en) * 2016-03-28 2019-04-25 Intel IP Corporation Optical fiber connection on package edge
US10241264B2 (en) 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US10222555B2 (en) 2017-01-10 2019-03-05 International Business Machines Corporation Integrated optoelectronic chip and lens array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988759A (zh) * 2006-12-14 2007-06-27 武汉海博光技术有限公司 光纤网络互连层eo－pcb板及制作方法
CN101907753A (zh) * 2009-06-03 2010-12-08 中国科学院微电子研究所 一种多路并行光电模块装配方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130343A (en) 1977-02-22 1978-12-19 Bell Telephone Laboratories, Incorporated Coupling arrangements between a light-emitting diode and an optical fiber waveguide and between an optical fiber waveguide and a semiconductor optical detector
US4337759A (en) 1979-10-10 1982-07-06 John M. Popovich Radiant energy concentration by optical total internal reflection
US4703984A (en) 1985-10-28 1987-11-03 Burroughs Corporation Flexible access connector with miniature slotted pads
US5073003A (en) 1988-12-23 1991-12-17 At&T Bell Laboratories Optoelectronic device package method and apparatus
US4979787A (en) 1990-01-12 1990-12-25 Pco, Inc. Optical-electronic interface module
US5404869A (en) 1992-04-16 1995-04-11 Tir Technologies, Inc. Faceted totally internally reflecting lens with individually curved faces on facets
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JP3150070B2 (ja) 1996-09-30 2001-03-26 日本電気株式会社 受光モジュール及びその製造方法
JPH10300979A (ja) 1997-04-23 1998-11-13 Oki Electric Ind Co Ltd 光伝送路結合方法及び光伝送路結合装置並びに光軸セルフアライメント用治具
US6318909B1 (en) 1999-02-11 2001-11-20 Agilent Technologies, Inc. Integrated packaging system for optical communications devices that provides automatic alignment with optical fibers
US6243508B1 (en) 1999-06-01 2001-06-05 Picolight Incorporated Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide
JP2001174671A (ja) 1999-12-16 2001-06-29 Japan Aviation Electronics Industry Ltd 光素子モジュール
US6456766B1 (en) 2000-02-01 2002-09-24 Cornell Research Foundation Inc. Optoelectronic packaging
US6697399B2 (en) 2000-05-26 2004-02-24 The Furukawa Electric Co., Ltd. Semiconductor laser module with peltier module for regulating a temperature of a semiconductor laser chip
JP3598994B2 (ja) 2000-07-10 2004-12-08 セイコーエプソン株式会社 電気光学装置の製造方法
US6567574B1 (en) 2000-10-06 2003-05-20 Omm, Inc. Modular three-dimensional optical switch
US6721187B2 (en) 2001-03-16 2004-04-13 International Business Machines Corporation Multi-layered high density connections
US6635866B2 (en) 2001-04-19 2003-10-21 Internation Business Machines Corporation Multi-functional fiber optic coupler
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US7040814B2 (en) 2001-10-15 2006-05-09 The Furukawa Electric Co., Ltd. Functional optical module
US6817782B2 (en) 2002-02-15 2004-11-16 Finisar Corporation Optical module with simplex port cap EMI shield
JP2006506657A (ja) 2002-03-14 2006-02-23 エスエーイー・マグネティクス（エイチ・ケイ）リミテッド 光ファイバーとの半導体装置の能動的光学整合のための一体化プラットホーム
US20040021214A1 (en) 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
JP3883901B2 (ja) 2002-04-23 2007-02-21 三菱電機株式会社 光路変換デバイスおよびその製造方法
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US6841739B2 (en) 2002-07-31 2005-01-11 Motorola, Inc. Flexible circuit board having electrical resistance heater trace
DE10308855A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
US20040184727A1 (en) 2003-03-18 2004-09-23 Ying-Moh Liu Integrated optical fiber collimator
JP4543772B2 (ja) 2003-09-19 2010-09-15 セイコーエプソン株式会社 電気光学装置および電子機器
TWI259564B (en) * 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
AU2003272062A1 (en) 2003-10-15 2005-04-27 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
US7230334B2 (en) 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
JP2006332648A (ja) 2005-05-20 2006-12-07 Sumitomo Electric Ind Ltd フレキシブル基板を用いた多ピン同軸モジュールと回路基板の結線構造
US7515415B2 (en) 2006-02-02 2009-04-07 Sun Microsystems, Inc. Embedded microchannel cooling package for a central processor unit
US7350985B2 (en) 2006-03-24 2008-04-01 Honeywell Federal Manufacturing & Technologies, Llc Miniature MT optical assembly (MMTOA)
US7265719B1 (en) 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
US7734184B2 (en) 2006-08-04 2010-06-08 Finisar Corporation Optical transceiver module having an active linear optoelectronic device
KR100871693B1 (ko) * 2006-11-30 2008-12-05 삼성전자주식회사 반도체 칩 및 그의 제조 방법
US7887243B2 (en) 2007-03-16 2011-02-15 Honeywell Federal Manufacturing & Technologies, Llc Miniature mechanical transfer optical coupler
WO2008142777A1 (ja) 2007-05-22 2008-11-27 Fujikura Ltd. 光路変換素子
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP5102550B2 (ja) 2007-07-13 2012-12-19 富士通コンポーネント株式会社 光導波路保持部材及び光トランシーバ
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US9620934B2 (en) 2010-08-31 2017-04-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Flip-chip assembly comprising an array of vertical cavity surface emitting lasers (VCSELs)
JP5522088B2 (ja) 2011-03-02 2014-06-18 日立金属株式会社 光電気伝送モジュール
US8315287B1 (en) 2011-05-03 2012-11-20 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive lens, and a method for making the device
US8537643B2 (en) * 2011-11-25 2013-09-17 Sae Magnetics (H.K.) Ltd. Light source chip and a thermally assisted head with the same, and manufacturing methods thereof
US8770855B2 (en) 2011-12-16 2014-07-08 Xyratex Technology Limited Optical connector assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988759A (zh) * 2006-12-14 2007-06-27 武汉海博光技术有限公司 光纤网络互连层eo－pcb板及制作方法
CN101907753A (zh) * 2009-06-03 2010-12-08 中国科学院微电子研究所 一种多路并行光电模块装配方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887400A (zh) * 2016-09-27 2018-04-06 日本奥兰若株式会社 光组件和光模块
CN107887400B (zh) * 2016-09-27 2021-05-25 日本朗美通株式会社 光组件和光模块
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN110677995A (zh) * 2019-09-11 2020-01-10 无锡江南计算技术研究所 一种高速光电混合互连通道阶梯阻抗设计方法

Also Published As

Publication number Publication date
US20130241050A1 (en) 2013-09-19
CN103311177B (zh) 2015-08-05
US8871570B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
CN103311177B (zh) 具有侧装式换能器的集成的光电互连
US20180372968A1 (en) Wafer-level integrated opto-electronic module
JP4425936B2 (ja) 光モジュール
KR100704390B1 (ko) 인터페이스 모듈을 갖춘 대규모 집적회로 패키지와 이패키지에 사용되는 전송라인 헤더
US7118293B2 (en) Optical module and manufacturing method of the same, optical communication device, opto-electrical hybrid integrated circuit, circuit board, and electronic apparatus
US6953291B2 (en) Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection
US6203212B1 (en) Optical subassembly for use in fiber optic data transmission and reception
TW569051B (en) Package article for removably accepting a fiber optic cable and method for using same
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
CN102692685B (zh) 光电模块
JP5777355B2 (ja) システム及び方法
US20030007754A1 (en) Optical waveguide transmitter-receiver module
US20060078248A1 (en) Structure and method for mounting LSI package onto photoelectric wiring board, information processing apparatus, optical interface, and photoelectric wiring board
US6456767B2 (en) Optical waveguide transmitter-receiver module
US20090148096A1 (en) Optical interconnection device
JP2006023777A (ja) 光モジュール、光通信装置、光電気混載集積回路、回路基板、電子機器
CN203299421U (zh) 使用l形夹具的光电互连设备
EP1930758A1 (en) Optical cable and transmitting/receiving sub-assembly
US6693304B2 (en) Laminated lead frame, and optical communication module and method of manufacturing the same
JPH09186348A (ja) 半導体モジュール
JP2010078806A (ja) 光モジュール、光伝送装置及び面型光素子
JP2007057976A (ja) 光モジュール
JP2005525587A (ja) 光信号を回折および減衰させる方法
KR100816063B1 (ko) 수동 정렬된 광결합 장치 및 그 제작방법
KR20150067009A (ko) 수동광정렬을 위한 결합구조를 갖는 광커넥터리셉터클 및 이를 포함하는 광커넥터어셈블리, 광전송부재커넥터모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Israel Yuekeni Mourinho

Patentee after: Mellanox Technologies Ltd.

Address before: Israel Yuekeni Mourinho

Patentee before: Mellanox Technologies Ltd.