CN103311113A - 栅极的形成方法 - Google Patents

栅极的形成方法 Download PDF

Info

Publication number
CN103311113A
CN103311113A CN201310258301XA CN201310258301A CN103311113A CN 103311113 A CN103311113 A CN 103311113A CN 201310258301X A CN201310258301X A CN 201310258301XA CN 201310258301 A CN201310258301 A CN 201310258301A CN 103311113 A CN103311113 A CN 103311113A
Authority
CN
China
Prior art keywords
mask layer
grid
formation method
layer
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310258301XA
Other languages
English (en)
Other versions
CN103311113B (zh
Inventor
徐莹
周飞
周维
魏峥颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310258301.XA priority Critical patent/CN103311113B/zh
Publication of CN103311113A publication Critical patent/CN103311113A/zh
Application granted granted Critical
Publication of CN103311113B publication Critical patent/CN103311113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提出一种栅极的形成方法，在对多晶硅层进行预注入之后，先形成较薄且较为致密的第一掩膜层，再形成较为疏松的第二掩膜层，接着再进行刻蚀，由于预注入之后，残留在多晶硅层表面的离子会渗透出第一掩膜层与第二掩膜层，避免离子在多晶硅层和第一掩膜层的交界处形成团聚空洞，使后续刻蚀正常进行，从而避免对半导体衬底造成损伤。

Description

栅极的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种栅极的形成方法。
背景技术
目前55nm技术中为了减小栅极厚度采用了栅极预注入技术，预注入技术常用于N型器件区域。因此会造成N型与P型区域表面特性差异加大。为了减少该种差异对工艺的影响，通常采用对该种表面特性差异不敏感的PEOX（PlasmaEnhanced Oxide，电浆增强型二氧化硅）作为栅极刻蚀的硬掩膜层。但由于PEOX相对致密，生长环境的真空度较高，在生长的过程中容易出现预注入离子析出现象，在后续刻蚀形成栅极时会造成损伤。
具体的，请参考图1a～1c，现有技术栅极的形成方法包括步骤：提供半导体衬底10，所述半导体衬底10中设有浅沟槽隔离11，在所述半导体衬底10上依次形成栅氧化层21、多晶硅层22；对所述多晶硅层22进行预注入，注入离子30；接着，在所述多晶硅层22表面形成硬掩膜层40；接着，刻蚀所述硬掩膜层40、多晶硅层22以及栅氧化层21形成栅极。
然而，由于现有技术中所述硬掩膜层40材质为PEOX，正如上文所说，所述硬掩膜层40在其生长过程中会使离子30在所述硬掩膜层40与所述多晶硅层22的交界处形成团聚空洞31，如图1b所示，这些团聚空洞31会造成刻蚀率的不同，从而经过刻蚀后会逐级传递到半导体衬底10的表面，造成半导体衬底10存在损伤41，如图1c所示。
因此，如何解决离子团聚空洞，避免刻蚀对半导体衬底形成的损伤成为本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种栅极的形成方法能够避免离子形成团聚空洞，
为了实现上述目的，本发明提出一种栅极的形成方法，包括步骤：
提供半导体衬底；
在半导体衬底上依次形成栅介质层、多晶硅层；
对所述多晶硅层进行预注入；
在所述多晶硅层表面依次形成第一掩膜层及第二掩膜层，所述第一掩膜层比第二掩膜层致密；
依次刻蚀所述第二掩膜层、第一掩膜层、多晶硅层以及栅介质层形成栅极。
进一步的，所述第二掩膜层材质为低温氧化物。
进一步的，所述第二掩膜层由四乙氧基硅烷和臭氧反应形成。
进一步的，所述第二掩膜层采用负压化学气相沉淀工艺形成。
进一步的，所述第二掩膜层的形成温度范围是150℃～250℃，压力范围是30torr～50torr。
进一步的，所述第二掩膜层的厚度范围为250埃～350埃。
进一步的，所述第一掩膜层材质为电浆增强型二氧化硅。
进一步的，所述第一掩膜层由硅烷与一氧化二氮反应形成。
进一步的，所述第一掩膜层采用等离子体加强的化学气相沉淀工艺形成。
进一步的，所述第一掩膜层的形成温度范围是350℃～450℃，压力范围是5torr～15torr。
进一步的，所述第一掩膜层的厚度范围为50埃～150埃。
进一步的，所述半导体衬底设有浅沟槽隔离。
与现有技术相比，本发明的有益效果主要体现在：在对多晶硅层进行预注入之后，先形成较薄且较为致密的第一掩膜层，再形成较为疏松的第二掩膜层，接着再进行刻蚀，由于预注入之后，残留在多晶硅层表面的离子会渗透出第一掩膜层与第二掩膜层的表面，避免离子在多晶硅层和第一掩膜层的交界处形成团聚空洞，从而能够使后续刻蚀正常进行，避免对半导体衬底造成损伤。
附图说明
图1a至图1c为现有技术中栅极的形成方法的结构示意图；
图2为本发明一实施例中栅极的形成方法的流程图；
图3a至图3c为本发明一实施例中栅极的形成方法的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的栅极的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例栅极的形成方法中，包括：
执行步骤S100：提供半导体衬底100；所述半导体衬底100中设有浅沟槽隔离110，如图3a所示；
执行步骤S200：在半导体衬底100上依次形成栅介质层210、多晶硅层220；其中，所述栅介质层210可以为栅氧化层，如图3a所示；
执行步骤S300：对所述多晶硅层300进行预注入；所述预注入常用于N型器件区域，本实施例中，可以采用等离子体预注入多晶硅层220内，使离子300注入于所述多晶硅层220内，如图3a所示；
执行步骤S400：在所述多晶硅层220表面依次形成第一掩膜层410及第二掩膜层420，所述第一掩膜层410比第二掩膜层420致密，如图3b所示；本实施例中，所述第一掩膜层420材质为电浆增强型二氧化硅（PEOX），所述第二掩膜层420材质为低温氧化物（LTO）；
其中，所述第一掩膜层410采用加强的等离子体化学气相沉淀工艺形成，其所需原料为硅烷与一氧化二氮，所述第一掩膜层410的形成温度范围是350℃～450℃，例如是300℃，压力范围是5torr～15torr，例如是10torr；所述第一掩膜层410的厚度范围为50埃～150埃，例如是100埃；所述第二掩膜层420采用负压化学气相沉淀工艺形成，其所需原料为四乙氧基硅烷和臭氧，所述第二掩膜层420的形成温度范围是150℃～250℃，例如是200℃，压力范围是30torr～50torr，例如是40torr；所述第二掩膜层420的厚度范围为250埃～350埃，例如是300埃；由于形成第二掩膜层420时的温度低于形成第一掩膜层410时的温度并且形成第二掩膜层420时的压力高于形成第一掩膜层410时的压力，因此所述第一掩膜层410比第二掩膜层420更加致密；
需要指出的是，发明人尝试仅使用较为疏松的第二掩膜层420作为掩膜，然而由于所述第二掩膜层420的均匀生长性能不好，对生长表面选择性较高，并且其表面覆盖率不佳，而预注入造成所述多晶硅层220的表面存在差异，因此会造成形成在所述多晶硅层220表面的第二掩膜层420有差异，对后续刻蚀造成一定不良的影响；因此先在所述多晶硅层220的表面形成对这种差异不敏感又具有良好的表面覆盖率的第一掩膜层410，以克服上述问题，接着在第一掩膜层410表面形成较为疏松的第二掩膜层420，由于所述第一掩膜层410厚度为100埃，而第二掩膜层420厚度为300埃，因而离子300能够透过较薄的第一掩膜层410同时也能透过疏松的第二掩膜层420完全渗透出，从而避免离子300在多晶硅层220和第一掩膜层410的交界处形成团聚空洞，如图3b所示；
执行步骤S500：依次刻蚀所述第二掩膜层420、第一掩膜层410、多晶硅层220以及栅介质层210形成栅极，如图3c所示；
其中，刻蚀包括在所述第二掩膜层420表面涂覆图案化的光阻层（图未示），并以所述图案化的光阻层作为掩膜依次刻蚀第二掩膜层420、第一掩膜层410、多晶硅层220以及栅介质层210形成栅极，刻蚀工艺停止于所述半导体衬底100表面。
综上，在本发明实施例提供的栅极的形成方法中，在对多晶硅层220进行预注入之后，先形成较为致密的第一掩膜层410，再形成较为疏松的第二掩膜层420，接着再进行刻蚀，由于预注入之后，残留在多晶硅层220表面的离子300会渗透出并能均匀的分布在第一掩膜层410与第二掩膜层420内部，避免离子300形成团聚空洞，使后续刻蚀正常进行，从而避免了对半导体衬底100造成损伤。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种栅极的形成方法，包括步骤：
提供半导体衬底；
在半导体衬底上依次形成栅介质层、多晶硅层；
对所述多晶硅层进行预注入；
在所述多晶硅层表面依次形成第一掩膜层及第二掩膜层，所述第一掩膜层比第二掩膜层致密；
依次刻蚀所述第二掩膜层、第一掩膜层、多晶硅层以及栅介质层形成栅极。
2.如权利要求1所述的栅极的形成方法，其特征在于，所述第二掩膜层材质为低温氧化物。
3.如权利要求2所述的栅极的形成方法，其特征在于，所述第二掩膜层由四乙氧基硅烷和臭氧反应形成。
4.如权利要求3所述的栅极的形成方法，其特征在于，所述第二掩膜层采用负压化学气相沉淀工艺形成。
5.如权利要求4所述的栅极的形成方法，其特征在于，所述第二掩膜层的形成温度范围是150℃～250℃，压力范围是30torr～50torr。
6.如权利要求5所述的栅极的形成方法，其特征在于，所述第二掩膜层的厚度范围为250埃～350埃。
7.如权利要求1所述的栅极的形成方法，其特征在于，所述第一掩膜层材质为电浆增强型二氧化硅。
8.如权利要求7所述的栅极的形成方法，其特征在于，所述第一掩膜层由硅烷与一氧化二氮反应形成。
9.如权利要求8所述的栅极的形成方法，其特征在于，所述第一掩膜层采用加强的等离子体化学气相沉淀工艺形成。
10.如权利要求9所述的栅极的形成方法，其特征在于，所述第一掩膜层的形成温度范围是350℃～450℃，压力范围是5torr～15torr。
11.如权利要求10所述的栅极的形成方法，其特征在于，所述第一掩膜层的厚度范围为50埃～150埃。
12.如权利要求1所述的栅极的形成方法，其特征在于，所述半导体衬底中有浅沟槽隔离。
CN201310258301.XA 2013-06-26 2013-06-26 栅极的形成方法 Active CN103311113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310258301.XA CN103311113B (zh) 2013-06-26 2013-06-26 栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310258301.XA CN103311113B (zh) 2013-06-26 2013-06-26 栅极的形成方法

Publications (2)

Publication Number Publication Date
CN103311113A true CN103311113A (zh) 2013-09-18
CN103311113B CN103311113B (zh) 2016-06-29

Family

ID=49136196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310258301.XA Active CN103311113B (zh) 2013-06-26 2013-06-26 栅极的形成方法

Country Status (1)

Country Link
CN (1) CN103311113B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060019419A1 (en) * 2004-07-21 2006-01-26 Hyun-Beom Shin Method of detecting a defect in a simiconductor device
CN101079380A (zh) * 2006-05-24 2007-11-28 国际商业机器公司 半导体结构及其制造方法
US20080064176A1 (en) * 2006-09-12 2008-03-13 Pei-Yu Chou Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US20090081836A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Method of forming cmos with si:c source/drain by laser melting and recrystallization
US20100237416A1 (en) * 2009-03-17 2010-09-23 Alpha & Omega Semiconductor Incorporated Bottom-drain ldmos power mosfet structure having a top drain strap

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060019419A1 (en) * 2004-07-21 2006-01-26 Hyun-Beom Shin Method of detecting a defect in a simiconductor device
CN101079380A (zh) * 2006-05-24 2007-11-28 国际商业机器公司 半导体结构及其制造方法
US20080064176A1 (en) * 2006-09-12 2008-03-13 Pei-Yu Chou Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US20090081836A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Method of forming cmos with si:c source/drain by laser melting and recrystallization
US20100237416A1 (en) * 2009-03-17 2010-09-23 Alpha & Omega Semiconductor Incorporated Bottom-drain ldmos power mosfet structure having a top drain strap

Also Published As

Publication number Publication date
CN103311113B (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
US9991116B1 (en) Method for forming high aspect ratio patterning structure
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN101770974B (zh) 浅沟槽隔离结构的制造方法
WO2012126268A1 (zh) 一种薄膜填充方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103632943A (zh) 半导体器件制造方法
CN102468128A (zh) 深沟槽多晶硅形成方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104091779A (zh) 形成浅沟槽隔离结构的方法
CN102034704A (zh) 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法
CN101989576A (zh) 半导体器件的制作方法
CN103021925A (zh) Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法
CN101154573A (zh) 半导体器件的栅极制造方法
CN103531476B (zh) 半导体器件制造方法
CN103311113A (zh) 栅极的形成方法
CN103531454B (zh) 半导体器件制造方法
CN102117760A (zh) 用于形成特殊浅沟槽隔离的湿法刻蚀工艺方法
CN102005379B (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN106501899B (zh) 一种二氧化硅的刻蚀方法
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN103441069B (zh) 改善有源区损伤的方法
CN101452905B (zh) 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
CN101740386B (zh) 闪存存储器的制作方法
CN102376619B (zh) 以ono作为硬质掩膜层形成浅沟槽结构的方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant