CN103299421A - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN103299421A
CN103299421A CN2012800050419A CN201280005041A CN103299421A CN 103299421 A CN103299421 A CN 103299421A CN 2012800050419 A CN2012800050419 A CN 2012800050419A CN 201280005041 A CN201280005041 A CN 201280005041A CN 103299421 A CN103299421 A CN 103299421A
Authority
CN
China
Prior art keywords
peristome
scolding tin
nut sleeve
insulated substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800050419A
Other languages
English (en)
Other versions
CN103299421B (zh
Inventor
小平悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103299421A publication Critical patent/CN103299421A/zh
Application granted granted Critical
Publication of CN103299421B publication Critical patent/CN103299421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件，在螺母套（8）的侧面形成第一突起部（10）。相对于螺母套（8）的插入方向，在第一突起部（10）的插入方向前方和插入方向后方附加第一、第二楔形体（10a、10b）。通过将第一突起部（10）的插入方向后方的楔形体（10b）压接于树脂盒（6）内的分隔板（6b）的开口部（7a），使螺母套（8）嵌合于树脂盒（6）。由此，能够使螺母套（8）的螺母（15）与独立端子（5）的安装孔（16）以高精度对位。另外，通过在树脂盒（6）的开口部（7a）入口设置第二突起部（11），并将螺母套（8）的后端部上表面压接于该第二突起部（11），能够更可靠地进行螺母套（8）与树脂盒（6）的固定。

Description

半导体器件和半导体器件的制造方法
技术领域
本发明涉及具有螺母套和独立端子的半导体器件和半导体器件的制造方法。
背景技术
近年来，在IGBT模块的安装中，集成密度的高密度化持续发展，在将封装的外部导出端子向带导电图案的绝缘基板安装时，要求外部导出端子和带导电图案的绝缘基板的接合强度以及接合部的可靠性。另外，在将封装的外部导出端子向形成有导电图案（电路图案）的绝缘基板（下面令其为带导电图案的绝缘基板）安装时，也进一步要求外部导出端子的配置相关的位置精度。
该IGBT模块为向散热基底板上安装带导电图案的绝缘基板并向该带导电图案的绝缘基板上焊接外部导出端子和半导体芯片的结构。作为向带导电图案的绝缘基板的导电图案上焊接的外部导出端子，多使用未固定于树脂盒的独立端子。另外，在将外部配线和独立端子电连接的情况下，使用由螺母嵌合于螺母承受部（支承部）而得的树脂体形成的螺母套（例如，参照下述专利文献1～3。）。
接着，对现有的IGBT模块的结构进行说明。图12是表示现有的IGBT模块的结构的说明图。图12（a）是从上表面观察现有的IGBT模块500的主要部分平面图。图12（b）是以X－X线将图12（a）的IGBT模块500切断并从与X－X线正交的箭头方向观察的主要部分侧截面图。在IGBT模块和构成IGBT模块的各部件中，上表面是树脂盒侧，下表面是散热基底板侧。
图13是表示图12的螺母套的结构的说明图。图13（a）是从上表面观察螺母套58的主要部分平面图。图13（b）是从与X－X线正交的箭头P方向观察图13（a）的螺母套58的侧面的主要部分侧面图。图13（c）是设置于螺母套58的两侧面的突起部60的放大立体图。图14是表示与带导电图案的绝缘基板焊接的独立端子的主要部分的截面图。该图14是从与X－X线平行的箭头K方向观察图12所示的IGBT模块500的侧面的截面图。
在现有的IGBT模块500的组装中，首先，向散热基底板51上焊接带导电图案的绝缘基板53，之后将独立端子55焊在该带导电图案的绝缘基板53的导电图案。接着，以独立端子55的上表面露出于树脂盒56的外侧的方式将树脂盒56覆盖上，将该树脂盒56的侧壁56a的下部粘接在散热基底板51的周缘。然后，以从形成于树脂盒56的开口部57钻至独立端子55之下的方式插入设置螺母套58（以下令其为插入设置）。该开口部57形成于侧壁56a和树脂盒56内的分隔板62。螺母套58是在设置于上表面的螺母承受部58c嵌合有螺母58a的树脂体且形成为长方体（棒状）。被嵌合于螺母承受部58c的螺母58a，能够在螺母承受部58c内沿上下方向移动。
如图14所示，独立端子55形成为颠倒U字的截面形状，在露出于树脂盒56的外侧的上部（U字底部）形成有向外部配线安装的安装孔55a。另外，独立端子55的两个脚（U字的开口端部）焊接于带导电图案的绝缘基板53。另外，控制端子65也焊接于带导电图案的绝缘基板53。
以将螺母套58钻进该独立端子55的U字状孔内且螺母58a位于形成于独立端子55的安装孔55a的正下方的方式配置螺母套58。构造为在与螺母套58的X－X线平行的侧面58b设有用于将螺母套58固定于树脂盒56的突起部60，由于该突起部60，螺母套58不能从树脂盒56脱落。
如图13（c）所示，该突起部60的构造为在以箭头N表示的螺母套58的插入方向带有楔形体61的梯形柱状，且容易进行向树脂盒56的插入设置。另外，该突起部60的大小是底部为数mm、突起部60的高度为0.1mm的等级。突起部60的底部是与螺母套58的侧面58b相接的部分，突起部60的高度是从螺母套58的侧面58b向与该侧面58b垂直的方向突出的长度。
现有技术文献
专利文献
专利文献1：（日本）特开2008－091787号公报
专利文献2：美国专利第6597585号说明书
专利文献3：（日本）实开平5－15445号公报
发明内容
发明要解决的技术问题
但是，如图13（c）所示，在现有的螺母套58中，突起部60的后端面60a相对于螺母套58的侧面58b垂直。突起部60的后端面60a是螺母套58的插入方向后方的面，且是带有楔形体61的面的相反侧的面。因此，将螺母套58嵌合于树脂盒56之后，在突起部60的后端面60a和分隔板62的壁面62a之间会形成0.3mm程度的间隙T，螺母套58不能以不偏离规定位置的方式固定于树脂盒56上。
因此，在突起部60的后端面60a和分隔板62的壁面62a之间存在间隙T的情况下，螺母套58向插入方向后方（插入方向的相反侧）移动，难以进行螺母套58的螺母58a和独立端子55的安装孔55a的对位。由此，难以用自动设备进行用螺栓固定外部配线（未图示）和独立端子55的作业。
为了解决上述现有技术的问题点，本发明的目的在于，提供一种半导体器件（装置）和半导体器件的制造方法，其能够使埋入螺母套的螺母的位置和设置于独立端子的安装孔的位置高精度地一致（对齐）。
用于解决技术问题的技术手段
为了解决上述课题，实现本发明的目的，本发明提供一种半导体器件，其具有下面的特征。在绝缘基板上形成有导电图案。在绝缘基板的上述导电图案焊接有作为外部导出端子的独立端子。以上述独立端子的上表面露出的方式，在上述带导电图案的绝缘基板覆盖有盒。在上述盒的侧面设有开口部。螺母套以从上述开口部钻进上述独立端子中的方式插入而将上述独立端子固定。在上述螺母套的侧面，在插入上述螺母套的方向的前方和后方分别形成有带有楔形体的第一突起部。上述第一突起部后方的上述楔形体部位压接于上述开口部的侧壁面。
另外，本发明的半导体器件也可以是在上述发明中，在上述开口部的侧壁面形成有上述绝缘基板侧变宽的台阶，在该台阶面形成有第二突起部，上述螺母套的后端部压接于该第二突起部。
另外，本发明的半导体器件也可以是在上述发明中，上述螺母套是埋入有固定上述独立端子和外部配线的螺母的树脂体。
另外，为了解决上述课题，实现本发明的目的，本发明提供一种半导体器件的制造方法，其具有下面的特征。首先，将第一焊接治具（夹具）载置于散热基底板，将第一焊锡载置于上述第一焊接治具的第一开口部，之后将形成有导电图案的绝缘基板载置在上述第一焊锡上。接着，将第二焊接治具载置于上述第一焊接治具的上述第一开口部，将第二焊锡和第三焊锡分别载置于上述第二焊接治具的第二开口部和第三开口部，之后将半导体芯片载置于上述第二开口部的上述第二焊锡上，将颠倒U字形状的独立端子以U字的开口端部为上述绝缘基板侧载置于上述第三开口部的上述第三焊锡上。接着，在使上述第一焊锡、上述第二焊锡和上述第三焊锡熔融后进行冷却而使其固化，利用上述第一焊锡将上述绝缘基板焊接于上述散热基底板，利用上述第二焊锡和上述第三焊锡将上述半导体芯片和上述独立端子焊接于上述绝缘基板的上述导电图案。接着，将上述第一焊接治具和上述第二焊接治具从上述散热基底板和上述绝缘基板取下。接着，以上述独立端子的上表面露出的方式使盒覆盖在上述散热基底板上，将该盒的侧壁粘接于上述散热基底板。接着，从上述盒的侧壁的开口部插入螺母套，通过第一突起和第二突起将上述螺母套和上述盒嵌合固定。
另外，本发明的半导体器件的制造方法也可以是，在上述发明中，上述第一焊接治具和上述第二焊接治具分别是由碳形成的治具，熔融前的上述第一焊锡、上述第二焊锡和上述第三焊锡为焊锡片。
根据本发明，通过在螺母套的侧面形成第一突起部，相对于螺母套的插入方向，在第一突起部的前方和后方附加楔形体，使第一突起部后方的楔形体压接于盒内的分隔板的开口部，由此能够将螺母套嵌合于盒。由此，能够使螺母套的螺母和独立端子的安装孔以高精度对位（位置对准）。
进而，通过在盒的开口部入口设置第二突起部，使螺母套的后端部上表面压接于该第二突起部，能够可靠地进行螺母套与盒的固定。
发明的效果
根据本发明的半导体器件和半导体器件的制造方法，实现如下效果，即：能够使埋入螺母套的螺母的位置与设置于独立端子的安装孔的位置高精度地一致。
附图说明
图1是表示本发明的实施方式1的半导体器件的结构的说明图；
图2是表示将螺母套插入图1的树脂盒的状态的结构的说明图；
图3是表示图2的螺母套的结构的说明图；
图4是表示图1的树脂盒的结构的说明图；
图5是表示焊接于带导电图案的绝缘基板上的独立端子的结构的说明图；
图6是表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图7是接着图6表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图8是接着图7表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图9是接着图8表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图10是接着图9表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图11是接着图10表示本发明的实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图；
图12是表示现有的IGBT模块的结构的说明图；
图13是表示图12的螺母套的结构的说明图；
图14是表示焊接于带导电图案的绝缘基板的独立端子的主要部分的截面图。
具体实施方式
下面，参照附图对本发明的半导体器件和半导体器件的制造方法的优选实施方式详细地进行说明。另外，在下面的实施方式的说明及附图中，对同样的结构标注相同的符号，并省略重复的说明。
（实施方式1）
图1是表示本发明的实施方式1的半导体器件的结构的说明图。图1（a）是从上表面观察半导体器件100的主要部分平面图。图1（b）是将图1（a）的半导体器件100以X－X线切断并从与X－X线正交的箭头方向观察的主要部分侧截面图。图1（c）是从与X－X线平行的箭头B方向观察图1（a）的半导体器件100的A部（由虚线包围的部分）的截面图。半导体器件100的A部是包含形成于与树脂盒6的X－X线正交的侧壁6a的开口部7a的区域。另外，在图1（b）所示的半导体器件100的侧截面图中，螺母套8用虚线表示。
图2是表示将螺母套插入图1的树脂盒的状态的结构的说明图。图2（a）是从上表面观察树脂盒6的主要部分平面图。图2（b）是将图2（a）的树脂盒6以X－X线切断并从与X－X线正交的箭头方向观察的主要部分侧截面图。图2中，螺母套8的被树脂盒6挡住的部分用虚线表示。
图3是表示图2的螺母套的结构的说明图。图3（a）是从上表面观察螺母套8的主要部分平面图。图3（b）是从与X－X线正交的箭头C方向观察图3（a）的螺母套8的侧面的主要部分侧面图。图3（c）是表示形成于螺母套8的两侧面的第一突起部10的形状的主要部分立体图。
图4是表示图1的树脂盒的结构的说明图。图4（a）是从上表面观察树脂盒6的主要部分平面图。图4（b）是将图4（a）的树脂盒6以X－X线切断并从与X－X线正交的箭头方向观察的主要部分侧截面图。图4（c）是从与X－X线平行的箭头E方向观察图4（a）的树脂盒6的D部（由矩形框包围的部分）的主要部分截面图。树脂盒6的D部是包含形成于树脂盒6的与X－X线正交的侧壁6a的开口部7a的区域。图4（d）是表示在形成于图4（b）所示的树脂盒6的侧壁6a的开口部7a入口形成的第二突起部11的结构的主要部分截面图。
图5是表示焊接于带导电图案的绝缘基板的独立端子的结构的说明图。图5（a）是从上表面观察独立端子5的主要部分平面图。图5（b）是将图5（a）的独立端子5以X－X线切断并从与X－X线正交的箭头方向观察的主要部分侧截面图。图5（c）是从与X－X线平行的箭头G方向观察图5（b）的独立端子5的主要部分截面图。
使用图1～图5对实施方式1的半导体器件100进行说明。该半导体器件100包括：散热基底板1、带导电图案的绝缘基板3（形成有导电图案（电路图案）的绝缘基板）、独立端子5、树脂盒6、螺母套8。带导电图案的绝缘基板3的下表面通过焊锡2与散热基底板1的上表面接合。独立端子5通过焊锡4与形成于带导电图案的绝缘基板3的上表面的导电图案接合。独立端子5具有颠倒U字的截面形状。
树脂盒6以覆盖带导电图案的绝缘基板3的上表面的方式粘接于散热基底板1的周缘。在树脂盒6的上表面露出有独立端子5的上表面。螺母套8从树脂盒6的侧面（侧壁6a）插入树脂盒6的开口部7，将独立端子5的横向的位置固定。该螺母套8是在上表面形成有螺母承受部15a且在该螺母承受部15a嵌合有例如金属制的螺母15的构造的树脂体。该螺母15成为能够在螺母承受部15a内沿着上下方向移动的状态。
树脂盒6的开口部7由树脂盒6的侧面的开口部7a和与该开口部7a连接的树脂盒6的上表面的开口部7b构成。螺母套8以螺母套8的前端部（插入方向前方的端部）到达与形成有树脂盒6的开口部7a的侧壁6a相对的侧壁6a的程度，插入树脂盒6的开口部7。另外，在将螺母套8插入于该开口部7的情况下，螺母套8的后端部（插入方向后方的端部）从树脂盒6的侧面的开口部7a露出，且螺母套8的上表面从树脂盒6的上表面的开口部7b露出。
另外，开口部7除了形成于树脂盒6的侧壁6a之外，还形成于树脂盒6内的梁即分隔板6b。开口部7的侧壁面是与螺母套8相对的面，即树脂盒6的侧壁6a面和分隔板6b的侧壁面。树脂盒6的侧壁6a和形成于树脂盒6内部的分隔板6b通过树脂成形同时形成。如图3所示，在与螺母套8的X－X线平行的侧面9形成有第一突起部10，如图2所示，在树脂盒6的侧壁6a的开口部7a附近的下表面形成有第二突起部11。树脂盒6的下表面是与带导电图案的绝缘基板3相对的面。
如图3所示，在螺母套8的长度方向（与X－X线平行的方向）12，在第一突起部10的前端面和后端面分别形成有第一楔形体10a和第二楔形体10b。将螺母套8插入树脂盒6的开口部7后，将第一突起部10的形成于插入方向后方的第二楔形体10b压接而卡止（固定）于与第一突起部10相对的树脂盒6的开口部7的侧壁面（分隔板6b的侧壁面），由此，螺母套8被固定于树脂盒6。
另外，如图4所示，由于在树脂盒6的开口部7附近的下表面（以下侧变宽的方式形成于开口部7的侧壁面的台阶面13）形成有第二突起部11，将图3的螺母套8插入树脂盒6的开口部7后，通过形成于螺母套8的后端部上表面的台阶面14按压该第二突起部11，由此，将螺母套8固定于树脂盒6。通过这样操作，在图2的箭头H、I（螺母套8的后端部上表面和前端部上表面）的两个部位（两个负载），螺母套8按压固定于树脂盒6的分隔板6b。
这样，能够以螺母套8不会向插入方向后方移动的方式将螺母套8固定于树脂盒6。因此，能够使螺母套8的螺母15的位置和独立端子5的安装孔16的位置的偏离比现有技术减小0.3mm左右。这是因为能够使现有构造中在突起部的后端面和分隔板62的壁面之间产生的间隔T（参照图13（c））成为零。
由于形成于螺母套8的两侧面9的第一突起部10和形成于树脂盒6侧的第二突起部11进行点接触或线接触，因此在螺母套8上施加有较高的压缩负载。利用该压缩加重，修正在树脂成型时产生的螺母套8的翘曲。因此，螺母15和安装孔16的对位精度提高。
进而，利用第一突起部10和第二突起部11将螺母套8牢固地固定于树脂盒6，因此，螺母套8不会从树脂盒6脱落。
此外，在实施方式1中，以设置有第一突起部10和第二突起部11双方的结构的情况为例子进行了说明，但即使在仅设置第一突起部10和第二突起部11中任一个突起部的结构的情况下，也能够使螺母套固定于树脂盒6。另外，即使在第一突起部10仅形成于螺母套8的两个侧面9中的一个侧面9的情况下也是有效果的。
（实施方式2）
接着，将实施方式1的半导体器件100的制造（组装）方法作为实施方式2进行说明。图6～图11是表示本发明实施方式2的半导体器件的制造中途的状态的主要部分制造工序截面图。图6～图11是依次表示半导体器件的制造工序的主要部分制造工序截面图。在图6～图11中，使散热基底板1和带导电图案的绝缘基板3的厚度比图1（b）的情况增大而表示。
首先，以散热基底板1的上表面有选择地露出的方式将第一焊接治具21载置在散热基底板1的上表面。再将第一焊锡片（第一焊锡）23载置于在第一焊接治具21的第一开口部22露出的散热基底板1的上表面，将带导电图案的绝缘基板3载置在第一焊锡片23上（图6）。该第一焊接治具21由碳等形成。
接着，以带导电图案的绝缘基板3的上表面有选择地露出的方式，将第二焊接治具24载置于在第一焊接治具21的第一开口部22露出的带导电图案的绝缘基板3的上表面。再将第二焊锡片26（第二焊锡）和未图示的第三焊锡片（第三焊锡）分别载置于在第二焊接治具24的第二开口部25和未图示的第三开口部露出的带导电图案的绝缘基板3的上表面。然后，将独立端子5载置在第二开口部25的第二焊锡片26上，将未图示的半导体芯片载置在第二开口部25的第三开口部的第三焊锡片上（图7）。该第二焊接治具24由碳等形成。
接着，将带导电图案的绝缘基板3、独立端子5和载置有半导体芯片的散热基底板1，保持载置了第一、第二焊接治具21、24的状态直接放入例如回流炉中。而且，使夹在各个部件间的第一焊锡片23、第二焊锡片26和未图示的第三焊锡片熔融。然后，将溶解的第一～第三焊锡片冷却，利用第一焊锡片固化而成的焊锡2将带导电图案的绝缘基板3的下表面焊接于散热基底板1的上表面，利用第二、第三焊锡片固化而成的焊锡4将独立端子5和未图示的半导体芯片焊接于在带导电图案的绝缘基板3的上表面形成的导电图案（图8）。
接着，第一焊接治具21和第二焊接治具24从散热基底板1和带导电图案的绝缘基板3取下（图9）。接着，以独立端子5的上表面露出的方式使树脂盒6覆盖在散热基底板1的上表面侧，将树脂盒6的侧壁6a的下部粘接在散热基底板1的周缘（图10）。
接着，从树脂盒6的侧壁6a的开口部7a插入螺母套8，利用第一突起部10和第二突起部11将螺母套8和树脂盒6嵌合而固定。此时，如图3（c）所示，使形成于第一突起部10的后端面的第二楔形体10b压接于形成在树脂盒6内的分隔板6b的开口部7a的端部（图11）。由此，完成图1所示的半导体器件100。
在上述半导体器件100的制造工序中，为了明确描述独立端子5、树脂盒6和螺母套8的配置、组装方法，省略对将带导电图案的绝缘基板3、独立端子5和半导体芯片分别电连接的引线接合或向树脂盒6内部填充凝胶等工序的说明。另外，半导体芯片也与本发明没有关系，因此未图示。
根据本发明的各实施方式，通过用设置于螺母套的侧面的第一突起部和设置于树脂盒的侧壁的开口部附近的第二突起部使螺母套和树脂盒嵌合，由此能够以螺母套不向插入方向后方移动的方式将螺母套和树脂盒进行固定。由此，能够使埋入螺母套的螺母和形成于独立端子的上部的安装孔的各自的位置高精度地一致。因此，能够以自动方式进行用螺栓固定外部配线和独立端子的作业。
以上，在本发明中，不限于上述实施方式，可适用于具有螺母套和独立端子的各种半导体器件。
产业上的可利用性
如上所述，本发明的半导体器件和半导体器件的制造方法，在集成密度的高密度化发展的例如IGBT模块的安装中是有用的。
符号说明
1  散热基底板
2、4  焊锡
3  带导电图案的绝缘基板
5  独立端子
6  树脂盒
6a 树脂盒的侧壁
6b 分隔板
7  开口部（总称）
7a 开口部（形成于树脂盒的侧壁和分隔板）
7b 开口部（形成于树脂盒上表面）
8   螺母套
9   螺母套的侧面
10  第一突起部
10a 第一楔形体
10b 第二楔形体
11   第二突起部
13、14  台阶面
15   螺母
15a 螺母承受部
16  安装孔
21  第一焊接治具
22  第一焊接治具的第一开口部
23  第一焊锡片
24  第二焊接治具
25  第二焊接治具的第二开口部
26  第二焊锡片

Claims (5)

1.一种半导体器件，其特征在于，具备：
形成有导电图案的绝缘基板；
独立端子，其为外部导出端子，焊接于所述绝缘基板的所述导电图案；
盒，其以所述独立端子的上表面露出的方式覆盖在所述绝缘基板上；
设于所述盒的侧面的开口部；
以从所述开口部钻进所述独立端子中的方式插入而将所述独立端子固定的螺母套；和
第一突起部，其形成于所述螺母套的侧面，在插入所述螺母套的方向的前方和后方分别形成有楔形体，
所述第一突起部的后方的所述楔形体部位压接于所述开口部的侧壁面。
2.如权利要求1所述的半导体器件，其特征在于：
在所述开口部的侧壁面形成有所述绝缘基板侧变宽的台阶，在该台阶面形成有第二突起部，所述螺母套的后端部压接于该第二突起部。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述螺母套是埋入有固定所述独立端子和外部配线的螺母的树脂体。
4.一种半导体器件的制造方法，其特征在于，包括：
将第一焊接治具载置于散热基底板，将第一焊锡载置于所述第一焊接治具的第一开口部，之后将形成有导电图案的绝缘基板载置在所述第一焊锡上的工序；
将第二焊接治具载置于所述第一焊接治具的所述第一开口部，将第二焊锡和第三焊锡分别载置于所述第二焊接治具的第二开口部和第三开口部，之后将半导体芯片载置于所述第二开口部的所述第二焊锡上，将颠倒U字形状的独立端子以U字的开口端部为所述绝缘基板侧载置于所述第三开口部的所述第三焊锡上的工序；
在使所述第一焊锡、所述第二焊锡和所述第三焊锡熔融后进行冷却而使其固化，利用所述第一焊锡将所述绝缘基板焊接于所述散热基底板，利用所述第二焊锡和所述第三焊锡将所述半导体芯片和所述独立端子焊接于所述绝缘基板的所述导电图案的工序；
将所述第一焊接治具和所述第二焊接治具从所述散热基底板和所述绝缘基板取下的工序；
以所述独立端子的上表面露出的方式使盒覆盖在所述散热基底板上，将该盒的侧壁粘接于所述散热基底板的工序；和
从所述盒的侧壁的开口部插入螺母套，通过第一突起和第二突起将所述螺母套和所述盒嵌合固定的工序。
5.如权利要求4所述的半导体器件的制造方法，其特征在于：
所述第一焊接治具和所述第二焊接治具分别是由碳形成的治具，熔融前的所述第一焊锡、所述第二焊锡和所述第三焊锡为焊锡片。
CN201280005041.9A 2011-07-28 2012-06-11 半导体器件和半导体器件的制造方法 Active CN103299421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011165056 2011-07-28
JP2011-165056 2011-07-28
PCT/JP2012/064946 WO2013015031A1 (ja) 2011-07-28 2012-06-11 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103299421A true CN103299421A (zh) 2013-09-11
CN103299421B CN103299421B (zh) 2016-03-16

Family

ID=47600890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280005041.9A Active CN103299421B (zh) 2011-07-28 2012-06-11 半导体器件和半导体器件的制造方法

Country Status (5)

Country Link
US (1) US8933554B2 (zh)
EP (1) EP2738808B1 (zh)
JP (1) JP5626472B2 (zh)
CN (1) CN103299421B (zh)
WO (1) WO2013015031A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133903A (zh) * 2014-10-14 2016-11-16 富士电机株式会社 半导体装置
CN105518851B (zh) * 2014-03-19 2018-07-03 富士电机株式会社 半导体装置及其制造方法
CN109192716A (zh) * 2018-09-19 2019-01-11 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt模块钎焊结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954491B2 (ja) * 2013-03-21 2016-07-20 三菱電機株式会社 半導体装置
DE102013103116B3 (de) * 2013-03-27 2014-09-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6287620B2 (ja) * 2014-06-23 2018-03-07 富士電機株式会社 半導体装置およびその製造方法
JP6193507B2 (ja) * 2014-09-30 2017-09-06 株式会社三社電機製作所 半導体モジュール
JP6288301B2 (ja) 2014-11-28 2018-03-14 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10396057B2 (en) * 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
CN109417068B (zh) 2017-01-17 2022-05-06 富士电机株式会社 半导体装置
JPWO2022158257A1 (zh) * 2021-01-22 2022-07-28

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073782A (ja) * 2005-09-08 2007-03-22 Nippon Inter Electronics Corp 大電力用半導体装置
CN101304010A (zh) * 2008-06-20 2008-11-12 南京银茂微电子制造有限公司 一种薄型功率模块
JP2009081255A (ja) * 2007-09-26 2009-04-16 Mitsubishi Electric Corp 電力半導体モジュール
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011066255A (ja) * 2009-09-18 2011-03-31 Toshiba Corp パワーモジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3143339A1 (de) * 1981-10-31 1983-05-19 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiteranordnung
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP3845333B2 (ja) * 2002-04-30 2006-11-15 三菱電機株式会社 半導体パワーモジュール
JP4628337B2 (ja) 2006-10-04 2011-02-09 日本インター株式会社 パワー半導体モジュール
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
US8134838B2 (en) * 2008-07-21 2012-03-13 Infineon Technologies Ag Semiconductor module and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073782A (ja) * 2005-09-08 2007-03-22 Nippon Inter Electronics Corp 大電力用半導体装置
JP2009081255A (ja) * 2007-09-26 2009-04-16 Mitsubishi Electric Corp 電力半導体モジュール
CN101304010A (zh) * 2008-06-20 2008-11-12 南京银茂微电子制造有限公司 一种薄型功率模块
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011066255A (ja) * 2009-09-18 2011-03-31 Toshiba Corp パワーモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518851B (zh) * 2014-03-19 2018-07-03 富士电机株式会社 半导体装置及其制造方法
CN106133903A (zh) * 2014-10-14 2016-11-16 富士电机株式会社 半导体装置
CN109192716A (zh) * 2018-09-19 2019-01-11 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt模块钎焊结构

Also Published As

Publication number Publication date
US8933554B2 (en) 2015-01-13
EP2738808A4 (en) 2015-08-05
JPWO2013015031A1 (ja) 2015-02-23
CN103299421B (zh) 2016-03-16
JP5626472B2 (ja) 2014-11-19
US20130285231A1 (en) 2013-10-31
EP2738808A1 (en) 2014-06-04
EP2738808B1 (en) 2020-10-21
WO2013015031A1 (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
CN103299421A (zh) 半导体器件和半导体器件的制造方法
US9073149B2 (en) Method for fixing a component in a casing and assembly hereof
CN103109367A (zh) 可堆叠的模塑微电子封装
US8941228B2 (en) Semiconductor module and manufacturing method thereof
CN104900627B (zh) 半导体装置、半导体装置的制造方法、定位治具
US9136225B2 (en) Semiconductor device manufacturing method
US8098045B2 (en) Connector device, method of manufacturing the same, and battery pack using the same
US20070184584A1 (en) Method for manufacturing physical quantity sensor
CN102881616B (zh) 半导体装置的组装治具和使用其的半导体装置的制造方法
US10070527B2 (en) Semiconductor device
CN106469689B (zh) 电子元件及其形成方法
WO2019044454A1 (ja) 電子ユニット
CN107394568A (zh) 电连接器组装方法
KR101744547B1 (ko) 반도체 패키지 테스트용 소켓 어셈블리
JP2021125635A (ja) 半導体装置
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
GB2341282A (en) Aligning conductors and contacts for connection
JP4783166B2 (ja) 電気回路装置
JP5334481B2 (ja) 電池パック装置の製造方法
CN101325839A (zh) 电子零件的组装方法及其定位结构
JPH11224913A (ja) 半導体装置及び半導体装置の実装方法
JP7019957B2 (ja) 半導体装置および製造方法
JP2008159857A (ja) 半導体装置の製造方法
KR20130015386A (ko) 반도체 패키지 제조 방법
JP2005317721A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant