CN103296000B

CN103296000B - 沟槽电容器和形成该沟槽电容器的方法

Info

Publication number: CN103296000B
Application number: CN201310056713.5A
Authority: CN
Inventors: R.贝格尔; S.庞普尔; T.波普
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-02-24
Filing date: 2013-02-22
Publication date: 2016-11-23
Anticipated expiration: 2033-02-22
Also published as: DE102013101733B4; US20130221483A1; US20150263083A1; US9508790B2; US9111781B2; CN103296000A; DE102013101733A1

Abstract

本发明涉及沟槽电容器和形成该沟槽电容器的方法。一种形成半导体器件的方法包括：在衬底中形成具有侧壁的开口；以及在所述开口中形成第一外延层。所述第一外延层是在所述侧壁的第一部分中形成的，而不是在所述侧壁的第二部分中生长。在形成所述第一外延层之后，在所述开口中形成第二外延层。所述第二外延层是在所述侧壁的第二部分中形成的。在形成所述第二外延层之后，移除所述第一外延层。

Description

沟槽电容器和形成该沟槽电容器的方法

技术领域

本发明总体涉及电容器，并且更具体地，涉及沟槽电容器和形成该沟槽电容器的方法。

背景技术

具有电容器的半导体器件常用在许多应用中。每个电容器具有由绝缘层分离的两个电极。这种电容器可以是堆叠电容器、金属绝缘体金属（MIM）电容器、沟槽电容器和垂直平行板（VPP）电容器。

沟槽电容器用于增大每单位面积的电容。然而，包括电容器的半导体器件的品质因数必须随每一代半导体技术而增大。一种用于改进电容器的方式是：通过进一步增大每单位面积的电容，使得可以制造深规模的器件。可以通过增大沟槽深度来增大每单位面积的电容，但是出于技术原因而限制最大沟槽深度。因此，为了在不违背其他需求的情况下增大电容，新电容器结构和制造方法是必要的。

发明内容

通过本发明的示意性实施例，总体上解决或避免了这些和其他问题，并且总体上实现了技术优势。

根据本发明的实施例，一种半导体器件包括：衬底，具有带有第一侧壁的开口；以及中央柱，布置在所述开口的中央区中。所述中央柱包括第一电极材料。第一介电层布置在所述中央柱周围。第二电极材料布置在所述第一介电层周围。所述第二电极材料接触所述第一侧壁的第一部分。外围柱布置在所述开口的外围区中。所述外围柱耦合至所述中央柱。第二介电层布置在所述外围柱周围。所述第二介电层接触所述第一侧壁的第二部分。

根据本发明的实施例，一种形成半导体器件的方法包括：在衬底中形成开口；以及在所述开口中形成第一外延层。所述第一外延层是在所述开口的侧壁处与所述衬底的材料不同的材料。在所述开口中形成第二外延层。所述第二外延层是在所述开口的侧壁处与所述衬底相同的材料。移除所述第一外延层。使所述第二外延层内衬有介电层。在所述介电层上面形成导电材料。所述导电材料、所述第二外延层和所述介电层形成沟槽电容器的部分。

根据本发明的实施例，一种形成半导体器件的方法包括：在衬底中形成具有侧壁的开口；以及在所述开口中形成第一外延层。所述第一外延层是在所述侧壁的第一部分中形成的，而不是在所述侧壁的第二部分中形成。在形成所述第一外延层之后，在所述开口中形成第二外延层。所述第二外延层是在所述侧壁的第二部分中以及在所述第一外延层之上形成的。在形成所述第二外延层之后，移除所述第一外延层。

以上相当宽地概述了本发明的实施例的特征，以便可以更好地理解本发明的以下详细描述。以下将描述本发明的实施例的附加特征和优势，这些附加特征和优势形成本发明的权利要求的主题。本领域技术人员应当意识到，可以容易地将所公开的概念和具体实施例用作修改或设计用于实现本发明的相同目的的其他结构或工艺的基础。本领域技术人员还应当认识到，这些等同构造并不脱离如所附权利要求中阐述的本发明的精神和范围。

附图说明

为了更全面地理解本发明及其优势，现在参照结合附图而进行的以下描述，在附图中：

图1，包括图1A-1C，示意了根据本发明的实施例的电容器，其中，图1A示意了俯视截面图，以及其中，图1B和1C示意了横截面视图；

图2，包括图2A-2C，示意了根据本发明的实施例的在针对电容器形成开口之后的半导体结构，其中，图2A示意了俯视图，图2B示意了横截面视图，以及图2C示意了投影视图；

图3，包括图3A-3D，示意了根据本发明的实施例的在形成外延层之后的制造期间的半导体器件，其中，图3A示意了俯视图，其中，图3B和3C示意了横截面视图，以及图3D示意了投影视图；

图4，包括图4A-4E，示意了本发明的各个实施例中的在形成电容器的第一电极之后的制造期间的半导体器件，其中，图4A示意了俯视图，其中，图4B和4C示意了横截面视图，以及图4D示意了投影视图，以及其中，图4E示意了根据可替换实施例的俯视图；

图5，包括图5A-5D，示意了本发明的各个实施例中的在移除外延层之后的制造期间的半导体器件，其中，图5A示意了俯视图，其中，图5B和5C示意了横截面视图，以及图5D示意了投影视图；

图6，包括图6A-6C，示意了本发明的各个实施例中的在形成电容器介电层之后的制造期间的半导体器件，其中，图6A示意了俯视图，其中，图6B和6C示意了横截面视图；

图7，包括图7A-7C，示意了本发明的各个实施例中的在电容器介电层上面形成第二电极之后的制造期间的半导体器件，其中，图7A示意了与衬底的表面平行的处于覆盖第二电极之下的横截面，其中，图7B和7C示意了横截面视图；

图8，包括图8A-8D，示意了用于形成电容器的本发明的另一实施例；

图9，包括图9A-9C，示意了示出彼此相邻地形成的多个电容器结构的本发明的可替换实施例，其中，图9A示意了俯视图，以及图9B和9C示意了横截面视图；

图10，包括图10A-10C，示意了具有附加保护层的本发明的实施例，其中，图10A示意了俯视图，以及图10B和10C示意了横截面视图；

图11示意了本发明的可替换实施例中的沟槽电容器的俯视图；

图12-13示意了根据本发明的可替换实施例的制造沟槽电容器的方法；以及

图14示意了形成外延层的实施例，其中，外延层在侧壁的所有部分上生长。

除另有指示外，不同附图中的对应标号和符号一般指代对应的部分。附图被绘制为清楚地示意实施例的相关方面，并不必按比例绘制。

具体实施方式

以下详细讨论各个实施例的作出和使用。然而，应当意识到，本发明提供了可在许多种具体上下文中体现的许多适用的发明概念。所讨论的具体实施例仅示意了作出和使用本发明的具体方式，并不限制本发明的范围。

将使用图1来描述沟槽电容器的结构实施例。将使用图8、9、10和11来描述可替换结构实施例。将使用图2-7来描述制造沟槽电容器的方法。将使用图8、图12-13和图14来描述形成沟槽电容器的可替换方法。

图1，包括图1A-1C，示意了根据本发明的实施例的电容器，其中，图1A示意了俯视截面图，以及其中，图1B和1C示意了横截面视图。

参照图1A，沟槽电容器1布置在衬底10中的开口30内。在一个实施例中，衬底10可以是硅，例如大块单晶硅衬底。在一个或多个实施例中，衬底10可以是绝缘体上硅（SOI）衬底。例如，SOI衬底可以由SIMOX工艺形成。在各个实施例中，衬底10可以掺杂为p型或n型。在一个或多个实施例中，衬底10是p型半导体衬底。

在其他实施例中，衬底10可以是硅合金和化合物半导体。在一些实施例中，衬底10可以是具有来自III族和V族的元素的III-V衬底，或者衬底10可以是具有来自II族和VI族的元素的II-VI衬底。在一个或多个实施例中，衬底10可以是蓝宝石上硅（SOS）衬底。在一个或多个实施例中，衬底10可以是绝缘体上锗（GeOI）衬底。在一个或多个实施例中，衬底10可以包括一个或多个半导体材料，诸如硅、硅锗、锗、砷化镓、砷化铟、砷化铟、氮化镓、砷化铟镓或锑化铟。

开口30可以被形成为孔或沟槽。开口30可以具有第一宽度W₁和第二宽度W₂。在一个实施例中，第一宽度W₁大约与第二宽度W₂相同，如在孔中。然而，在另一实施例中，第一宽度W₁可以与第二宽度W₂不同。例如，第一宽度W₁可以比第二宽度W₂大得多，从而形成沟槽。在一个或多个实施例中，第一宽度W₁为约2 μm或更小，并且在一个实施例中为约1 μm到约2 μm，而第二宽度W₂为约2 μm或更小，并且在一个实施例中为约1 μm到约2 μm。在一个实施例中，开口具有圆形。

在各个实施例中，开口30是深的，例如，具有大于10的宽高比（较窄的宽度与深度之比）。开口30的深度“D”（图1B）小于约50 μm，并且在一个实施例中为约10 μm至约30 μm。在一些实施例中，开口30的深度“D”大于约30 μm。

在各个实施例中，开口30具有倾斜的侧壁。例如，可以沿衬底10的晶体取向对侧壁进行定向。在一个实施例中，侧壁处于{100}平面中。在另一实施例中，侧壁处于{110}平面中。开口30的侧壁可以是掺杂的，例如，可以包括掺杂区15。

如图1A和1B所示，第一导电材料50的网络接触沟槽的侧壁的部分。特别地，第一导电材料50仅布置在开口30的侧壁的中央区中。第一导电材料50可以覆盖开口30的底表面（图1B）。在一些实施例中，第一导电材料50可以不覆盖开口30的底表面。更确切地，衬底10的导电区布置在开口30的底表面下方，以将第一导电材料50的各个部分横向耦合。

在各个实施例中，第一导电材料50包括外延生长的材料。可替换地，第一导电材料50可以是使用其他技术沉积的膜。在各个实施例中，第一导电材料50包括与衬底相同的材料。然而，第一导电材料50可以包括与衬底10不同量的掺杂。例如，可以将第一导电材料50掺杂至比衬底10更高的掺杂，以增大电容。此外，在一些实施例中，例如，可以将第一导电材料50掺杂至与衬底10相反类型的掺杂类型，以将第一导电材料50与衬底10隔离。在各个实施例中，第一导电材料50包括硅。在各个实施例中，第一导电材料50包括其他材料，这些其他材料包括GaN、InSb、GaAs、SiC等。

在一个或多个实施例中，第一导电材料50的厚度“t”为约50 nm或更小，并且在一个实施例中为约20 nm至约50 nm。在一个或多个实施例中，第一导电材料50的厚度“t”在一个实施例中为约10 nm至约30 nm。然而，在各个实施例中，第一导电材料50的厚度“t”可以沿开口30的侧壁不统一。更确切地，由于沉积的外延性质和开口30的深宽高比，第一导电材料50的厚度“t”可以沿垂直方向（即，更深入衬底中）减小。此外，在一些实施例中，根据外延工艺的性质，第一导电材料50可以不在开口30的底表面上生长。

介电层70布置在第一导电材料50上面。介电层70可以包括任何合适电介质，并可以是氧化物（诸如，氧化硅）、氮化物（诸如，氮化硅）、氮氧化物（诸如，氮氧化硅）或其混合物。在一个实施例中，介电层70还可以包括高k材料。

此外，开口30的中央部分未填充有第一导电材料50。更确切地，开口30的中央部分填充有第二导电材料80。第一和第二导电材料50和80由介电层70分离。介电层70作为电容器电介质工作，并将第一导电材料50与第二导电材料80电容性耦合。

在各个实施例中，第二导电材料80可以是沉积的材料。第二导电材料80可以包括与衬底10相同的材料或与衬底10不同的材料。在各个实施例中，第二导电材料80包括硅，并且在一个实施例中，第二导电材料80是多晶硅，例如掺杂为p型或n型。在各个实施例中，第二导电材料80包括其他材料，这些其他材料包括金属硅化物（诸如，硅化钛、硅化镍、硅化钴、硅化钨、硅化钼）、氮化物（诸如，氮化钛、氮化钽、氮化钨）或碳化物（诸如，碳化钽、碳化钛或碳化钨）、金属材料（诸如，石墨烯、钛、钨、钽、钼、铝、铜及其组合）。

在各个实施例中，第一导电材料50形成电容器1的第一电极，第二导电材料80形成电容器1的第二电极，以及介电层70形成电容器电介质。在一个实施例中，第二导电材料80溢出开口30，以便于接触形成。然而，第二导电材料80不接触衬底10，以避免电容器1短接。

如图1C所示，第一导电材料50横向地沿开口30以及垂直地电容性耦合至第二导电材料80。

根据本发明的实施例将使用图2-7来描述制造沟槽电容器的方法。

图2，包括图2A-2C，示意了根据本发明的实施例的在针对电容器形成开口之后的半导体结构，其中，图2A示意了俯视图，图2B示意了横截面视图，以及图2C示意了投影视图。

通过对硬掩模进行图案化并对衬底10进行蚀刻，在衬底10中形成开口30。在衬底10上面形成硬掩模层20。硬掩模层20可以包括多个层。在一个实施例中，硬掩模层20包括氧化硅、氮化硅或其组合。例如使用光刻，对将硬掩模层20进行图案化以打开衬底10的用于形成沟槽的区域。

在图2B和2C所示的实施例中，开口30仅部分穿过衬底10。然而，在另一实施例中，开口30可以完全穿过衬底10。开口30可以包括底表面和至少一个侧壁表面（一个或多个侧壁表面）。可以在衬底10的导电部分上面形成开口30的底表面。

如前所述，可以沿衬底10的晶体取向对开口30的侧壁进行定向。例如，在一个实施例中，针对具有（100）顶表面的衬底沿<110>方向对开口30的侧壁进行定向。可替换地，在另一实施例中，沿<100>方向对开口30的侧壁进行定向。如随后将描述的，这有助于控制后续外延工艺。

图2C示意了在形成开口30之后的投影视图。如图2B和2C所示，更深入衬底10中，开口30的宽度可以减小。

在各个实施例中，可以使用各向异性蚀刻工艺来形成开口30。在一个实施例中，可以使用反应离子蚀刻工艺来形成开口30。

在一个实施例中，在形成开口30之后，衬底10的与开口30邻近的区可以是掺杂的，例如通过离子注入而掺杂。在各个实施例中，可以通过多个旋转以一定角度执行离子注入，使得开口30的底表面和侧壁均是掺杂的。可以执行退火，以移除注入损伤并激活掺杂剂，这在衬底中形成掺杂区15。衬底10的该掺杂区15可以是所形成的电容器结构的第一电极的部分。如果第一导电层50在开口30的底表面处的后续生长难以控制，则这种掺杂可以避免电阻增大。在另一实施例中，掺杂剂层可以沉积在开口30内。在一个实施例中，掺杂剂层可以包括掺杂剂（诸如，砷、磷或硼），并可以是氧化物。然后，可以通过退火工艺将从掺杂剂层沉积的掺杂剂扩散至衬底中。在退火工艺之后，可以移除掺杂剂层。将使用图12-13来进一步描述该实施例。

图3，包括图3A-3D，示意了根据本发明的实施例的在形成外延层之后的制造期间的半导体器件，其中，图3A示意了俯视图，其中，图3B和3C示意了横截面视图，以及图3D示意了投影视图。

如图3A所示，通过将开口30暴露于选择性外延工艺来生长外延层40。在各个实施例中，外延层40包括与衬底10不同的材料。在一个实施例中，外延层40可以具有与衬底10不同的晶格常数，同时具有与衬底10相同的晶体结构。例如，如果衬底10包括硅，则外延层40可以是SiGe。在其他实施例中，外延层40可以具有来自衬底10的晶体结构。例如，如果衬底10是硅，则外延层40可以是GaN、InSb、GaAs、SiC等。

在各个实施例中，外延层40是刻面的（faceted）。有利地，外延层40的生长速率取决于晶面。例如，外延层40沿{110}、{100}、{111}平面的生长速率可以极大地不同。例如，当沿<110>方向对开口30的侧壁进行定向时，外延硅锗可以沿{100}平面比沿{110}平面生长得更快。此外，可以通过改变外延层40的成分（例如，改变锗在SiGe合金中的百分比）来改变沿不同平面的生长速率。在一个实施例中，在开口30的侧壁上生长具有约25%至约70%锗的硅锗合金。因此，外延层40沿优选方向生长，在所示的情况下所述优选方向是角落。在各个实施例中，选择外延层40的材料，使得外延层40选择性地仅在开口30的侧壁的部分区中生长。然而，在一些实施例中，外延层40可以仅从侧壁的中央区（如稍后将使用图8描述）而不从如这里示意的角落生长。在其他实施例中，第一外延层可以在侧壁的所有部分上生长，如将在图14的可替换实施例中描述。

在各个实施例中，外延层40所具有的厚度t₄₀为约100 nm至约300 nm，并且在一个实施例中为约200 nm至约250 nm，或者在一个实施例中小于约100 nm。在各个实施例中，外延层40的厚度t₄₀为第一宽度W₁的约0.3或更小，并且在一个实施例中为第一宽度W₁的约0.2至第一宽度W₁的约0.3。

图4，包括图4A-4E，示意了本发明的各个实施例中的在形成电容器的第一电极之后的制造期间的半导体器件，其中，图4A示意了俯视图，其中，图4B和4C示意了横截面视图，以及图4D示意了投影视图，以及其中，图4E示意了根据可替换实施例的俯视图。

接下来，将第一导电材料50保形地沉积在开口30内。在一个或多个实施例中，在开口30内生长另一外延材料，以形成第一导电材料50。在各个实施例中，第一导电材料50在外延层40的暴露侧壁上面生长（如图4A和4C所示）。第一导电材料50还在开口30的侧壁的未被外延层40覆盖的其余部分上面生长。如图4A和4B所示，第一导电材料50在开口30的侧壁的中央部分上生长。

在各个实施例中，开口的侧壁上的第一导电材料50的厚度t₅₀为约100 nm至约400 nm，以及约200 nm至约300 nm。此外，侧壁的顶部分上的第一导电材料50的厚度t₅₀可以比侧壁的底部分大，例如为约1.5倍或更多。

在一个实施例中，第一导电材料50与衬底相同。有利地，选择第一导电材料50，使得第一导电材料50的生长速率在衬底10上比在外延层40上更快。例如，当衬底10是硅衬底并且外延层40是硅锗时，可以使用硅外延工艺来形成第一导电材料50。

如图4A和4B所示，留下中央部分未填充有第一导电材料50。对沉积的时间进行控制，以确保开口30未被完全填充。尽管在图4A中其余中央开口的形状是圆形，但是在各个实施例中，可以形成其他形状。这是由于精确形状取决于不同晶面的生长，并且因此，可以在开口30的中央区中形成刻面（多边形）形状的开口，而不是所示的圆形形状。刻面形状具有沿优选生长面（即，具有更快生长速率的平面）定向的侧壁。图4E示意了在开口30的中央部分中具有八边形形状的开口的这种实施例。

在各个实施例中，第一导电材料50可以例如在外延工艺期间是原位掺杂的。可替换地，可以通过其他方法（诸如，离子注入）来掺杂第一导电材料50。

图5，包括图5A-5D，示意了本发明的各个实施例中的在移除第一外延层之后的制造期间的半导体器件，其中，图5A示意了俯视图，其中，图5B和5C示意了横截面视图，以及图5D示意了投影视图。

如图5A和5C所示，移除外延层40。有利地，外延层40是与衬底10和第一导电材料50不同的材料。因此，可以在不移除来自衬底10的材料或第一导电材料50的情况下移除外延层40。在一个或多个实施例中，使用湿法蚀刻工艺来移除外延层40。在一个实施例中，当外延层40是硅锗时，使用包含HF、H₂O₂、乙酸和水的湿溶液作为蚀刻剂来移除外延层40。

在一个或多个实施例中，外延层40的上表面可以由第一导电材料50覆盖。在这些实施例中，可以在湿法蚀刻工艺之前执行附加化学机械抛光（CMP），以移除上覆的第一导电材料50。在一些实施例中，在CMP之前，利用非保形层的沉积来暂时密封开口30的未填充中央部分。该暂时密封防止CMP浆体进入开口30的中央部分。在对外延层40进行蚀刻期间或之后移除暂时密封。

如图5A和5C所示，在移除外延层40之后，在开口30内形成间隙60。尽管该处理阶段中的结构具有多个开口（间隙60），但是该结构在机械上稳定，这是由于第一导电层50接触开口的侧壁，如图5B中那样。因此，可以在没有薄结构（参见图5C中的柱状结构）的倒塌危险的情况下制造电容器的其余层。

图6，包括图6A-6C，示意了本发明的各个实施例中的在形成电容器介电层之后的制造期间的半导体器件，其中，图6A示意了俯视图，其中，图6B和6C示意了横截面视图。

在衬底10的顶表面上面以及在开口30内形成介电层70。可以在间隙60的侧壁和间隙60的底表面的暴露部分上面形成介电层70。由此，可以在第一导电材料50的表面（图6B）和边缘周围的开口30的侧壁31（图6C）上面形成介电层70。

在各个实施例中，沉积或生长介电层70。在一个或多个实施例中，沉积工艺是实质上保形的沉积工艺。在一个实施例中，使用原子层沉积工艺来形成介电层70。在另一实施例中，使用氧化工艺来形成介电层。

在各个实施例中，介电层70所具有的厚度为约1 nm至约50 nm，并且在一个实施例中为约10 nm至约20 nm。在各个实施例中，介电层70可以是氧化物、氮化物、氮氧化物或高k电介质。

图7，包括图7A-7C，示意了本发明的各个实施例中的在电容器介电层上面形成第二电极之后的制造期间的半导体器件，其中，图7A示意了俯视图，其中，图7B和7C示意了横截面视图。

第二导电材料80沉积在介电层70上面。在各个实施例中，第二导电材料80可以包括任何导电材料。

在一个或多个实施例中，第二导电材料80可以包括多晶硅，该多晶硅可以掺杂为p型或n型。第二导电材料80可以是原位掺杂的或者稍后通过离子注入来掺杂的。

可替换地，在一个或多个实施例中，第二导电材料80可以包括金属材料（诸如，纯金属或金属合金）。在一些实施例中，第二导电材料80还可以是两个或更多个导电材料的复合物或非均匀混合物。第二导电材料80可以被形成为两个或更多个层（例如，第二导电材料80的子层）的分层堆叠。该堆叠的每个层（例如，第二导电材料80的子层）可以包括不同导电材料。

在一个或多个实施例中，可以在导电状态中沉积或生长第二导电材料80。在一个或多个实施例中，可以不在导电状态中沉积或生长第二导电材料80。取而代之，可以使第二导电材料80在它沉积或生长之后导电（例如，通过掺杂工艺）。例如，可以沉积无掺杂多晶硅材料，并通过离子注入和退火工艺来后续掺杂该无掺杂多晶硅材料。

在各个实施例中，第二导电材料80可以在开口30上面溢出，以便于后续接触形成并将第二电极的所有部分耦合在一起。然而，必须当心以避免第二导电材料80短接至衬底10。

后续处理如传统制造中那样继续。例如，与第二导电材料80进行接触。例如，如果第二导电材料80包括多晶硅，则可以在第二导电材料80上形成硅化物。此外，与第一导电材料50进行接触。可以在形成电容器之后移除硬掩模层20。

图8，包括图8A-8D，示意了用于形成电容器的本发明的另一实施例。

该实施例遵照图2中描述的先前实施例。与该先前实施例不同，这里，外延层40优选地在开口30的侧壁的中央部分中形成，并在角落区中被禁止。在一个实施例中，外延层40沿与开口30的侧壁平行的方向的生长速率更高，或者出于其他原因，外延层40沿侧壁的边缘的生长被禁止。

例如，外延硅锗可以沿{100}平面比沿{110}平面生长得更快。因此，当沿<010>方向对开口30的侧壁进行定向时，生长沿侧壁的中央部分比沿角落优选，这需要形成其他平面。

因此，参照图8A，仅在开口30的侧壁的中央部分中形成外延层40。

接下来，如图8B所示，在开口30内形成第一导电材料50，留下中央开口，如先前实施例中那样。第一导电材料50在开口30的侧壁上比在外延层40上生长得更快，如先前实施例中那样。

参照图8C，在不移除第一导电材料50的情况下对外延层40进行蚀刻和移除。如接下来图8D所示，沉积介电层70和第二导电材料80，例如如前所述。因此，在该实施例中，与先前实施例中的角落不同，在开口30的中央部分中形成具有第二导电材料80的柱状结构。

图9，包括图9A-9C，示意了示出彼此相邻地形成的多个电容器结构的本发明的可替换实施例，其中，图9A示意了俯视图，以及图9B和9C示意了横截面视图。各个电容器中的每一个与图1-8和10中讨论的电容器的各个实施例类似。然而，有利地，溢出的第二导电材料80可以用于耦合在相邻电容器之间。介电层70将第二导电材料80与处于相邻电容器之间的衬底区11（图9B和9C）中的衬底10分离。

图10，包括图10A-10C，示意了具有附加保护层的本发明的实施例，其中，图10A示意了俯视图，以及图10B和10C示意了横截面视图。

该实施例与图1的实施例类似，除了附加保护层90。保护层90有助于避免第二导电材料80与第一导电材料50之间或第二导电材料80与衬底10之间的短接。在各个实施例中，可以在形成开口之前形成保护层90。

图11示意了本发明的可替换实施例中的沟槽电容器的俯视图。

与例如在图1中前述的实施例类似，第一导电材料50布置在开口30中。开口30的中央部分和开口30的外围的部分未填充有第一导电材料50。更确切地，这些区填充有第二导电材料80。第一和第二导电材料50和80由介电层70分离。如先前实施例中那样，第一导电材料50形成电容器1的第一电极，第二导电材料80形成电容器1的第二电极，以及介电层70形成电容器电介质。

与先前实施例不同，开口30的俯视图是圆形或椭圆形的。这可以有意地发生，其中，以这种形状或者固有地由于工艺对形成开口30的硬掩模进行图案化，例如当可以以圆形形状逐步蚀刻衬底10时，尽管硬掩模被成形为正方形或矩形形状。形状从正方形、矩形、梯形至圆形或椭圆形形状的这种平滑可以由于蚀刻工艺而发生。

尽管开口30在形状上为圆形，但是可以以类似的方式执行早先实施例（例如，图2-8）中描述的所有工艺。例如，由于沿不同方向的生长的差异，外延层40具有沿形成与图3中的结构类似的结构的不同平面的不同生长。因此，可以执行类似的处理，形成具有圆形俯视图的沟槽电容器1。横截面视图并未如它们可能与图1类似那样示出。

本发明各种组合的实施例包括图11与图1、图2-7、图8、图9和/或图10的实施例的组合。

图12-13示意了根据本发明的可替换实施例的制造沟槽电容器的方法。可以将该实施例与先前实施例（例如，图2-7或图8）中的任一个进行组合。

图12-13示意了在开口30内形成掺杂区15的实施例。与关于图2描述的先前实施例不同，掺杂层16可以沉积在开口30上面。在各个实施例中，掺杂层16可以包括掺杂剂（诸如砷、硼、磷）。掺杂层16可以作为衬里而沉积，或者可以简单地部分或完全填充沟槽。在一个实施例中，掺杂层16可以包括玻璃或氧化物。在一个实施例中，掺杂层16是硼硅酸栅极或磷硅酸玻璃。在沉积掺杂层16之后，可以执行退火步骤。退火步骤提供热能以供掺杂层16内的掺杂剂扩散至衬底10中。在退火之后，可以移除掺杂层16。其他处理可以如先前实施例中那样继续。

图14示意了形成外延层的实施例，其中，外延层在侧壁的所有部分上生长。该实施例遵照图2-3中描述的工艺。然而，如前所述，外延层40可以在开口30的所有侧壁上生长。然而，由于沿不同方向的生长速率的差异，外延层40可以在不同平面上不均匀地生长。在图14中示出了一个这样的示例实施例。如果外延层40的薄层在侧壁31的其他部分上形成，则可以使用各向同性湿法化学蚀刻将外延层40沿这四个方向彼此分离。因此，形成图3所示的结构。其他处理如早先在图4-7中描述的那样继续。可以将该实施例与其他实施例（例如，图8、图9、图10、图11和/或图12-13）中的任一个进行组合。

尽管详细描述了本发明及其优势，但是应当理解，在不脱离如所附权利要求限定的本发明的精神和范围的前提下，可以对本发明进行各种改变、替代和更改。例如，本领域技术人员将容易理解，在仍然处于本发明的范围内时，本文描述的许多特征、功能、工艺和材料可以变化。

此外，本申请的范围并不意在限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。如本领域普通技术人员将从本发明的公开容易意识到，根据本发明，可以利用执行与本文描述的对应实施例实质上相同的功能或实现与本文描述的对应实施例实质上相同的结果的、目前现有或随后开发的工艺、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这种工艺、机器、制造、物质组成、装置、方法或步骤。

Claims

1.一种半导体器件，包括：

衬底，具有包括第一侧壁的开口；

中央柱，布置在所述开口的中央区中，所述中央柱包括第一电极材料；

第一介电层，布置在所述中央柱周围；

第二电极材料，布置在所述第一介电层周围，所述第二电极材料接触所述第一侧壁的第一部分；

外围柱，布置在所述开口的外围区中，所述外围柱电耦合至所述中央柱；以及

第二介电层，布置在所述外围柱周围，所述第二介电层接触所述第一侧壁的第二部分。

2.根据权利要求1所述的器件，其中，所述中央柱和所述外围柱形成沟槽电容器的第一电极的一部分，所述第一介电层和所述第二介电层形成所述沟槽电容器的电容器电介质的一部分，以及所述第二电极材料形成所述沟槽电容器的第二电极的一部分。

3.根据权利要求1所述的器件，其中，所述外围柱包括所述第一电极材料。

4.根据权利要求1所述的器件，其中，所述第二电极材料部分地布置在所述第二介电层周围。

5.根据权利要求1所述的器件，其中，所述外围柱具有刻面形状。

6.根据权利要求5所述的器件，其中，所述外围柱具有沿所述衬底的{100}或{110}晶面定向的侧壁。

7.根据权利要求1所述的器件，其中，所述中央柱具有刻面形状。

8.根据权利要求1所述的器件，其中，所述第一侧壁的第一部分是所述第一侧壁的中央部分，以及其中，所述第一侧壁的第二部分比所述第一部分更接近于所述第一侧壁的边缘。

9.根据权利要求1所述的器件，其中，所述第一侧壁的第一部分比所述第二部分更接近于所述第一侧壁的边缘，以及其中，所述第一侧壁的第二部分是所述第一侧壁的中央部分。

10.根据权利要求1所述的器件，其中，所述开口包括第二侧壁，所述第二侧壁与所述第一侧壁垂直。

11.根据权利要求1所述的器件，其中，所述衬底通过所述第一侧壁的第二部分与外围柱电容性耦合。

12.根据权利要求1所述的器件，还包括布置在所述衬底中所述开口周围的掺杂区。

13.根据权利要求1所述的器件，其中，所述衬底包括硅，以及所述第二电极材料包括单晶硅。

14.一种半导体器件，包括：

衬底，具有包括第一侧壁的开口；

第一介电层，布置在所述中央柱周围；

第二电极材料，布置在所述第一介电层周围，所述第二电极材料接触所述第一侧壁的第一部分但不接触所述第一侧壁的全部；以及

外围柱，布置在所述开口的外围区中，所述外围柱电耦合至所述中央柱。

15.根据权利要求14所述的器件，还包括：

第二介电层，布置在所述外围柱周围，所述第二介电层的一部分接触所述第一侧壁的第二部分，其中，所述第二电极材料覆盖所述第二介电层的其余部分。

16.根据权利要求15所述的器件，其中，沿所述衬底的{100}或{110}晶面对所述外围柱的侧壁进行定向。

17.根据权利要求14所述的器件，其中，所述衬底包括硅，以及所述第二电极材料包括单晶硅。

18.一种形成半导体器件的方法，所述方法包括：

在衬底中形成开口；

在所述开口中形成第一外延层，所述第一外延层包括在所述开口的侧壁处与所述衬底的材料不同的材料；

在所述开口中形成第二外延层，所述第二外延层是在所述开口的侧壁处与所述衬底相同的材料；

移除所述第一外延层；

使所述第二外延层内衬有介电层；以及

在所述介电层上面形成导电材料，其中，所述导电材料、所述第二外延层和所述介电层形成沟槽电容器的部分。

19.根据权利要求18所述的方法，其中，所述衬底包括硅，其中，所述第一外延层包括硅锗，以及其中，所述第二外延层包括硅。

20.根据权利要求18所述的方法，其中，在所述开口中形成第一外延层包括：在所述开口的第一侧壁的第一部分中生长所述第一外延层，而不是在所述第一侧壁的中央部分中生长，其中，所述第一部分比所述第一侧壁的中央部分更接近于所述第一侧壁的边缘。

21.根据权利要求20所述的方法，其中，在所述开口中形成第二外延层包括：从所述第一侧壁的中央部分生长所述第二外延层，而不填充所述开口的中央区。

22.根据权利要求20所述的方法，其中，在所述开口中形成第一外延层还包括：在所述开口的第二侧壁的第一部分中生长所述第一外延层，而不是在所述第二侧壁的中央部分中生长，其中，所述第二侧壁的第一部分比所述第二侧壁的中央部分更接近于所述第二侧壁的边缘，其中，所述第一侧壁的第一部分中的第一外延层和所述第二侧壁的第一部分中的第一外延层作为单个区生长。

23.根据权利要求18所述的方法，其中，在所述开口中形成第一外延层包括：在所述开口的第一侧壁的中央部分中生长所述第一外延层，而不是在第二部分中生长，其中，所述第二部分比所述第一侧壁的中央部分更接近于所述第一侧壁的边缘。

24.根据权利要求23所述的方法，其中，在所述开口中形成第二外延层包括：从所述第二部分生长所述第二外延层，而不填充所述开口的中央区。

25.根据权利要求18所述的方法，其中，所述第一外延层具有刻面生长。

26.根据权利要求18所述的方法，还包括：在形成所述开口之前，形成保护层。

27.一种形成半导体器件的方法，所述方法包括：

在衬底中形成具有侧壁的开口；

在所述开口中形成第一外延层，其中，所述第一外延层是在所述侧壁的第一部分中形成的，而不是在所述侧壁的第二部分中形成；

在生长所述第一外延层之后，在所述开口中形成第二外延层，所述第二外延层是在所述侧壁的第二部分中形成的；以及

在形成所述第二外延层之后，移除所述第一外延层；

使所述第二外延层内衬有介电层；以及

28.根据权利要求27所述的方法，其中，所述侧壁的第一部分是所述侧壁的中央部分，以及其中，所述侧壁的第二部分是所述侧壁的外围部分。

29.根据权利要求27所述的方法，其中，所述侧壁的第一部分是所述侧壁的外围部分，以及其中，所述侧壁的第二部分是所述侧壁的中央部分。

30.根据权利要求27所述的方法，其中，所述衬底包括硅，其中，所述第一外延层包括硅锗，以及其中，所述第二外延层包括硅。

31.根据权利要求27所述的方法，其中，在所述开口中形成第一外延层包括：

在所述侧壁的第一部分和第二部分上面外延生长第一外延层，其中，所述第一部分上面的第一外延层的厚度大于所述第二部分上面的第一外延层的厚度；以及

从所述第二部分上面移除第一外延层，同时留下所述第一部分上面的第一外延层的至少一部分。

32.根据权利要求31所述的方法，其中，移除第一外延层包括：使用各向同性蚀刻工艺来对第一外延层进行蚀刻。