CN103295998A - 具有中介框架的封装件及其形成方法 - Google Patents

具有中介框架的封装件及其形成方法 Download PDF

Info

Publication number
CN103295998A
CN103295998A CN2013100037675A CN201310003767A CN103295998A CN 103295998 A CN103295998 A CN 103295998A CN 2013100037675 A CN2013100037675 A CN 2013100037675A CN 201310003767 A CN201310003767 A CN 201310003767A CN 103295998 A CN103295998 A CN 103295998A
Authority
CN
China
Prior art keywords
substrate
framework
intermediary
tsh
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100037675A
Other languages
English (en)
Other versions
CN103295998B (zh
Inventor
吴俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/448,796 external-priority patent/US8766460B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103295998A publication Critical patent/CN103295998A/zh
Application granted granted Critical
Publication of CN103295998B publication Critical patent/CN103295998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了采用堆叠式封装件(PoP)技术利用中介框架形成封装件的机制的实施例。通过采用具有一种或多种添加物的衬底以调整衬底的特性形成中介框架。中介框架具有衬有导电层的衬底通孔(TSH)以与邻近封装件上的焊球形成衬底通孔(TSV)。中介框架能够减少TSV的间距、热膨胀系数(CTE)的不匹配、短路和焊接处的分层，以及增加PoP封装件的机械强度。本发明提供具有中介框架的封装件及其形成方法。

Description

具有中介框架的封装件及其形成方法
相关申请的交叉参考
本申请要求于2012年2月28日提交的美国临时专利申请第61/604,414号的优先权，并且与于2012年2月2日提交的美国临时专利申请第61/594,141号相关，特此将其全部内容结合于本申请作为参考。
技术领域
本发明涉及半导体封装件及其形成方法。
背景技术
半导体器件用于各种电子应用，例如个人电脑、移动电话、数码相机和其他电子设备。通常通过以下方式制造半导体器件：在半导体衬底上方相继沉积绝缘材料层或介电材料层、导电材料层和半导体材料层，以及采用光刻胶使各个材料层图案化以在其上形成电路组件和元件。
半导体产业通过不断降低最小部件尺寸来不断提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这实现了在给定区域内集成更多元件。在某些应用中，这些更小的电子元件还需要更小的封装件，与以前的封装件相比，这些更小的封装件利用更少的面积或高度。
因此，已经开始开发出新的封装技术，例如晶圆级封装件(WLP)和堆叠式封装件(PoP)。这些用于半导体的相对新型的封装技术面临制造挑战。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体封装件，包括：衬底；中介框架，所述中介框架包括多个衬底通孔(TSH)和在所述中介框架中限定的开口；以及半导体管芯，接合至所述衬底并设置在所述中介框架内的所述开口中，其中，所述衬底具有与所述多个TSH对准的多个凸块，而且所述多个凸块的部分焊料至少部分地填充所述多个TSH。
在上述半导体封装件中，还包括：位于所述中介框架和所述半导体管芯之间的底部填充物。
在上述半导体封装件中，其中，所述中介框架包括基材，其中，所述基材包括含有玻璃、硅、砷化镓、绝缘体上硅、环氧树脂、聚合物、模塑料、塑料或陶瓷的材料。
在上述半导体封装件中，其中，所述基材混合有至少一种添加物，其中，所述至少一种添加物包括玻璃纤维。
在上述半导体封装件中，其中，所述TSH的间距在约75μm至约500μm的范围内。
在上述半导体封装件中，其中，所述多个TSH的TSH的宽度在约50μm至约200μm的范围内。
在上述半导体封装件中，其中，所述多个TSH衬有导电层，其中，所述导电层的厚度在约2μm至约40μm的范围内。
在上述半导体封装件中，其中，所述中介框架的厚度在约20μm至约500μm的范围内。
在上述半导体封装件中，还包括：具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块与所述衬底的多个凸块接合，所述多个TSH被来自所述衬底的多个凸块和来自所述封装管芯的多个凸块的焊料填充。
在上述半导体封装件中，其中，所述衬底具有镀通孔。
在上述半导体封装件中，还包括：具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块与所述衬底的多个凸块接合，所述多个TSH被来自所述衬底的多个凸块和来自所述封装管芯的多个凸块的焊料填充，其中，所述封装管芯包括半导体管芯。
在上述半导体封装件中，其中，所述中介框架具有衬底，并且所述中介框架的所述衬底的热膨胀系数在约3ppm/℃至约50ppm/℃的范围内。
根据本发明的另一方面，还提供了一种封装件，包括：衬底；中介框架，所述中介框架包括多个衬底通孔(TSH)和在所述中介框架中限定的开口；半导体管芯，接合至所述衬底并设置在所述中介框架内的所述开口中，其中，所述衬底具有与所述多个TSH对准的多个凸块，而且所述多个凸块上的部分焊料至少部分地填充所述多个TSH；以及具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块与所述衬底的多个凸块接合，所述多个TSH被来自所述衬底的多个凸块和来自所述封装管芯的多个凸块的焊料填充。
根据本发明的又一方面，还提供了一种形成具有中介框架的堆叠式封装结构的方法，所述方法包括：将半导体管芯和中介框架接合至衬底，所述中介框架围绕所述半导体管芯，所述半导体管芯设置在所述中介框架的开口中，并且所述中介框架具有多个TSH，其中所述多个TSH与所述衬底上的多个凸块对准；在所述半导体管芯和所述中介框架上方设置封装管芯，其中，所述封装管芯具有与所述中介框架的多个TSH对准的多个凸块；以及实施回流工艺以使所述衬底的多个凸块的焊料和所述封装管芯的多个凸块的焊料填充所述多个TSH。
在上述方法中，还包括：在所述衬底上涂覆底部填充物。
在上述方法中，其中，所述半导体管芯具有多个凸块，并且所述半导体管芯通过所述半导体管芯的多个凸块接合至所述衬底。
在上述方法中，还包括：在所述衬底上涂覆底部填充物，还包括：固化所述底部填充物。
在上述方法中，其中，在将所述中介框架接合至所述衬底之前，先将所述半导体管芯接合至所述衬底。
在上述方法中，其中，在将所述中介框架接合至所述衬底之前，先将所述半导体管芯接合至所述衬底，还包括：通过钻孔形成多个衬底通孔(TSH)以及通过布线形成所述中介框架的用于插入所述半导体管芯的开口。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1A是根据一些实施例的封装件的立体图，该封装件采用PoP技术(也被称为“PoP”封装件)，包括接合至另一封装件的封装件，该另一封装件进一步接合至衬底。
图1B是根据一些实施例沿线P-P切割的图1A的PoP封装件的一部分的截面图。
图2是根据一些实施例的PoP封装件的分解图，该PoP封装件包括位于另一封装件上方的封装件，该另一封装件位于又一封装件上方。
图3A是根据一些实施例的中介框架的截面图。
图3B是根据一些实施例的图3A的中介框架的俯视图。
图4A是根据一些实施例的中介框架的衬底通孔(TSH)的截面图，该中介框架设置在封装件的焊球和另一衬底的另一焊球之间。
图4B是根据一些实施例的在封装件按压在一起以及回流之后的图4A的结构的截面图。
图5A至图5D是根据一些实施例在各个制造阶段的PoP封装件的截面图。
图6A至图6C是根据一些实施例在各个制造阶段的PoP封装件的截面图。
除非另有说明，不同附图中的相应标号和符号通常是指相应部件。绘制附图用于清楚地示出各个实施例的相关方面而不必按比例绘制。
具体实施方式
在下面详细论述本发明的实施例的制造和使用。然而，应该理解，本发明的实施例提供了许多可以在各种具体环境中实现的可应用的构思。所论述的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
图1A是根据一些实施例的PoP封装件100的立体图，该PoP封装件100包括接合至另一封装件120的封装件110，该另一封装件120进一步接合至衬底130。每一个诸如封装件110或封装件120的封装件都包括至少一个半导体管芯(未示出)。半导体管芯包括用于半导体集成电路制造的半导体衬底，以及在半导体衬底中和/或在半导体衬底上形成的集成电路。半导体衬底指的是包含半导体材料的任何结构，包括但不限于体硅、半导体晶圆、绝缘体上硅(SOI)衬底、或硅锗衬底。也可以使用包含III族、IV族和V族元素的其他半导体材料。半导体衬底还可以包括多个隔离部件(未示出)，例如浅沟槽隔离(STI)部件或硅局部氧化(LOCOS)部件。隔离部件可以限定和隔离各种微电子元件。可以在半导体衬底中形成的各种微电子元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)；电阻器；二极管；电容器；电感器；熔丝和其他合适的元件。实施以形成各种微电子元件的各个工艺包括沉积、蚀刻、注入、光刻、退火和/或其他合适的工艺。互连微电子元件以形成互连集成电路器件，例如逻辑器件、存储器件(例如，SRAM)、RF器件、输入/输出(I/O)器件、片上系统(SoC)器件、它们的组合及其他合适类型的器件。
衬底130可以由半导体晶圆或晶圆的一部分制成。在一些实施例中，衬底130包含硅、砷化镓、绝缘体上硅(“SOI”)或其他类似的材料。在一些实施例中，衬底130还包括诸如电阻器、电容器、电感器等的无源器件或诸如晶体管的有源器件。在一些实施例中，衬底130包括其他集成电路。衬底130还可以包括衬底通孔(TSV)并且可以是中介层。此外，衬底130可以由其他材料制成。例如，在一些实施例中，衬底130是多层电路板。在一些实施例中，衬底130还包括双马来酰亚胺三嗪(BT)树脂、FR-4(由编织玻璃纤维织物和环氧树脂粘合剂组成的复合材料，其是耐燃物)、陶瓷、玻璃、塑料、胶带、膜或可以支撑导电焊盘或支撑需要接受导电终端的接合盘的其他支撑材料。
通过连接件115将封装件110接合至封装件120，通过连接件125将封装件120接合至衬底130。图1B是根据一些实施例沿线P-P切割的图1A的PoP封装件的一部分的截面图150。图1B示出邻近芯片封装件100的边缘的连接件115和连接件125。图1B还示出封装件120的半导体管芯121。在一些实施例中，连接件125邻近封装件120的中心。部分连接件115形成在封装件120的开口116中。通过蚀刻封装件120的模塑料形成开口116。结果，连接件115也可以被称为模塑通孔(TMV)。在一些实施例中，通过激光钻孔形成开口116，并且开口116的宽度W1非常大。例如，根据一些实施例，宽度W1在约300μm至约600μm的范围内。在一些实施例中，两个邻近的连接件115之间的间距P1在约400μm至约800μm的范围内。相对较大的间距限制先进的器件所需要的设计灵活性和复杂性。此外，开口116的激光钻孔使得连接件115之间的隔离区117在顶部117’处相对薄，其增加连接件115之间短路的风险。因此，需要找到在封装件110和封装件120之间形成连接件115的可选的机制。
近来，封装框架可用于集成电路(IC)封装件。这种封装框架具有热耗散功能与衬底通孔类似的导电柱并且安装在封装管芯的周围。因为封装框架设置在封装管芯的周围，形状系数比中介层小。这种封装框架的实例包括但不限于新加坡的ASM太平洋科技有限公司的DreamPak、台湾台北的ASE Inc.的Leadless-aQFN。
图2是根据一些实施例的包括位于封装件120’(其位于封装件130上方)上方的封装件110的PoP封装件200。上面已经描述了封装件110和衬底130。图2示出包括半导体管芯121(其被中介框架210包围)的封装件120’。中介框架210具有衬底通孔(TSH)215，其允许封装件110上的凸块(或球)112与衬底130的凸块(或球)132接合。回流凸块112的一部分和凸块132的一部分填充衬底通孔(TSH)215以形成电连接封装件110、衬底和/或管芯121的连接件。可以通过机械钻孔或通过激光钻孔形成TSH并且可以使开口的宽度小于上面描述的TMV。在一些采用激光钻孔技术的实施例中。在衬底的给定的区域约束中形成衬底通孔比在衬底中形成开口更容易。因此，在一些实施例中，通过激光钻孔形成的TSH的宽度在约50μm至约250μm的范围内，其比上面描述的TMV的宽度W1小。较小宽度的TSH和接合工艺使中介框架210上的连接件的间距能够小于上面描述的连接件115的间距P1。在一些实施例中，中介框架210上的连接件的间距可以在约75μm至约500μm的范围内。在一些实施例中，中介框架210上的连接件的间距可以在约75μm至约300μm的范围内。
图3A是根据一些实施例的中介框架210的截面图。中介框架210包括衬底310。衬底310包含介电材料。在一些实施例中，衬底310由混合有一种或多种添加物314的基材制成。例如，衬底310可以由混合有玻璃纤维(添加物314)的聚酰亚胺(基材313)制成以增加衬底310的强度。制造衬底310使其具有足够的强度和刚度以在封装工艺过程和使用过程中承受对其施加的应力。在一些实施例中，衬底310的杨氏模量在约5GPa至约100GPa的范围内。玻璃纤维具有比聚酰亚胺更高的刚度。可以向聚酰亚胺添加各种含量或百分比的玻璃纤维以增加衬底310的强度。在一些实施例中，衬底310中的玻璃纤维的重量百分比在约5％至约60％的范围内。
基材313可以由其他材料制成，例如玻璃、硅、砷化镓、绝缘体上硅(“SOI”)、环氧树脂、聚合物(热固塑料或热塑性塑料)、模塑料、塑料、陶瓷或它们的组合。基材313的塑性材料的实例包括但不限于聚氯乙烯(PVC)、丙烯腈-丁二烯-苯乙烯(ABS)聚合物、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)。
可以向基材313添加各种不同添加物314以提高衬底310的期望特性。例如，可以将耐燃材料(添加物)加入至基材313。在一些实施例中，衬底310包括双马来酰亚胺三嗪(BT)树脂和/或FR-4(由编织玻璃纤维织物和环氧树脂粘合剂组成的复合材料，其是耐燃物)。在一些可选的实施例中，衬底310包括环氧树脂、玻璃纤维或涂胶脂铜。衬底310的厚度T的范围在约20μm至约500μm的范围内。
中介框架210还包括框架区350中的衬底通孔(TSH)215。根据一些实施例，TSH 215的宽度W2在约50μm至约250μm的范围内。根据一些实施例，TSH的间距P2在约75μm至约500μm的范围内。在一些实施例中，间距P2在约75μm至约300μm的范围内。导电层335覆盖TSH 215。在一些实施例中，导电层335由铜或铜合金制成。导电层335可以包括一个以上亚层。可以通过各种工艺，例如溅射、电镀或两者的组合形成导电层335。在一些实施例中，导电层335包含铜。在一些可选的实施例中，可以使用其他导电材料代替铜。例如，导电层335可以包含焊料、焊料合金、金、或金合金等。焊料合金中的示例性元素可以包括Sn、Pb、Ag、Cu、Ni、铋(Bi)或它们的组合。在一些实施例中，导电层335的厚度在约2μm至约40μm的范围内。
导电层335还覆盖衬底310的部分表面。在一些实施例中，包围衬底310的表面上的衬底通孔(TSH)215的边缘的(一个或多个)导电层335的宽度W3在约2μm至约100μm的范围内。中介框架210还包括用于放置图2的半导体管芯121的开口区340。通过机械工艺例如布线去除开口区340中的衬底材料。布线工艺采用锋利的工具穿透衬底以去除在预定区限定的衬底材料。也可以使用其他合适的机械工艺。在一些实施例中，区340的宽度W4在约2mm至约500mm的范围内。
根据一些实施例，图3B是中介框架210的俯视图。图3B示出衬底通孔(TSH)215分布遍及中介框架210。图3B中的中介框架具有矩形形状。在一些实施例中，中介框架210的宽度W5在约2.5mm至约800mm的范围内。在一些可选的实施例中，中介框架210可以是正方形或其他形状。图3B的中介框架210的框架具有第一方向的宽度W6和第二方向(垂直于第一方向)的宽度W6’。在一些实施例中，宽度W6等于宽度W6’。在一些可选的实施例中，宽度W6可以不同于宽度W6’。例如，宽度W6可以比宽度W6’更宽，并且将中介框架300设置成沿第一方向的衬底通孔(TSH)215的列(或排)比沿第二方向的多。中介框架210可以具有任何数量的排和/或列的衬底通孔(TSH)215。在一些实施例中，宽度W6或W6’在约300μm至约300mm的范围内。
形成中介框架210的示例性机制的详细描述可以在2012年2月2日提交的名称为“Mechanisms for Forming Interposer Frame(用于形成中介框架的机制)”的美国专利申请第61/594,141得到，将其全部内容结合于本申请作为参考。
图4A是根据一些实施例以图2描述的方式在封装件110的凸块112和衬底130的凸块132之间设置的中介框架210的TSH 215的截面图。封装件110和衬底130压向中介框架210以实现凸块112和凸块132与TDH215的导电层335相接触。根据一些实施例，如图4B所示，然后实施回流工艺以使得凸块112和132中的焊料回流和填充TSH 215’。被回流的焊料填充的TSH 215’的表现与衬底通孔(TSV)类似，其提供电连接以及可以有助于散热。可以使用于形成中介框架210的衬底310的热膨胀系数(CET)接近于紧靠衬底310的材料。
图5A至图5D是根据一些实施例的在各个制造阶段的PoP封装件200的截面图。图5A示出根据一些实施例的接合至衬底130的半导体管芯121。图5A仅示出部分管芯121和部分衬底130。衬底130具有若干第一凸块结构510，其接合到半导体管芯121上的凸块520。凸块结构510通过钝化层560彼此隔开。在一些实施例中，钝化层560由诸如聚酰亚胺的聚合物制成。根据一些实施例，凸块结构510在金属焊盘549上方形成并且可以包括金属饰面层512和预焊料层513。凸块结构510通过互连件540在衬底130中的导电结构电连接至衬底130的另一面(与在其上形成凸块结构的面相对)上的连接件(未示出)。图5A仅示出部分互连结构540。根据一些实施例，互连件540可以包括金属层541、通孔542和镀通孔(PTH)545。PTH 545电连接至以上描述的衬底130的另一面上的连接件(未示出)。互连件540的导电结构被可以是二氧化硅、低介电常数电介质和/或掺杂的电介质的介电材料绝缘。
此外，衬底130可以具有围绕管芯121的多个第二凸块结构132(图5A中示出)。在管芯121接合至衬底130之后，将底部填充物或模塑底部填充物(MUF)570分散到半导体管芯121和衬底130之间的间隙内以及分散到衬底130的暴露表面上以阻止在凸块或球中的焊料中形成碎裂，其中碎裂通常通过热应力产生。底部填充物570还降低介电界面处的分层。例如，底部填充物570可以由基材，例如环氧树脂或混合有添加物的树脂制成。用于增加强度和/或调整底部填充物570的CTE的添加物的实例是SiO2填充剂。在接合至管芯121的衬底130上分散底部填充物570之后，使衬底退火以稳定底部填充物570。图5B示出根据一些实施例在施加底部填充物570之后的图5A的封装件200。
在接合至管芯121的衬底130上形成底部填充物570之后，根据一些实施例，如图5C所示，在衬底130上方设置中介框架210和封装件110。设置中介框架210使其开口340围绕管芯121。此外，在衬底130上的凸块132上方直接设置TSH 215。图5C还示出封装件110上的凸块112也在TSH 215(其下面具有凸块132)上方对准。其后，封装件110和衬底130向中介框架210挤压，然后回流整个封装件以实现凸块112和凸块132中的焊料填充TSH 215中的空间。根据一些实施例，如图5D所示，凸块112中的焊料接触到凸块132中的焊料以填充TSH 215，其变成衬底通孔(TSV)215’。封装件110的凸块112也通过钝化层111彼此隔离开。图5D示出封装件110具有两个半导体芯片180和190，其相互堆叠并且通过粘着层185隔开。图5D还示出芯片180和190通过引线181和182电连接至封装件110的衬底115上的连接件175。衬底115包括互连件140。根据一些实施例，互连件140可以包括金属层141、通孔(未示出)和镀通孔(PTH)145。互连件140的导电结构被可以是二氧化硅、低介电常数电介质和/或掺杂的电介质的(一种或多种)介电材料绝缘。连接件175通过钝化层160(其可以由介电材料制成)彼此分开。在一些实施例中，钝化层160由诸如聚酰亚胺的聚合物制成。
中介框架210的衬底310接触到围绕半导体芯片121的模塑料或底部填充物570。底部填充物570也接触到衬底130的钝化层560和封装件110的钝化层111。对底部填充物570的CET进行选择以接近于钝化层560和111的CTE。如上所述，钝化层560和钝化层111可以由诸如聚酰亚胺的聚合物制成。在一些实施例中，钝化层560和钝化层111的CTE在约3ppm/℃至约50ppm/℃的范围内。在一些实施例中，底部填充物570的CTE在约3ppm/℃至约50ppm/℃的范围内。可以对基材313和添加物314进行选择以实现中介框架210的衬底310的CTE接近于底部填充物570、钝化层560和钝化层111的CTE。在一些实施例中，衬底310的CTE在约3ppm/℃至约50ppm/℃的范围内。
由于中介框架210的衬底310和周围的材料(例如底部填充物570和钝化层560、111)的CTE的较好匹配，在封装工艺过程和使用过程中，PoP封装件200可以承受更好的热循环。采用TMV的封装件(例如图1A和图1B的PoP封装件)由于CTE不匹配可能存在焊料接合处分层。通过采用具有更好CTE匹配的中介框架，焊料接合处分层的问题可以大大减少(如果没有完全解决的话)。此外，与图1B中示出的TMV相比，通过TSH 215形成的TSV 215’彼此之间更好地绝缘。TSV 215’之间的绝缘层(由衬底310制成)的宽度在TSV 215’的顶部和底部处大致相同。相比之下，图1B中位于连接件115之间的隔离区117的顶部117’相对较薄，其增加了连接件115之间短路的风险。
此外，通过添加强度增强剂例如玻纤维，衬底310的强度高于封装件120的模塑料的强度。结果，采用以上描述的中介框架210的PoP封装件200相比于图1A和图1B的PoP封装件，在跌落测试中表现更好。跌落测试是从某一高度投下封装件并且观察该封装件能否经受地面冲击的测试。跌落测试对于便携式器件是重要的。
图6A至图6C是根据一些其他实施例的处于各个制造阶段的采用中介框架的PoP封装件200’的截面图。图6A示出根据一些实施例半导体管芯121和中介框架210接合至衬底130。在中介框架210接合至衬底130之前或之后，半导体管芯121可以接合至衬底130。可选地，半导体管芯121和中介框架210可以同时接合至衬底130。与PoP封装件200类似，凸块132与TSH 215对准。在将中介框架210接合至衬底130之后，根据一些实施例，如图6A所示，凸块132上的部分焊料流入TSH 215内。
其后，将底部填充物570施加至衬底130、管芯121和中介框架210之间的间隙(或空间)以阻止在凸块或球中的焊料中形成碎裂，其中碎裂通常由热应力产生。如上所述，底部填充物570还降低介电界面处的分层。在施加底部填充物570之后，对具有衬底130、管芯121和中介框架210的部分封装结构进行退火(或固化)以固定底部填充物570。图6B示出根据一些实施例在施加底部填充物570以及使其退火之后的上述接合结构。
其后，根据一些实施例，如图6C所示，封装件110接合至图6B的封装结构200’。根据一些实施例，封装件110上的凸块112与TSH 215对准以及接合至衬底130的凸块132以填充TSH 215，其变成TSV 215’。根据一些实施例，图6C中示出的PoP封装件200’的结构和层与图5D的类似。因此，上述采用中介框架210为PoP封装件200带来的益处也适用。
本发明提供了采用堆叠式封装件(PoP)技术利用中介框架形成封装件的机制的实施例。通过采用具有一种或多种添加物的衬底以调整衬底的特性形成中介框架。中介框架具有衬有导电层的衬底通孔(TSH)以与邻近封装件上的焊球形成衬底通孔(TSV)。中介框架能够减少TSV的间距、热膨胀系数(CTE)的不匹配、短路和焊料接合处的分层，以及增加PoP封装件的机械强度。
在一些实施例中，提供了一种半导体封装件。半导体封装件包括衬底和中介框架。中介框架包括多个衬底通孔(TSH)和在中介框架中限定的开口。半导体封装件还包括接合至衬底以及设置在中介框架内的开口中的半导体管芯。衬底具有与多个TSH对准的多个凸块，以及多个凸块的部分焊料至少部分地填充多个TSH。
在一些其他实施例中，提供了一种封装件。封装件包括衬底和中介框架，其中中介框架包括多个衬底通孔(TSH)和在中介框架中限定的开口。封装件还包括接合至衬底以及设置在中介框架内的开口中的半导体管芯。衬底具有与多个TSH对准的多个凸块，并且多个凸块上的部分焊料至少部分地填充多个TSH。封装件还包括具有多个凸块的封装管芯，封装管芯的多个凸块接合至衬底的多个凸块。多个TSH被来自衬底的多个凸块和来自封装管芯的多个凸块的焊料填充。
在又一些其他实施例中，提供了一种形成具有中介框架的堆叠式封装件结构的方法。该方法包括将半导体管芯和中介框架接合至衬底，中介框架围绕半导体管芯。在中介框架的开口中设置半导体管芯，中介框架具有多个TSH。多个TSH与衬底上的多个凸块对准。该方法还包括在半导体管芯和中介框架上方设置封装管芯。封装管芯具有与中介层的多个TSH对准的多个凸块。该方法还包括实施回流工艺从而使得衬底的多个凸块的焊料和封装管芯的多个凸块的焊料填充多个TSH。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。例如，本领域的技术人员将很容易理解本文中描述的许多部件、功能、工艺和材料可以发生改变并且仍保留在本发明的范围内。此外，本申请的范围并不仅限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的发明内容将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与根据本文所述相应实施例基本上相同的功能或获得基本上相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种半导体封装件，包括：
衬底；
中介框架，所述中介框架包括多个衬底通孔(TSH)和在所述中介框架中限定的开口；以及
半导体管芯，接合至所述衬底并设置在所述中介框架内的所述开口中，其中，所述衬底具有与所述多个TSH对准的多个凸块，而且所述多个凸块的部分焊料至少部分地填充所述多个TSH。
2.根据权利要求1所述的半导体封装件，还包括：
位于所述中介框架和所述半导体管芯之间的底部填充物，其中，所述衬底具有镀通孔。
3.根据权利要求1所述的半导体封装件，其中，所述中介框架包括基材，其中，所述基材包括含有玻璃、硅、砷化镓、绝缘体上硅、环氧树脂、聚合物、模塑料、塑料或陶瓷的材料，其中，所述基材混合有至少一种添加物，其中，所述至少一种添加物包括玻璃纤维。
4.根据权利要求1所述的半导体封装件，其中，所述TSH的间距在约75μm至约500μm的范围内。
5.根据权利要求1所述的半导体封装件，其中，所述多个TSH衬有导电层，其中，所述导电层的厚度在约2μm至约40μm的范围内。
6.根据权利要求1所述的半导体封装件，其中，所述中介框架的厚度在约20μm至约500μm的范围内。
7.根据权利要求1所述的半导体封装件，还包括：
具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块与所述衬底的多个凸块接合，所述多个TSH被来自所述衬底的多个凸块和来自所述封装管芯的多个凸块的焊料填充。
8.一种封装件，包括：
衬底；
中介框架，所述中介框架包括多个衬底通孔(TSH)和在所述中介框架中限定的开口；
半导体管芯，接合至所述衬底并设置在所述中介框架内的所述开口中，其中，所述衬底具有与所述多个TSH对准的多个凸块，而且所述多个凸块上的部分焊料至少部分地填充所述多个TSH；以及
具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块与所述衬底的多个凸块接合，所述多个TSH被来自所述衬底的多个凸块和来自所述封装管芯的多个凸块的焊料填充。
9.一种形成具有中介框架的堆叠式封装结构的方法，所述方法包括：
将半导体管芯和中介框架接合至衬底，所述中介框架围绕所述半导体管芯，所述半导体管芯设置在所述中介框架的开口中，并且所述中介框架具有多个TSH，其中所述多个TSH与所述衬底上的多个凸块对准；
在所述半导体管芯和所述中介框架上方设置封装管芯，其中，所述封装管芯具有与所述中介框架的多个TSH对准的多个凸块；以及
实施回流工艺以使所述衬底的多个凸块的焊料和所述封装管芯的多个凸块的焊料填充所述多个TSH，
其中，所述半导体管芯具有多个凸块，并且所述半导体管芯通过所述半导体管芯的多个凸块接合至所述衬底。
10.根据权利要求9所述的方法，还包括：
在所述衬底上涂覆底部填充物，固化所述底部填充物。
CN201310003767.5A 2012-02-28 2013-01-06 具有中介框架的封装件及其形成方法 Active CN103295998B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261604414P 2012-02-28 2012-02-28
US61/604,414 2012-02-28
US13/448,796 US8766460B2 (en) 2012-02-02 2012-04-17 Package with interposer frame and method of making the same
US13/448,796 2012-04-17

Publications (2)

Publication Number Publication Date
CN103295998A true CN103295998A (zh) 2013-09-11
CN103295998B CN103295998B (zh) 2015-12-23

Family

ID=49096633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310003767.5A Active CN103295998B (zh) 2012-02-28 2013-01-06 具有中介框架的封装件及其形成方法

Country Status (1)

Country Link
CN (1) CN103295998B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261530A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 封装件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029550A1 (en) * 2002-03-04 2005-02-10 Lee Teck Kheng Semiconductor die packages with recessed interconnecting structures
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
US20100330747A1 (en) * 2007-07-24 2010-12-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating semiconductor plastic package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029550A1 (en) * 2002-03-04 2005-02-10 Lee Teck Kheng Semiconductor die packages with recessed interconnecting structures
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
US20100330747A1 (en) * 2007-07-24 2010-12-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating semiconductor plastic package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261530A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 封装件及其形成方法
CN111261530B (zh) * 2018-11-30 2022-07-01 台湾积体电路制造股份有限公司 封装件及其形成方法

Also Published As

Publication number Publication date
CN103295998B (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
US10559546B2 (en) Package on package structure and method for forming the same
US11699691B2 (en) Interposer frame and method of manufacturing the same
US9831207B2 (en) No-flow underfill for package with interposer frame
US11233032B2 (en) Mechanisms for forming bonding structures
US10083919B2 (en) Packaging for high speed chip to chip communication
US9006033B2 (en) Method of making package with interposer frame
CN104377171A (zh) 具有中介层的封装件及其形成方法
CN103219293A (zh) 在封装工艺中切割底部填充物
CN103972191A (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
US8749043B2 (en) Package on package structure
CN110620085A (zh) 层叠封装接合结构及其形成方法
KR101512902B1 (ko) 본딩 구조물 및 이의 형성 방법
US20210051800A1 (en) Electronic package, assemble substrate, and method for fabricating the assemble substrate
CN103295998B (zh) 具有中介框架的封装件及其形成方法
US11264342B2 (en) Package on package structure and method for forming the same
CN103594443A (zh) 用于封装件和衬底的接合结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant