CN103268743A - 像素阵列的测试电路、测试方法及显示面板、显示器 - Google Patents

Abstract

本发明公开了像素阵列的测试电路、测试方法及显示面板、显示器，测试电路包括M个MOS开关，每一MOS开关的源极/漏极与像素阵列的数据线电性连接；N个第一测试衬垫，用于输入测试控制信号分别控制M个MOS开关通断，每一第一测试衬垫与至少一个MOS开关的栅极电性连接；K个第二测试衬垫，用于输入数据信号，每一第二测试衬垫与至少一个MOS开关的漏极/源极电性连接；P个IC衬垫，至少一个IC衬垫包括至少两个子衬垫，IC衬垫中的至少两个子衬垫分别与相同数目的MOS开关的栅极一一对应电性连接。通过由IC包含的子衬垫代替多个IC衬垫，对开关分别控制的同时，减少用于输入规定电位来关闭开关电路线的IC衬垫的数量。

Description

像素阵列的测试电路、测试方法及显示面板、显示器

技术领域

本发明涉及液晶显示领域，尤其涉及像素阵列的测试电路、测试方法，以及包括该像素阵列的测试电路的显示面板和显示器。

背景技术

由于显示器制造技术的不断进步及各应用领域的更高要求，高分辨率的显示器已经成为发展的必然趋势，但是高分辨率的显示器，尤其是对于高分辨率液晶显示器而言，对应高分辨率则是像素的几何倍数的增加，与之对应数据线越来越多。

对于高分辨率液晶显示器测试时，依照其像素数量需要提供给测试电路数量惊人数据线和信号输入衬垫。现有技术中，通常在测试电路加入多个开关形成开关电路，以减少数据线的连接，一个信号输入衬垫对应一组开关，一组开关包括至少一个开关，以减少信号输入衬垫的数量。但是现有技术中，仍然存在以下问题：在测试完成后，该开关电路处于悬浮状态，突发信号会造出漏流或短路等缺陷使显示异常。所以，需要对应每组开关设置一个用于输入预定电位的电源信号来关闭该组开关的IC衬垫，给以上所述的每个IC衬垫提供一预定电位的电源信号后，使整体测试电路处于常闭状态，减少突发信号造成的显示异常。但是，如果每组开关都需要关闭，会造成用于输入预定电位的电源信号IC衬垫需求太多；通常IC衬垫与IC芯片的端口一一对应设置，IC芯片通过端口向IC衬垫输出预定的电位，若IC衬垫需求太多的话，IC芯片的端口必然也需求很多，这与IC芯片端口数量受限产生矛盾。

发明内容

本发明的目的是提供一种像素阵列的测试电路、测试方法及显示面板、显示器,以解决现有技术中测试电路用于输入信号的IC衬垫需求多，进而IC芯片的对应端口也需求多，且测试结束后测试电路无法关闭而处于悬浮状态，易造成显示装置漏流或短路的问题。

本发明的目的是通过以下技术方案实现的：

本发明实施例一种像素阵列的测试电路，包括：M个薄膜场效应晶体管MOS开关，每一所述MOS开关的源极/漏极与像素阵列的数据线电性连接；

N个第一测试衬垫，用于输入测试控制信号分别控制所述M个MOS开关通断，每一所述第一测试衬垫与至少一个所述MOS开关的栅极电性连接；

K个第二测试衬垫，用于输入数据信号，每一所述第二测试衬垫与至少一个所述MOS开关的漏极/源极电性连接；

P个集成电路元件IC衬垫，至少一个所述IC衬垫包括至少两个子衬垫，所述IC衬垫中的所述至少两个子衬垫分别与所述M个MOS开关中相同数目的所述MOS开关的栅极一一对应电性连接；其中，M为大于等于2的整数，N、K和P均为大于等于1的整数。

优选的，所述MOS开关的数量与所述数据线的数量相同，所述数据线分别与所述MOS开关的源极/漏极一一对应电性连接。

优选的，所述M个MOS开关分为N组，每一组内所有MOS开关的栅极电连接在一起，所述N个第一测试衬底分别与N组MOS开关的栅极一一对应电性连接。

优选的，所述M个MOS开关的漏极/源极均连接至同一第二测试衬垫。

优选的，所述M个MOS开关的漏极/源极分为K组，所述K个第二测试衬垫分别与所述K组MOS开关的漏极/源极一一对应电性连接。

优选的，所述测试电路包括一个所述IC衬垫，所述子衬垫是由所述一个IC衬垫对应划分的。

优选的，所述测试电路包括至少两个所述IC衬垫，每一所述IC衬垫包括至少两个子衬垫，所述至少两个IC衬垫共用至少一个子衬垫。

优选的，所述MOS开关为N沟道增强型场效应晶体管N-MOS，所述IC衬垫是低电位信号衬垫。

优选的，所述MOS开关为P沟道增强型场效应晶体管P-MOS，所述IC衬垫是高电位信号衬垫。

优选的，所述子衬垫的形状为三角形或矩形或梯形。

本发明实施例有益效果如下：通过由IC包含的子衬垫代替多个IC衬垫，对开关分别控制的同时，减少用于输入规定电位来关闭开关电路线的IC衬垫的数量。

本发明实施例提供一种显示面板，包括上述的测试电路。

优选的，所述显示面板还包括IC芯片，一个所述IC衬垫中所包含所有测试衬垫同时与同一个IC芯片端口对应电性连。

本发明实施例提供一种显示器，包括上述的显示面板。

本发明实施例提供一种测试像素阵列的方法，步骤如下：

通过部分或全部N个第一测试衬垫输入测试控制信号使与之对应的所述MOS开关导通；

通过所述第二测试衬垫输入数据信号，使导通的MOS开关的源极/漏极电性连接的数据线对应的像素正常显示，并进行像素阵列测试。

优选的，像素阵列测试完成后，将集成电路元件IC压合至所述IC对应的IC衬垫，使属于同一所述IC衬垫的各个子衬垫电性连接的所述MOS开关的栅极短接。

优选的，所述IC衬垫是低电位信号衬垫，IC压合至所述IC对应的IC衬垫后，通过所述IC衬垫输入低电位使属于所述IC衬垫的各个子衬垫电性连接的所述MOS开关关闭；或者，

所述IC衬垫是高电位信号衬垫，IC压合至所述IC对应的IC衬垫后，通过所述IC衬垫输入高电位使属于所述IC衬垫的各个子衬垫电性连接的MOS开关关闭。

本发明实施例有益效果如下：在测试像素阵列时，测试电路可以对开关的分别控制，并且信号输入衬垫的数量减少；测试结束后，将IC压合至IC衬垫所包含的子衬垫上并输入规定的电位，测试电路关闭，使测试电路的测试衬垫和/或信号输入衬垫不会处于悬浮状态，从而避免由于现有技术中测试衬垫和/或信号输入衬垫悬浮所造成的漏流及短路问题。

附图说明

图1A和图1B为本发明实施例一所述测试电路示意图；

图2至图8为本发明实施例二所述IC衬垫包含两个及以上子衬垫的放大示意图；

图9为本发明实施例二所述两个IC衬垫共包含八个子衬垫，且部分子衬垫由两个IC衬垫共用的放大示意图；

图10为本发明实施例五所述像素阵列测试方法流程图。

具体实施方式

下面结合说明书附图对本发明实施例的实现过程进行详细说明。

本发明实施例一，提供一种像素阵列的测试电路，如图1A所示，为了描述方便，将测试电路划分为开关电路区1、测试衬垫区2、IC衬垫区3和像素阵列区4，其中像素阵列区4包括若干条数据线，包括：

开关电路区1中包括M个薄膜场效应晶体管MOS开关101，每一MOS开关101的源极/漏极与像素阵列的数据线电性连接；

如图1A所示的优选实施例中，薄膜场效应晶体管MOS开关的数量与像素阵列的数据线的数量相同，像素阵列数据线分别与MOS开关的源极/漏极一一对应电性连接。也就是说，像素阵列数据线的数量也为M，M根数据线与M个MOS开关的源极/漏极一一对应电性连接。本发明的其他实施例中，薄膜场效应晶体管MOS开关的数量与像素阵列的数据线的数量可以不相同；前者可以比后者多，但某些MOS开关可能就起不到测试开关的作用；前者也可以比后者少，但可能某些数据线就没有MOS开关与之连接，不能被测试到。这些实施例可能不是最优选的实施例，但仍然能解决本发明的技术问题，属于本发明的保护范围。

测试衬垫区2中包括N个第一测试衬垫102，用于输入测试控制信号分别控制M个MOS开关101通断，每一第一测试衬垫102与至少一个MOS开关101的栅极电性连接；

作为一种优选的实施方式，M个MOS开关分为N组，每一组内所有MOS开关的栅极电连接在一起，N个第一测试衬底分别与N组MOS开关的栅极一一对应电性连接。也就是说，每一组内所有MOS开关的栅极电连接在一起之后连接至与其对应的第一测试衬垫。通常N大于等于2。例如N=2，即与位于奇数列的数据线对应电性连接的MOS开关分为一组，与位于偶数列的数据线对应电性连接的MOS开关分为另一组，这两组MOS开关的栅极分别与两个第一测试衬垫电性连接。这样当第一个第一测试衬垫被施加开启信号，从而将第一组MOS开关打开，于是可以对位于奇数列的数据线和位于奇数列的像素进行测试；当第二个第一测试衬垫被施加开启信号，从而将第二组MOS开关打开，于是可以对位于偶数列的数据线和位于奇数列的像素进行测试，这称之为奇偶测试。再例如N=3，即与位于R列的数据线对应电性连接的MOS开关分为第一组，与位于G列的数据线对应电性连接的MOS开关分为第二组，与位于B列的数据线对应电性连接的MOS开关分为第三组，这三组MOS开关的栅极分别与三个第一测试衬垫电性连接。这样当第一个第一测试衬垫被施加开启信号，从而将第一组MOS开关打开，于是可以对位于R列的数据线和位于R列的像素进行测试；当第二个第一测试衬垫被施加开启信号，从而将第二组MOS开关打开，于是可以对位于G列的数据线和位于G列的像素进行测试；当第三个第一测试衬垫被施加开启信号，从而将第三组MOS开关打开，于是可以对位于B列的数据线和位于B列的像素进行测试；这称之为RGB测试。当然根据不同的测试需求，MOS开关的分组数量以及第一测试衬垫的数量可以有不同的设计。并且，MOS开关的分组数量以及第一测试衬垫的数量可以相同，也可以不相同。

测试衬垫区2中包括K个第二测试衬垫103，用于输入数据信号，每一第二测试衬垫103与至少一个MOS开关101的漏极/源极电性连接；

如图1A所示的优选实施例中，M个MOS开关的漏极/源极分为K组，所述K个第二测试衬垫分别与所述K组MOS开关的漏极/源极一一对应电性连接。其他实施例中，M个MOS开关漏极/源极的分组数量可以第二测试衬垫的数量相同，也可以不相同；例如，所述M个MOS开关的漏极/源极均连接至同一第二测试衬垫，第二测试衬垫可以只有一个。

IC衬垫区3中包括P个集成电路元件IC衬垫104，至少一个IC衬垫104包括至少两个子衬垫1041，IC衬垫104中的至少两个子衬垫1041分别与M个MOS开关101中相同数目的MOS开关101的栅极一一对应电性连接；其中，M为大于等于2的整数，N、K和P均为大于等于1的整数。

如图1A所示的优选实施例中可以看到，虚线框所示的IC衬垫分为2个子衬垫，每一个子衬垫与一组MOS开关的栅极对应电性连接。2个子衬垫与两组MOS开关的栅极一一对应电性连接，而该两组MOS开关的栅极分别与2个第一测试衬垫电性连接。另外，虚线框所示的该具有2个子衬垫的IC衬垫与同一个IC芯片的端口电性连接。

在测试时，该具有2个子衬垫的IC衬垫没有从该IC芯片的端口获得信号，而2个第一测试衬垫被施加开启信号使之对应电性连接的两组MOS开关打开（各组MOS开关同时打开，或逐组打开），进行测试。在显示时，该具有2个子衬垫的IC衬垫从该IC芯片的端口获得关闭信号使之对应电性连接的两组MOS开关在显示时均处于常闭状态，减少突发信号造成的显示异常；而2个第一测试衬垫未被施加信号。同时，由于该具有2个子衬垫的IC衬垫与同一个IC芯片的端口电性连接，减少了对IC芯片的端口的需求。

需要说明书的是，一个IC衬垫所包含的子衬垫的数量不一定只有2个，可以多于2个，即至少两个；而且，P个IC衬垫中只要有一个IC衬垫包括至少两个子衬垫，而这些子衬垫均电性连接至同一个IC芯片端口就可以了。例如，P个IC衬垫中可以有一个或一个以上的IC衬垫包括至少两个子衬垫。P个IC衬垫中可以是所有IC衬垫均包括至少两个子衬垫，也可以是部分IC衬垫均包括至少两个子衬垫。

本实施例图1示出的，是以IC衬垫104包含两个子衬垫1041为例，其中，一个IC衬垫104所包含的两个子衬垫1041是由一个IC的对应衬垫划分的。

优选的，MOS开关101为N沟道增强型场效应晶体管N-MOS，IC衬垫104是低电位信号衬垫。

优选的，MOS开关101为P沟道增强型场效应晶体管P-MOS，IC衬垫104是高电位信号衬垫。

此外，如图1A所示，IC衬垫104可以分别设置于全部MOS开关101所连接数据线的两侧；也可以如与图1A具有相同组成部分的图1B所示，IC衬垫104全部设置于全部MOS开关101所连接数据线的左侧。当然也可以设置于全部MOS开关101所连接数据线的右侧，与图1B所示相似，不再重复示出。

本实施例中，一个IC包含有两个子衬垫，以之替多个IC衬垫，对开关分别控制的同时，减少用于输入预定电位来关闭开关电路线的IC衬垫的数量。

当然，本发明中的IC衬垫不限于包含两个子衬垫。本发明实施例二，根据图2至图5所示的IC衬垫包含子衬垫放大示意图，对IC衬垫包含两个以上子衬垫的情况进行说明。

如图2所示，IC衬垫104包含三个子衬垫1041，三个子衬垫1041为矩形；但是三个子衬垫1041的面积并不相等。当然，图2所示只是具体划分示例之一，可以根据不同的需要在划分子衬垫1041时进行规划。

如图3所示，IC衬垫104包含四个子衬垫1041，四个子衬垫1041为面积相等的矩形。

如图4所示，IC衬垫104包含五个子衬垫1041，五个子衬垫1041为矩形，其中一个面积较大。

如图5所示，IC衬垫104包含八个子衬垫1041，八个子衬垫1041为面积相等的矩形。

以上示例只是为了说明IC衬垫包含子衬垫的个数情况。同时，子衬垫的形状并不限于矩形，也可以为三角形或梯形，或者矩形、三角形和梯形的任意组合。如图6至图8所示的IC衬垫包含子衬垫放大示意图。其中，图6示出了由两个子衬垫1041组成的IC衬垫104放大示意图，子衬垫1041为两个直角三角形。图7所示IC衬垫104由三个子衬垫1041组成的IC衬垫104放大示意图，子初垫1041为直角三角形或等腰三角形。如图8示出了由八个子衬垫1041组成的IC衬垫104的放大示意图，子衬垫1041为矩形、直角三角形或梯形。

需要说明的是，子衬垫1041的形状不限于以上优选实施例中所示出的形状，可以为任意几何图形。

以上，例举了一个IC衬垫划分为两个以上子衬垫的情况；同时，也可以是两个IC衬垫或多个IC衬垫，每一IC衬垫划分为两个以上子衬垫，同时该两个IC衬垫或多个IC衬垫共用至少一个子衬垫。如图9所示，包括两个IC端口对应的两个IC衬垫11和IC衬垫12，其中13为衬垫11和衬垫12的连接部分。两个IC衬垫11和IC衬垫12共用八个子衬垫1041中的至少一个，当两个IC衬垫11和IC衬垫12对应的IC压合后，由于共用八个子衬垫中的至少一个子衬垫1041，则提供所有子衬垫1041相同的电位，其中子衬垫1041为矩形、三角形或梯形。在此处只以两个IC衬垫共用八个子衬垫1041中的至少一个子衬垫1041为例进行说明，更多包括至少两个子衬垫的IC衬垫共用至少一个子衬垫的情形与之相似，在此不再重复举例。

本发明实施例三，提供一种显示面板，包括上述的测试电路。

优选的，所述显示面板还包括IC芯片，一个所述IC衬垫中所包含所有测试衬垫同时与同一个IC芯片端口对应电性连。

本发明实施例四，提供一种显示器，包括上述的显示面板。

本发明实施例五，依据本发明实施例一提供的测试电路，提供一种测试像素阵列的方法，如图10所示，步骤如下：

步骤S101，通过部分或全部N个第一测试衬垫输入测试控制信号使与之对应的MOS开关导通。

步骤S102，通过第二测试衬垫输入数据信号，使导通的MOS开关的源极/漏极电性连接的数据线对应的像素正常显示，并进行像素阵列测试。

优选的，像素阵列测试完成后，将集成电路元件IC芯片压合至IC芯片对应的IC衬垫，使属于IC衬垫的各个子衬垫电性连接的MOS开关的栅极短接。

优选的，IC衬垫是低电位信号衬垫，IC芯片压合至IC对应的IC衬垫后，通过IC衬垫输入低电位使属于IC衬垫的各个子衬垫电性连接的MOS开关关闭；或者，

IC衬垫是高电位信号衬垫，IC芯片压合至IC芯片对应的IC衬垫后，通过IC衬垫输入高电位使属于IC衬垫的各个子衬垫电性连接的MOS开关关闭。

本实施例中一个IC衬底包含有至少两个或以上子衬垫，且至少两个子衬垫通过开关与一个信号输入衬垫电连接，在测试像素阵列时，测试电路可以对开关的分别控制，并且减少了用于输入规定电位来关闭开关电路线的衬垫的数量；测试结束后，将IC芯片压合至IC衬垫所包含的子衬垫上并输入规定的电位，测试电路关闭，使测试电路的测试衬垫和/或信号输入衬垫不会处于悬浮状态，从而避免由于现有技术中测试衬垫和/或信号输入衬垫悬浮所造成的漏流及短路问题。

需要说明的是，以上所有实施例所示附图是为了更清楚地进行说明，不应以图形成对本发明的限制。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种像素阵列的测试电路，其特征在于，包括：

M个薄膜场效应晶体管MOS开关，每一所述MOS开关的源极/漏极与像素阵列的数据线电性连接；

N个第一测试衬垫，用于输入测试控制信号分别控制所述M个MOS开关通断，每一所述第一测试衬垫与至少一个所述MOS开关的栅极电性连接；

K个第二测试衬垫，用于输入数据信号，每一所述第二测试衬垫与至少一个所述MOS开关的漏极/源极电性连接；

P个集成电路元件IC衬垫，至少一个所述IC衬垫包括至少两个子衬垫，所述IC衬垫中的所述至少两个子衬垫分别与所述M个MOS开关中相同数目的所述MOS开关的栅极一一对应电性连接；其中，M为大于等于2的整数，N、K和P均为大于等于1的整数。

2.如权利要求1所述的测试电路，其特征在于，所述MOS开关的数量与所述数据线的数量相同，所述数据线分别与所述MOS开关的源极/漏极一一对应电性连接。

3.如权利要求2所述的测试电路，其特征在于，所述M个MOS开关分为N组，每一组内所有MOS开关的栅极电连接在一起，所述N个第一测试衬底分别与N组MOS开关的栅极一一对应电性连接。

4.如权利要求3所述的测试电路，其特征在于，所述M个MOS开关的漏极/源极均连接至同一第二测试衬垫。

5.如权利要求3所述的测试电路，其特征在于，所述M个MOS开关的漏极/源极分为K组，所述K个第二测试衬垫分别与所述K组MOS开关的漏极/源极一一对应电性连接。

6.如权利要求1所述的测试电路，其特征在于，所述测试电路包括一个所述IC衬垫，所述子衬垫是由所述一个IC衬垫对应划分的。

7.如权利要求1所述的测试电路，其特征在于，所述测试电路包括至少两个所述IC衬垫，每一所述IC衬垫包括至少两个子衬垫，所述至少两个IC衬垫共用至少一个子衬垫。

8.如权利要求1至7所述任意一项所述的测试电路，其特征在于，所述MOS开关为N沟道增强型场效应晶体管N-MOS，所述IC衬垫是低电位信号衬垫。

9.如权利要求1至7所述任意一项所述的测试电路，其特征在于，所述MOS开关为P沟道增强型场效应晶体管P-MOS，所述IC衬垫是高电位信号衬垫。

10.如权利要求1所述的测试电路，其特征在于，所述子衬垫的形状为三角形或矩形或梯形。

11.一种显示面板，其特征在于，所述显示面板包括如权利要求1至6任一项所述的的测试电路。

12.如权利要求11所述的显示面板，其特征在于，所述显示面板还包括IC芯片，一个所述IC衬垫中所包含所有测试衬垫同时与同一个IC芯片端口对应电性连接。

13.一种显示器，其特征在于，所述显示器包括如权利要求11或12所述的显示面板。

14.一种利用如权利要求1所述的测试电路测试像素阵列的方法，其特征在于，步骤如下：

通过部分或全部N个第一测试衬垫输入测试控制信号使与之对应的所述MOS开关导通；

通过所述第二测试衬垫输入数据信号，使导通的MOS开关的源极/漏极电性连接的数据线对应的像素正常显示，并进行像素阵列测试。

15.如权利要求14所述的方法，其特征在于，像素阵列测试完成后，将集成电路元件IC芯片压合至所述IC芯片对应的IC衬垫，使属于同一所述IC衬垫的各个子衬垫电性连接的所述MOS开关的栅极短接。

16.如权利要求15所述的测试电路，其特征在于，所述IC衬垫是低电位信号衬垫，IC芯片压合至所述IC芯片对应的IC衬垫后，通过所述IC衬垫输入低电位使属于所述IC衬垫的各个子衬垫电性连接的所述MOS开关关闭；或者，

所述IC衬垫是高电位信号衬垫，IC芯片压合至所述IC芯片对应的IC衬垫后，通过所述IC衬垫输入高电位使属于所述IC衬垫的各个子衬垫电性连接的MOS开关关闭。

Images