CN103250065A - 反馈扫描隔离和扫描旁路架构 - Google Patents

反馈扫描隔离和扫描旁路架构 Download PDF

Info

Publication number
CN103250065A
CN103250065A CN2011800585787A CN201180058578A CN103250065A CN 103250065 A CN103250065 A CN 103250065A CN 2011800585787 A CN2011800585787 A CN 2011800585787A CN 201180058578 A CN201180058578 A CN 201180058578A CN 103250065 A CN103250065 A CN 103250065A
Authority
CN
China
Prior art keywords
input
output
multiplexer
logic
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800585787A
Other languages
English (en)
Other versions
CN103250065B (zh
Inventor
保罗·F·波利茨基
宏·S·金
保罗·道格拉斯·巴塞特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103250065A publication Critical patent/CN103250065A/zh
Application granted granted Critical
Publication of CN103250065B publication Critical patent/CN103250065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种反馈扫描隔离和旁路架构设备和方法。所述设备包含内核逻辑以及输入和输出多路复用器。所述输入多路复用器基于测试信号将功能输入或内核输出选择性地提供到内核输入。所述输出多路复用器基于所述测试信号将所述内核输出或输入多路复用器输出选择性地提供到功能输出。当所述测试信号指示内核反馈测试时，所述输出多路复用器输出所述内核输出，且所述输入多路复用器将所述内核输出反馈到所述内核输入。当所述测试信号指示旁路测试时，所述输入多路复用器输出所述功能输入，且所述输出多路复用器绕过所述内核逻辑输出所述功能输入。当存在时序问题时，逻辑可阻挡反馈或旁路信号。当功能输入和输出的数目不同时，逻辑可修改反馈或旁路信号的数目。

Description

反馈扫描隔离和扫描旁路架构
技术领域
本发明大体上涉及集成电路装置的测试，且更确切地说，涉及集成电路装置中的嵌入式内核和外部电路的反馈和旁路隔离测试。
背景技术
许多集成电路装置包含至少一个嵌入式内核和将输入提供到嵌入式内核及从嵌入式内核接受输出的外部电路。嵌入式内核通常具有多个输入和输出。有利地能够将嵌入式内核与外部逻辑隔离以用于内核制造测试，及将外部逻辑与嵌入式内核隔离以用于外部逻辑制造测试。扫描隔离反馈测试可用以与外部逻辑分开地测试内核，且扫描隔离旁路测试可用以与内核分开地测试外部电路。然而，扫描隔离反馈和旁路测试可能难以在不影响集成电路装置的硅面积的情况下来实施。
当前扫描隔离及旁路架构可能需要为嵌入式内核的输入和输出中的每一者添加状态元件和多路复用器。这个额外电路可能需要在裸片上的大量硅面积，尤其是在内核具有大数目的输入和输出引脚时。
将需要具有扫描隔离反馈和旁路架构，其不需要用于目标内核的每一输入和输出的状态元件，且对于扫描隔离反馈和旁路电路使用较小硅面积，甚至在目标内核具有大数目的输入和输出时亦如此。
发明内容
揭示一种扫描隔离和旁路架构，其包含内核逻辑、输入隔离多路复用器和输出隔离多路复用器。所述内核逻辑接收内核逻辑输入，且产生内核逻辑输出。所述输入隔离多路复用器包含第一输入、第二输入、选择输入和输出；且所述输入隔离多路复用器基于所述选择输入将所述第一和第二输入中的一者选择性地提供到所述输出。对于所述输入隔离多路复用器，所述第一输入耦合到功能输入，所述第二输入耦合到功能输出，所述输出耦合到所述内核逻辑输入，且所述选择输入耦合到第一测试选择信号。所述输出隔离多路复用器包含第一输入、第二输入、选择输入和输出；且所述输出隔离多路复用器基于所述选择输入将所述第一和第二输入中的一者选择性地提供到所述输出。对于所述输出隔离多路复用器，所述第一输入耦合到所述内核逻辑输出，所述第二输入耦合到所述输入隔离多路复用器的所述输出，所述输出提供所述功能输出，且所述选择输入耦合到第二测试选择信号。当所述第一和第二测试选择信号指示内核反馈测试时，所述输出隔离多路复用器将所述内核逻辑输出从所述输出隔离多路复用器的所述第一输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出，且所述输入隔离多路复用器将所述内核逻辑输出从所述输入隔离多路复用器的所述第二输入传递到所述输入隔离多路复用器的所述输出和所述内核逻辑输入。所述扫描隔离和旁路架构可经配置以使得当所述第一和第二测试选择信号指示旁路测试时，所述输入隔离多路复用器将所述功能输入从所述输入隔离多路复用器的所述第一输入传递到所述输入隔离多路复用器的所述输出，且所述输出隔离多路复用器将所述功能输入从所述输出隔离多路复用器的所述第二输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出。所述扫描隔离和旁路架构可经配置以使得当所述第一和第二测试选择信号指示正常操作时，所述输入隔离多路复用器将所述功能输入从所述输入隔离多路复用器的所述第一输入传递到所述输入隔离多路复用器的所述输出以由所述内核逻辑来处理，且所述输出隔离多路复用器将所述内核逻辑的所述输出从所述输出隔离多路复用器的所述第一输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出。
所述扫描隔离和旁路架构还可包含全速信号和输入与(AND)逻辑及输出AND逻辑中的一者或两者。所述输入AND逻辑可包含耦合到所述全速信号的第一输入、耦合到所述功能输出的第二输入以及耦合到所述输入隔离多路复用器的所述第二输入的输出。当所述全速信号具有第一值时，所述输入AND逻辑将所述功能输出传递到所述输入AND逻辑的所述输出，且当所述全速信号具有第二值时，所述输入AND逻辑防止所述功能输出传递到所述输入AND逻辑的所述输出。所述输出AND逻辑可包含耦合到所述全速信号的第一输入、耦合到所述输入隔离多路复用器的所述输出的第二输入以及耦合到所述输出隔离多路复用器的所述第二输入的输出。当所述全速信号具有所述第一值时，所述输出AND逻辑将所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出，且当所述全速信号具有所述第二值时，所述输出AND逻辑防止所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出。
所述扫描隔离和旁路架构可包含用于功能输入和功能输出的数目不同的情形的异或逻辑。当所述功能输入包括N个输入且所述功能输出包括M个输出时，N大于M，所述异或逻辑可将功能输入的所述数目减少到等于功能输出的所述数目，其方式为接收所述输入隔离多路复用器的所述输出，及输出减少的输出到所述输出隔离多路复用器的所述第二输入。当所述功能输出包括N个输出且所述功能输入包括M个输入时，所述异或逻辑可将功能输出的所述数目减少到等于功能输入的所述数目，其方式为接收所述功能输出，及输出减少的输出到所述输入隔离多路复用器的所述第二输入。
所述扫描隔离和旁路架构可并入到装置中，所述装置选自由以下各者组成的群组：音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元以及计算机。
揭示一种扫描隔离和旁路架构，其包含内核逻辑装置、输入选择装置和输出选择装置。所述内核逻辑装置处理内核逻辑输入，以产生内核逻辑输出。所述输入选择装置基于选择输入将第一输入和第二输入中的一者传递到输出。对于所述输入选择装置，所述第一输入耦合到功能输入，所述第二输入耦合到功能输出，所述输出耦合到所述内核逻辑输入，且所述选择输入耦合到第一测试选择信号。所述输出选择装置基于选择输入将第一输入和第二输入中的一者传递到输出。对于所述输出选择装置，所述第一输入耦合到所述内核逻辑输出，所述第二输入耦合到所述输入选择装置的所述输出，所述输出提供所述功能输出，且所述选择输入耦合到第二测试选择信号。当所述第一和第二测试选择信号指示内核反馈测试时，所述输出选择装置将所述内核逻辑输出传递到所述输出选择装置的所述输出作为所述功能输出，且所述输入选择装置将所述内核逻辑输出传递到所述输入选择装置的所述输出作为所述内核逻辑输入。所述扫描隔离和旁路架构可经配置以使得当所述第一和第二测试选择信号指示旁路测试时，所述输入选择装置将所述功能输入传递到所述输入选择装置的所述输出，且所述输出选择装置将所述功能输入传递到所述输出选择装置的所述输出作为所述功能输出。所述扫描隔离和旁路架构可经配置以使得当所述第一和第二测试选择信号指示正常操作时，所述输入选择装置将所述功能输入传递到所述输入选择装置的所述输出以由所述内核逻辑来处理，且所述输出选择装置将所述内核逻辑的所述输出传递到所述输出选择装置的所述输出作为所述功能输出。
揭示一种用于耦合到外部逻辑的内核的扫描隔离和旁路测试的方法，其中所述内核具有内核输入和内核输出，且所述外部逻辑将功能输入提供到所述内核输入，且从所述内核输出接受功能输出。所述方法包含：当测试选择信号指示旁路测试时，使来自所述外部逻辑的所述功能输入绕过所述内核且传递到所述功能输出；当所述测试选择信号指示内核逻辑反馈测试时，使所述内核输出反馈到所述内核输入；以及当所述测试选择信号指示正常处理时，使待由所述内核处理的所述功能输入和所述内核输出传递到所述外部逻辑作为所述功能输出。当所述测试选择信号指示内核逻辑反馈测试时，可将所述内核输出提供到所述功能输出。当全速信号指示所述内核逻辑输入不同步从所述内核输出接收所述反馈时，可阻挡所述内核输出到所述内核输入的所述反馈。当全速信号指示所述外部逻辑不同步接收所述功能输入时，可阻挡来自所述外部逻辑的所述功能输入传递到所述功能输出。当存在比功能输出多的功能输入且所述测试选择信号指示旁路测试时，所述方法还可包含在绕过所述内核时组合来自所述外部逻辑的所述功能输入以产生等于功能输出的数目的减少的数目个功能输入，以及将所述减少的数目个功能输入传递到所述功能输出。当存在比功能输入多的功能输出时，且当所述测试选择信号指示内核逻辑反馈测试时，所述方法还可包含组合所述内核输出以产生等于功能输入的所述数目的减少的数目个内核输出，以及将所述减少的数目个内核输出反馈到所述内核输入。所述组合可使用异或逻辑来进行。
为了更完整地理解本发明，现参考以下详细描述和随附图式。
附图说明
图1为展示示范性内核和周围隔离电路的框图；
图2为展示当功能输入的数目等于功能输出的数目时反馈扫描隔离和扫描旁路架构的示范性实施例的框图；
图3为展示当功能输入的数目大于功能输出的数目时反馈扫描隔离和扫描旁路架构的示范性实施例的框图；
图4为展示当功能输入的数目小于功能输出的数目时反馈扫描隔离和扫描旁路架构的示范性实施例的框图；
图5为展示用于反馈扫描隔离和扫描旁路架构的控制图的示范性实施例的框图；以及
图6为展示示范性无线通信系统的框图，其中可有利地使用反馈扫描隔离和扫描旁路架构。
具体实施方式
图1展示内核102、输入隔离多路复用器104和输出隔离多路复用器106的示范性框图100。内核包含压缩器、解压缩器、组合逻辑和各种其它内核逻辑电路。内核102从外部逻辑(未图示)接收功能输入，且将功能输出提供到外部逻辑。来自外部逻辑的功能输入通过输入隔离多路复用器104传递到内核102中，且功能输出通过输出隔离多路复用器106从内核102传递到外部逻辑。内核102还接收包含测试中信号和全速信号的外部测试控制输入。
图2展示当存在相等数目个功能输入和功能输出时反馈扫描隔离和扫描旁路架构200的示范性实施例的框图。反馈扫描隔离和旁路架构200包含功能或内核逻辑210、输入隔离多路复用器212和输出隔离多路复用器214。反馈扫描隔离和旁路架构200从外部逻辑(未图示)接收功能输入，且将功能输出供应到外部逻辑。反馈扫描隔离和旁路架构200还接收测试中信号、测试中*信号和全速信号。测试中信号在内核逻辑的反馈测试或外部逻辑的旁路测试之间进行选择。测试中*信号还用以在反馈测试或旁路测试之间进行选择，且用以选择内核的正常非测试功能。在反馈测试中，内核逻辑210的输出反馈到内核逻辑210的输入。在旁路测试中，来自外部逻辑的输入绕过内核逻辑210，且路由到扫描隔离架构200的输出。在正常操作中，来自外部逻辑的输入由内核逻辑处理，且路由到扫描隔离架构200的输出。
全速信号在必要时用以考量内核逻辑210与外部逻辑之间的时序的差异。如果时钟延时差异不会造成问题，那么全速信号可连同下文所描述的相关联的电路一起移除。
应注意到，通常存在多个功能输入和功能输出，且扫描隔离和旁路架构200中的逻辑块通常具有多个输入/输出线，且可包含所描绘逻辑装置的多个例子。然而，为了清楚起见，关于图2、3和4来展示及解释输入/输出线和逻辑块的单一例子。
为了清楚起见，可包含多个逻辑装置且可具有多个输入和输出的功能或内核逻辑210由具有输入和输出的云表示。到内核逻辑210的输入耦合到输入隔离多路复用器212的输出。来自内核逻辑210的输出耦合到输出隔离多路复用器214的输入。
为了清楚起见，可包含用于其输入和输出中的每一者的多个线和多个二合一多路复用器的输入隔离多路复用器212由包含两个输入、一输出和一选择输入的单一二合一多路复用器表示。输入隔离多路复用器212的第一输入耦合到来自外部逻辑的功能输入。输入隔离多路复用器212的第二输入耦合到输入AND逻辑218的输出。输入隔离多路复用器212的输出耦合到内核逻辑210的输入。输入隔离多路复用器212的输出还通过输出AND逻辑220耦合到输出隔离多路复用器214的输入。输入隔离多路复用器212的选择输入耦合到测试中信号。
为了清楚起见，可包含用于其输入和输出中的每一者的多个线的输入AND逻辑218由具有两个输入和一输出的AND门表示。到输入AND逻辑218的输入耦合到全速信号，且耦合到来自扫描隔离架构200的功能输出的反馈。输入AND逻辑218基于全速信号调整时序差异。因为功能输出通常包含多个信号，所以输入AND逻辑218通常包括一组逻辑来对全速信号以及功能输出进行与运算。输入AND逻辑218在全速信号具有第一值时，允许功能输出反馈到输入隔离多路复用器212，且在全速信号具有第二值时，阻挡功能输出。如果时钟速度差异不会造成问题，那么输入AND逻辑218可被移除，且功能输出可直接耦合到输入隔离多路复用器212的第二输入。
为了清楚起见，可包含用于其输入和输出中的每一者的多个线和多个二合一多路复用器的输出隔离多路复用器214由包含两个输入、一输出和一选择输入的单一二合一多路复用器表示。输出隔离多路复用器214的第一输入耦合到来自内核逻辑210的输出。输出隔离多路复用器214的第二输入耦合到输出AND逻辑220的输出。输出隔离多路复用器214的输出提供来自扫描隔离架构200的功能输出。输出隔离多路复用器214的选择输入通过反相器216耦合到测试中*信号。
为了清楚起见，可包含用于其输入和输出中的每一者的多个线的输出AND逻辑220由具有两个输入和一输出的AND门表示。到输出AND逻辑220的输入耦合到全速信号，且耦合到输入隔离多路复用器212的输出。输出AND逻辑220基于全速信号调整时序差异。因为输入隔离多路复用器212的输出通常包含多个输出信号，所以输出AND逻辑220通常包括一组逻辑门来对全速信号以及输入隔离多路复用器212的输出进行与运算。输出AND逻辑220在全速信号具有第一值时允许来自输入隔离多路复用器212的输出传递到输出隔离多路复用器214，且在全速信号具有第二值时阻挡来自输入隔离多路复用器212的输出。如果时钟速度差异不会造成问题，那么输出AND逻辑220可被移除，且来自输入隔离多路复用器212的输出可直接耦合到输出隔离多路复用器214的第二输入。
测试中和测试中*信号可具有用于绕过内核逻辑210的旁路或外部逻辑测试的第一值。对于图2的实施例，当测试中和测试中*信号具有“0”值时，指示旁路测试。当测试中信号在输入隔离多路复用器212的选择输入处具有“0”值时，输入隔离多路复用器212将功能输入从外部逻辑传递到输入隔离多路复用器212的输出。当测试中*信号具有“0”值时，归因于反相器216，将“1”值传递到输出隔离多路复用器214的选择输入。在选择输入处具有“1”值的情况下，输出隔离多路复用器214将输出AND逻辑220的输出传递到输出隔离多路复用器214的输出作为到外部逻辑的功能输出。或者，反相器216可通过切换到输出隔离多路复用器214的输入或通过切换测试中*输入的极性来排除。当全速信号指示无时序问题时，来自外部逻辑的功能输入传递通过输入隔离多路复用器212，通过输出AND逻辑220，且通过输出隔离多路复用器214作为到外部逻辑的功能输出。因此，当测试中和测试中*信号指示旁路测试时，绕过内核逻辑210，且来自外部逻辑的功能输入通过扫描隔离架构200通过功能输出传递到外部逻辑。
测试中和测试中*信号可具有用于内核逻辑反馈测试的第二值，在所述内核逻辑反馈测试中，来自内核逻辑210的输出被反馈到内核逻辑210的输入。对于图2的实施例，当测试中和测试中*信号具有“1”值时，指示内核逻辑反馈测试。当测试中信号在输入隔离多路复用器212的选择输入处具有“1”值时，输入隔离多路复用器212将输入AND逻辑218的输出传递到输入隔离多路复用器212的输出。当全速信号指示无时序问题时，扫描隔离架构200的功能输出通过输入AND逻辑218且通过输入隔离多路复用器212反馈到内核逻辑210的输入。当测试中信号具有用于内核逻辑反馈测试的这个第二值时，归因于反相器216，“0”值被输入到输出隔离多路复用器214的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214将功能逻辑210的输出传递到功能输出。因此，当测试中和测试中*信号指示内核逻辑反馈测试，且全速信号指示无时序问题时，内核逻辑210的输出传递通过输出多路复用器214且通过输入AND门218和输入多路复用器212反馈到内核逻辑210的输入，从而使内核逻辑210与外部逻辑隔离。可在来自扫描隔离架构200的功能输出处监视内核逻辑210的输出。
在图2的示范性实施例中，扫描隔离架构200的正常操作可通过将测试中信号设定为“0”且将测试中*信号设定为“1”来实施。当测试中信号在输入隔离多路复用器212的选择输入处具有“0”值时，输入隔离多路复用器212将功能输入从外部逻辑传递到输入隔离多路复用器212的输出。当测试中*信号具有“1”值时，归因于反相器216，将“0”值传递到输出隔离多路复用器214的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214将内核逻辑210的输出传递到输出隔离多路复用器214的输出作为到外部逻辑的功能输出。因此，当测试中和测试中*信号指示正常操作时，来自外部逻辑的功能输入传递通过输入多路复用器212以由内核逻辑210处理，且内核逻辑210的输出通过输出多路复用器214传递到外部逻辑作为扫描隔离架构200的功能输出。
图3展示当存在比功能输出多的功能输入时反馈扫描隔离和扫描旁路架构300的示范性实施例的框图。举例来说，可存在N个功能输入和M个功能输出，其中N＞M。反馈扫描隔离和旁路架构300包含内核逻辑210、输入隔离多路复用器212和输出隔离多路复用器214。扫描隔离架构300还展示用于处理来自外部逻辑的额外功能输入的额外输入多路复用器312和额外输入AND逻辑318。扫描隔离架构300从外部逻辑接收功能输入，且将功能输出供应到外部逻辑。扫描隔离架构300还接收测试中信号、测试中*信号和全速信号。内核逻辑210、输入隔离多路复用器212、输出隔离多路复用器214和输出AND逻辑220的输入和处理类似于关于图2解释的处理。
反馈扫描隔离和旁路架构300还包含异或(XOR)逻辑310。因为存在N个功能输入和M个功能输出，所以XOR逻辑310包括一组逻辑来将N个功能输入减少到M个功能输出。为了清楚起见，XOR逻辑310由具有两个输入和一输出的XOR门表示。XOR逻辑310从输入隔离多路复用器212及从额外输入隔离多路复用器312接收输出。XOR逻辑310的输出耦合到输出AND逻辑220的输入。
测试中和测试中*信号可具有用于绕过内核逻辑210的旁路或外部逻辑测试的第一值。对于图3的实施例，当测试中和测试中*信号具有“0”值时，指示旁路测试。当测试中信号在输入隔离多路复用器212的选择输入处具有“0”值时，输入隔离多路复用器212将功能输入从外部逻辑传递到输入隔离多路复用器212的输出。当测试中信号在额外输入隔离多路复用器312的选择输入处具有“0”值时，额外输入隔离多路复用器312将额外功能输入从外部逻辑传递到额外输入隔离多路复用器312的输出。因此，来自外部逻辑的N个功能输入传递通过输入隔离多路复用器212、312，且被输入到XOR逻辑310。XOR逻辑310组合N个功能输入，以在XOR逻辑310的输出处提供一组减少的M个输出。当全速信号指示无时序问题时，来自XOR逻辑310的M个输出通过输出AND逻辑220传递到输出隔离多路复用器214的第二输入。当测试中*信号具有“0”值时，归因于反相器216，将“1”值传递到输出隔离多路复用器214的选择输入，从而使输出隔离多路复用器214将输出AND逻辑220的输出传递到输出隔离多路复用器214的输出作为到外部逻辑的M个功能输出。因此，当测试中和测试中*信号指示旁路测试，且全速信号指示无时序问题时，绕过内核逻辑210，且来自外部逻辑的N个功能输入传递通过输入隔离多路复用器212、312，且由XOR逻辑310减少以产生M个输出，所述M个输出通过输出AND逻辑220和输出隔离多路复用器214传递到外部逻辑作为扫描隔离和旁路架构300的功能输出。
测试中和测试中*信号可具有用于内核逻辑反馈测试的第二值，在所述内核逻辑反馈测试中，来自内核逻辑210的输出被反馈到内核逻辑210的输入。对于图3的实施例，当测试中和测试中*信号具有“1”值时，指示内核逻辑反馈测试。当测试中信号在输入隔离多路复用器212的选择输入处具有“1”值时，输入隔离多路复用器212将输入AND逻辑218的输出传递到输入隔离多路复用器212的输出。当全速信号指示无时序问题时，扫描隔离架构300的功能输出通过输入AND逻辑218且通过输入隔离多路复用器212反馈到内核逻辑210的输入。当测试中信号在额外输入隔离多路复用器312的选择输入处具有“1”值时，额外输入隔离多路复用器312将额外输入AND逻辑318的输出传递到额外输入隔离多路复用器312的输出。当全速信号指示无时序问题时，扫描隔离架构300的功能输出通过额外输入AND逻辑318且通过额外输入隔离多路复用器312而反馈，且作为额外输入提供到功能逻辑210。当测试中*信号具有用于内核逻辑反馈测试的这个第二值时，归因于反相器216，“0”值被输入到输出隔离多路复用器214的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214将内核逻辑210的输出传递到功能输出。因此，当测试中和测试中*信号指示内核逻辑反馈测试，且全速信号指示无时序问题时，功能逻辑210的M个输出传递通过输出多路复用器214，且通过输入AND逻辑218、318和输入多路复用器212、312而反馈，以将N个输入提供到内核逻辑210。可使用各种方法(例如，复制、组合和增大)来处理内核逻辑210的M个功能输出，以将N个功能输入提供到内核逻辑210。可在扫描隔离架构300的功能输出处监视内核逻辑210的输出。
在图3的示范性实施例中，扫描隔离架构300的正常操作可通过将测试中信号设定为“0”且将测试中*信号设定为“1”来实施。当测试中信号具有“0”值时，输入隔离多路复用器212和312将功能输入和额外功能输入从外部逻辑传递到内核逻辑210的输入。当测试中*信号具有“1”值时，归因于反相器216，将“0”值传递到输出隔离多路复用器214的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214将内核逻辑210的输出传递至到外部逻辑的功能输出。因此，当测试中和测试中*信号指示正常操作时，来自外部逻辑的功能输入传递通过输入隔离多路复用器212、312以由内核逻辑210处理，且内核逻辑210的输出通过输出隔离多路复用器214传递到外部逻辑作为扫描隔离架构300的功能输出。
图4展示当存在比功能输出少的功能输入时反馈扫描隔离和扫描旁路架构400的示范性实施例的框图。举例来说，可存在M个功能输入和N个功能输出，其中N＞M。反馈扫描隔离和旁路架构400包含内核逻辑210、输入隔离多路复用器212和输出隔离多路复用器214。扫描隔离架构400还展示用于处理来自内核逻辑210的额外功能输出的额外输出多路复用器414。扫描隔离架构400从外部逻辑接收功能输入，且将功能输出供应到外部逻辑。扫描隔离架构400还接收测试中信号、测试中*信号和全速信号。内核逻辑210、输入隔离多路复用器212、输出隔离多路复用器214和输出AND逻辑220的输入和处理类似于关于图2解释的处理。
反馈扫描隔离和旁路架构400还包含XOR逻辑410。因为存在M个功能输入和N个功能输出，所以XOR逻辑410包括一组逻辑来将内核逻辑210的N个功能输出减少到M个功能输入。为了清楚起见，XOR逻辑410由具有两个输入和一输出的XOR门表示。XOR逻辑410接收从输出隔离多路复用器214及从额外输出隔离多路复用器414输出的功能输出。XOR逻辑410的输出耦合到输入AND逻辑218的输入。
测试中和测试中*信号可具有用于绕过内核逻辑210的旁路或外部逻辑测试的第一值。对于图4的实施例，当测试中和测试中*信号具有“0”值时，指示旁路测试。当测试中信号在输入隔离多路复用器212的选择输入处具有“0”值时，输入隔离多路复用器212将功能输入从外部逻辑传递到输入隔离多路复用器212的输出。当全速信号指示无时序问题时，来自外部逻辑的M个功能输入通过输出AND逻辑220传递到输出隔离多路复用器214的第二输入和额外输出隔离多路复用器414的第二输入两者。当测试中*信号具有“0”值时，归因于反相器216，将“1”值传递到输出隔离多路复用器214和额外输出隔离多路复用器414的选择输入。在选择输入处具有“1”值的情况下，输出隔离多路复用器214将输出AND逻辑220的输出传递到输出隔离多路复用器214的输出作为到外部逻辑的功能输出。在选择输入处具有“1”值的情况下，额外输出隔离多路复用器414将输出AND逻辑220的输出传递到额外输出隔离多路复用器414的输出作为到外部逻辑的额外功能输出。因此，当测试中和测试中*信号指示外部逻辑测试，且全速信号指示无时序问题时，绕过内核逻辑210，且来自外部逻辑的M个功能输入通过输入隔离多路复用器212和输出AND逻辑220，且通过输出隔离多路复用器214、414传递到外部逻辑作为扫描隔离和旁路架构400的N个功能输出。可使用各种方法(例如，复制、组合和增大)来处理来自外部逻辑的M个功能输入，以将N个功能输出提供到外部逻辑。
测试中和测试中*信号可具有用于内核逻辑反馈测试的第二值，在所述内核逻辑反馈测试中，来自功能逻辑210的输出被反馈到内核逻辑210的输入。对于图4的实施例，当测试中和测试中*信号具有“1”值时，指示内核逻辑反馈测试。由输出隔离多路复用器214、414输出的N个功能输出反馈到XOR逻辑410的输入。XOR逻辑410组合N个功能输出，以在XOR逻辑410的输出处产生一组减少的M个输出。XOR逻辑410的M个输出耦合到输入AND逻辑218。当测试中信号在输入隔离多路复用器212的选择输入处具有“1”值时，输入隔离多路复用器212将输入AND逻辑218的输出传递到输入隔离多路复用器212的输出。当全速信号指示无时序问题时，扫描隔离架构400的N个功能输出通过XOR逻辑410而反馈且由XOR逻辑410减少，以产生M个输出，所述M个输出传递通过输入AND逻辑218和输入隔离多路复用器212作为到内核逻辑210的M个输入。当测试中*信号具有用于内核逻辑反馈测试的这个第二值时，归因于反相器216，“0”值被输入到输出隔离多路复用器214和额外输出隔离多路复用器414的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214、414将内核逻辑210的输出传递到扫描隔离架构400的功能输出和额外功能输出。因此，当测试中和测试中*信号指示内核逻辑反馈测试，且全速信号指示无时序问题时，内核逻辑210的N个输出传递通过输出多路复用器214、414，且通过XOR逻辑410而反馈，XOR逻辑410减少/组合功能输出，以产生M个输出，所述M个输出传递通过输入AND逻辑218和输入多路复用器212，以将M个输入提供到内核逻辑210。
在图4的示范性实施例中，扫描隔离架构400的正常操作可通过将测试中信号设定为“0”且将测试中*信号设定为“1”来实施。当测试中信号具有“0”值时，输入隔离多路复用器212将功能输入从外部逻辑传递到内核逻辑210的输入。当测试中*信号具有“1”值时，归因于反相器216，将“0”值传递到输出隔离多路复用器214、414的选择输入。在选择输入处具有“0”值的情况下，输出隔离多路复用器214、414将内核逻辑210的输出传递到功能输出和额外功能输出。因此，当测试中和测试中*信号指示正常操作时，来自外部逻辑的功能输入传递通过输入隔离多路复用器212以由内核逻辑210处理，且内核逻辑210的输出通过输出隔离多路复用器214、414传递到外部逻辑作为扫描隔离架构400的功能输出。
图5展示用于反馈扫描隔离和扫描旁路系统的示范性控制图500。在方框502，确定测试选择输入是否指示内核旁路测试。测试选择输入可为图2、3和4的实施例中所描述的测试中信号。如果测试选择输入指示内核旁路测试，那么控制传递到方框504。如果测试选择输入不指示内核旁路测试，那么控制传递到方框512。
在方框504，内核旁路测试通过将到系统的功能输入路由到系统的功能输出而开始，且控制传递到方框506。在方框506，可在必要时增加或减少功能输入的数目，使得功能输入的数目等于功能输出的数目。可使用如图3中所示的XOR逻辑310或通过忽略多余输入或通过其它方法来减少功能输入的数目。可通过将某些输入路由到多个输出或通过用具有已知或未指定值的额外信号增大功能输入或通过其它方法来增加功能输入的数目。在功能输入的数目的任何必要增加或减少之后，控制传递到方框508。
在方框508，确定时序是否同步以将系统的功能输入输出到外部逻辑。可使用如图2、3和4的实施例中所解释的全速信号来检查时序同步。在一些系统中，可能不必检查时序。如果时序不同步，那么控制停留在方框508，直到时序同步为止。一旦时序同步，那么控制传递到方框510，其中将具有任何必要增加或减少的功能输入输出到外部逻辑作为功能输出。从方框510，控制可返回到方框502，以检查进一步测试。
在方框512，确定测试选择输入是否指示内核隔离测试。如果测试选择输入指示内核隔离测试，那么控制传递到方框514。如果测试选择输入不指示内核隔离测试，那么控制可返回到方框502以检查测试。
在方框514，内核隔离测试通过将例如功能逻辑210的输出等内核输出路由到系统的功能输出且路由到内核输入而开始。控制接着传递到方框516。在方框516，可在必要时增加或减少内核输出的数目，使得内核输出的数目等于功能输入的数目。可使用如图4中所示的XOR逻辑410或通过忽略多余输出或通过其它方法来减少内核输出的数目。可通过将某些内核输出路由到多个内核输入或通过用具有已知或未指定值的额外信号增大内核输出或通过其它方法来增加内核输出的数目。在内核输出的数目的任何必要增加或减少之后，控制传递到方框518。
在方框518，确定时序是否同步以将内核输出的反馈输入到内核逻辑的输入。可使用如图2、3和4的实施例中所解释的全速信号来检查时序同步。在一些系统中，可能不必检查时序。如果时序不同步，那么控制停留在方框518，直到时序同步为止。一旦时序同步，那么控制传递到方框520，其中将具有任何必要增加或减少的内核输出输入到内核逻辑作为功能输入。还可使内核输出用于监视。监视输出可能不取决于时序同步。从方框520，控制可返回到方框502，以检查进一步测试。
图6展示示范性无线通信系统600，其中可有利地使用反馈扫描隔离和旁路架构的实施例。出于说明的目的，图6展示三个远程单元620、630和650以及两个基站640。应认识到，典型无线通信系统可具有更多的远程单元和基站。远程单元620、630和650中的任一者可包含如本文中所揭示的反馈扫描隔离和旁路架构。图6展示从基站640到远程单元620、630和650的前向链路信号680以及从远程单元620、630和650到基站640的反向链路信号690。
在图6中，远程单元620展示为移动电话，远程单元630展示为便携式计算机，且远程单元650展示为无线本地回路系统中的固定位置远程单元。举例来说，远程单元可为手机、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元，或例如仪表读取设备等固定位置数据单元。尽管图6图解说明可包含如本文中所揭示的反馈扫描隔离和旁路架构的某些示范性远程单元，但本文中所揭示的架构和方法不限于这些示范性图解说明的单元。实施例可适合地用于需要反馈扫描隔离和旁路架构的任何电子装置中。
虽然上文中已揭示并入有本发明的原理的示范性实施例，但本发明不限于所揭示实施例。在阅读本发明之后，所属领域的技术人员将认识到可进行许多变化，例如，可替代地从内核逻辑210的输出获得来自图2到4中的输出隔离多路复用器214的输出的反馈。本申请案意图涵盖使用本发明的一般原理的本发明的任何变化、用途或调整。此外，本申请案意图涵盖如符合本发明所属领域中的已知或惯常做法且属于附加权利要求书的限制的本发明的偏差。

Claims (25)

1.一种扫描隔离和旁路架构，其包括：
内核逻辑，其具有内核逻辑输入和内核逻辑输出；
输入隔离多路复用器，其具有第一输入、第二输入、选择输入和输出，所述输入隔离多路复用器基于所述输入隔离多路复用器的所述选择输入将所述输入隔离多路复用器的所述第一和第二输入中的一者选择性地提供到所述输入隔离多路复用器的所述输出，所述输入隔离多路复用器的所述第一输入耦合到功能输入，所述输入隔离多路复用器的所述第二输入耦合到功能输出，所述输入隔离多路复用器的所述输出耦合到所述内核逻辑输入，且所述输入隔离多路复用器的所述选择输入耦合到第一测试选择信号；
输出隔离多路复用器，其具有第一输入、第二输入、选择输入和输出，所述输出隔离多路复用器基于所述输出隔离多路复用器的所述选择输入将所述输出隔离多路复用器的所述第一和第二输入中的一者选择性地提供到所述输出隔离多路复用器的所述输出，所述输出隔离多路复用器的所述第一输入耦合到所述内核逻辑输出，所述输出隔离多路复用器的所述第二输入耦合到所述输入隔离多路复用器的所述输出，所述输出隔离多路复用器的所述输出提供所述功能输出，且所述输出隔离多路复用器的所述选择输入耦合到第二测试选择信号；
其中当所述第一和第二测试选择信号指示内核反馈测试时，所述输出隔离多路复用器将所述内核逻辑输出从所述输出隔离多路复用器的所述第一输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出，且所述输入隔离多路复用器将所述内核逻辑输出从所述输入隔离多路复用器的所述第二输入传递到所述输入隔离多路复用器的所述输出和所述内核逻辑输入。
2.根据权利要求1所述的扫描隔离和旁路架构，其中当所述第一和第二测试选择信号指示旁路测试时，所述输入隔离多路复用器将所述功能输入从所述输入隔离多路复用器的所述第一输入传递到所述输入隔离多路复用器的所述输出，且所述输出隔离多路复用器将所述功能输入从所述输出隔离多路复用器的所述第二输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出。
3.根据权利要求2所述的扫描隔离和旁路架构，其中当所述第一和第二测试选择信号指示正常操作时，所述输入隔离多路复用器将所述功能输入从所述输入隔离多路复用器的所述第一输入传递到所述输入隔离多路复用器的所述输出以由所述内核逻辑来处理，且所述输出隔离多路复用器将所述内核逻辑的所述输出从所述输出隔离多路复用器的所述第一输入传递到所述输出隔离多路复用器的所述输出作为所述功能输出。
4.根据权利要求2所述的扫描隔离和旁路架构，其进一步包括全速信号和输入AND逻辑，所述输入AND逻辑包括：
耦合到所述全速信号的第一输入，
耦合到所述功能输出的第二输入，以及
耦合到所述输入隔离多路复用器的所述第二输入的输出；
其中当所述全速信号具有第一值时，所述输入AND逻辑将所述功能输出传递到所述输入AND逻辑的所述输出，且当所述全速信号具有第二值时，所述输入AND逻辑防止所述功能输出传递到所述输入AND逻辑的所述输出。
5.根据权利要求4所述的扫描隔离和旁路架构，其进一步包括输出AND逻辑，所述输出AND逻辑包括：
耦合到所述全速信号的第一输入，
耦合到所述输入隔离多路复用器的所述输出的第二输入，以及
耦合到所述输出隔离多路复用器的所述第二输入的输出；
其中当所述全速信号具有所述第一值时，所述输出AND逻辑将所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出，且当所述全速信号具有所述第二值时，所述输出AND逻辑防止所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出。
6.根据权利要求2所述的扫描隔离和旁路架构，其进一步包括全速信号和输出AND逻辑，所述输出AND逻辑包括：
耦合到所述全速信号的第一输入，
耦合到所述输入隔离多路复用器的所述输出的第二输入，以及
耦合到所述输出隔离多路复用器的所述第二输入的输出；
其中当所述全速信号具有第一值时，所述输出AND逻辑将所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出，且当所述全速信号具有第二值时，所述输出AND逻辑防止所述输入隔离多路复用器的所述输出传递到所述输出AND逻辑的所述输出。
7.根据权利要求1所述的扫描隔离和旁路架构，其中所述功能输入包括N个输入，且所述功能输出包括M个输出，N大于M；且其中所述扫描隔离和旁路架构进一步包括：
用于将功能输入的所述数目减少到等于功能输出的所述数目的异或逻辑，所述异或逻辑包括：
耦合到所述输入隔离多路复用器的所述输出的输入，以及
耦合到所述输出隔离多路复用器的所述第二输入的输出，所述输入隔离多路复用器的所述输出通过所述异或逻辑耦合到所述输出隔离多路复用器的所述第二输入。
8.根据权利要求7所述的扫描隔离和旁路架构，其进一步包括全速信号和输出AND逻辑，所述输出AND逻辑包括：
耦合到所述全速信号的第一输入，
耦合到所述异或逻辑的所述输出的第二输入，以及
耦合到所述输出隔离多路复用器的所述第二输入的输出，所述异或逻辑的所述输出通过所述输出AND逻辑耦合到所述输出隔离多路复用器的所述第二输入；
其中当所述全速信号具有第一值时，所述输出AND逻辑将所述异或逻辑的所述输出传递到所述输出AND逻辑的所述输出，且当所述全速信号具有第二值时，所述输出AND逻辑防止所述异或逻辑的所述输出传递到所述输出AND逻辑的所述输出。
9.根据权利要求1所述的扫描隔离和旁路架构，其中所述功能输出包括N个输出，且所述功能输入包括M个输入，N大于M；且其中所述扫描隔离和旁路架构进一步包括：
用于将功能输出的所述数目减少到等于功能输入的所述数目的异或逻辑，所述异或逻辑包括：
耦合到所述功能输出的输入，以及
耦合到所述输入隔离多路复用器的所述第二输入的输出，所述功能输出通过所述异或逻辑耦合到所述输入隔离多路复用器的所述第二输入。
10.根据权利要求9所述的扫描隔离和旁路架构，其进一步包括全速信号和输入AND逻辑，所述输入AND逻辑包括：
耦合到所述全速信号的第一输入，
耦合到所述异或逻辑的所述输出的第二输入，以及
耦合到所述输入隔离多路复用器的所述第二输入的输出，所述异或逻辑的所述输出通过所述输入AND逻辑耦合到所述输入隔离多路复用器的所述第二输入；
其中当所述全速信号具有第一值时，所述输入AND逻辑将所述异或逻辑的所述输出传递到所述输入AND逻辑的所述输出，且当所述全速信号具有第二值时，所述输入AND逻辑防止所述异或逻辑的所述输出传递到所述输入AND逻辑的所述输出。
11.根据权利要求1所述的扫描隔离和旁路架构，其并入到装置中，所述装置选自由以下各者组成的群组：音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元以及计算机。
12.一种扫描隔离和旁路架构，其包括：
内核逻辑装置，其用于处理内核逻辑输入，以产生内核逻辑输出；
输入选择装置，其用于基于选择输入将第一输入和第二输入中的一者传递到输出，所述输入选择装置的所述第一输入耦合到功能输入，所述输入选择装置的所述第二输入耦合到功能输出，所述输入选择装置的所述输出耦合到所述内核逻辑输入，且所述输入选择装置的所述选择输入耦合到第一测试选择信号；
输出选择装置，其用于基于选择输入将第一输入和第二输入中的一者传递到输出，所述输出选择装置的所述第一输入耦合到所述内核逻辑输出，所述输出选择装置的所述第二输入耦合到所述输入选择装置的所述输出，所述输出选择装置的所述输出提供所述功能输出，且所述输出选择装置的所述选择输入耦合到第二测试选择信号；
其中当所述第一和第二测试选择信号指示内核反馈测试时，所述输出选择装置将所述内核逻辑输出传递到所述输出选择装置的所述输出作为所述功能输出，且所述输入选择装置将所述内核逻辑输出传递到所述输入选择装置的所述输出作为所述内核逻辑输入。
13.根据权利要求12所述的扫描隔离和旁路架构，其中当所述第一和第二测试选择信号指示旁路测试时，所述输入选择装置将所述功能输入传递到所述输入选择装置的所述输出，且所述输出选择装置将所述功能输入传递到所述输出选择装置的所述输出作为所述功能输出。
14.根据权利要求13所述的扫描隔离和旁路架构，其中当所述第一和第二测试选择信号指示正常操作时，所述输入选择装置将所述功能输入传递到所述输入选择装置的所述输出以由所述内核逻辑来处理，且所述输出选择装置将所述内核逻辑的所述输出传递到所述输出选择装置的所述输出作为所述功能输出。
15.一种用于耦合到外部逻辑的内核的扫描隔离和旁路测试的方法，所述内核具有内核输入和内核输出，所述外部逻辑将功能输入提供到所述内核输入，且从所述内核输出接受功能输出，所述方法包括：
当测试选择信号指示旁路测试时，使来自所述外部逻辑的所述功能输入绕过所述内核且传递到所述功能输出；
当所述测试选择信号指示内核逻辑反馈测试时，使所述内核输出反馈到所述内核输入；以及
当所述测试选择信号指示正常处理时，使待由所述内核处理的所述功能输入和所述内核输出传递到所述外部逻辑作为所述功能输出。
16.根据权利要求15所述的方法，其进一步包括：
当所述测试选择信号指示内核逻辑反馈测试时，将所述内核输出提供到所述功能输出。
17.根据权利要求15所述的方法，其进一步包括：
当全速信号指示所述内核逻辑输入不同步从所述内核输出接收所述反馈时，阻挡所述内核输出到所述内核输入的所述反馈。
18.根据权利要求17所述的方法，其进一步包括：
当全速信号指示所述外部逻辑不同步接收所述功能输入时，阻挡来自所述外部逻辑的所述功能输入传递到所述功能输出。
19.根据权利要求15所述的方法，其进一步包括：
当全速信号指示所述外部逻辑不同步接收所述功能输入时，阻挡来自所述外部逻辑的所述功能输入传递到所述功能输出。
20.根据权利要求15所述的方法，其中当存在比功能输出多的功能输入时，所述方法进一步包括当所述测试选择信号指示旁路测试时：
在绕过所述内核时组合来自所述外部逻辑的所述功能输入以产生等于功能输出的数目的减少的数目个功能输入，以及
将所述减少的数目个功能输入传递到所述功能输出。
21.根据权利要求20所述的方法，其中所述组合使用异或逻辑来进行。
22.根据权利要求20所述的方法，其进一步包括：
当全速信号指示所述外部逻辑不同步接收所述减少的数目个功能输入时，阻挡所述减少的数目个功能输入传递到所述功能输出。
23.根据权利要求15所述的方法，其中当存在比功能输入多的功能输出时，所述方法进一步包括当所述测试选择信号指示内核逻辑反馈测试时：
组合所述内核输出以产生等于功能输入的所述数目的减少的数目个内核输出，以及
将所述减少的数目个内核输出反馈到所述内核输入。
24.根据权利要求23所述的方法，其中所述组合使用异或逻辑来进行。
25.根据权利要求23所述的方法，其进一步包括：
当全速信号指示所述内核逻辑输入不同步接收所述减少的数目个内核输出的所述反馈时，阻挡所述减少的数目个内核输出到所述内核输入的所述反馈。
CN201180058578.7A 2010-11-11 2011-11-11 反馈扫描隔离和扫描旁路架构 Active CN103250065B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/944,090 US8627159B2 (en) 2010-11-11 2010-11-11 Feedback scan isolation and scan bypass architecture
US12/944,090 2010-11-11
PCT/US2011/060372 WO2012065064A1 (en) 2010-11-11 2011-11-11 Feedback scan isolation and scan bypass architecture

Publications (2)

Publication Number Publication Date
CN103250065A true CN103250065A (zh) 2013-08-14
CN103250065B CN103250065B (zh) 2016-01-20

Family

ID=45065971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180058578.7A Active CN103250065B (zh) 2010-11-11 2011-11-11 反馈扫描隔离和扫描旁路架构

Country Status (6)

Country Link
US (1) US8627159B2 (zh)
EP (1) EP2638408B1 (zh)
JP (1) JP5687353B2 (zh)
KR (1) KR101473599B1 (zh)
CN (1) CN103250065B (zh)
WO (1) WO2012065064A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104155598A (zh) * 2014-07-31 2014-11-19 中山大学 一种基于pad控制多路信号测试的方法及系统
CN108061851A (zh) * 2016-11-09 2018-05-22 德克萨斯仪器股份有限公司 用于测试插入点的方法和装置
CN112305404A (zh) * 2020-09-29 2021-02-02 上海兆芯集成电路有限公司 核分区电路与测试装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405904B1 (en) * 2013-12-23 2016-08-02 Symantec Corporation Systems and methods for providing security for synchronized files
US10386413B2 (en) * 2016-09-14 2019-08-20 Nxp Usa, Inc. Circuit and method for testing flip flop state retention
US10523209B1 (en) * 2017-11-14 2019-12-31 Flex Logix Technologies, Inc. Test circuitry and techniques for logic tiles of FPGA
US11047911B2 (en) 2018-10-30 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Asynchronous circuits and test methods

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254940A (en) * 1990-12-13 1993-10-19 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
US5331643A (en) * 1991-09-04 1994-07-19 International Business Machines Corporation Self-testing logic with embedded arrays
US5844921A (en) * 1996-02-28 1998-12-01 International Business Machines Corporation Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
US6573703B1 (en) * 1999-04-05 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20040117704A1 (en) * 2002-12-16 2004-06-17 Renesas Technology Corporation Semiconductor integrated circuit device with test circuit
CN1599869A (zh) * 2001-12-04 2005-03-23 独立行政法人科学技术振兴机构 具有高速输入输出装置的半导体集成电路装置的试验方法及试验装置
CN101300500A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 Ic测试方法及设备
CN101932945A (zh) * 2008-01-30 2010-12-29 阿尔卡特朗讯美国公司 用于隔离片上系统的扫描路径的一部分的设备和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121054A (en) * 1977-01-03 1978-10-17 Martin Marietta Corporation Regenerative line access module
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置
US6055659A (en) 1999-02-26 2000-04-25 Texas Instruments Incorporated Boundary scan with latching output buffer and weak input buffer
JP3691170B2 (ja) * 1996-08-30 2005-08-31 株式会社ルネサステクノロジ テスト回路
US6028983A (en) * 1996-09-19 2000-02-22 International Business Machines Corporation Apparatus and methods for testing a microprocessor chip using dedicated scan strings
US5889788A (en) 1997-02-03 1999-03-30 Motorola, Inc. Wrapper cell architecture for path delay testing of embedded core microprocessors and method of operation
US5909453A (en) * 1997-07-02 1999-06-01 Xilinx, Inc. Lookahead structure for fast scan testing
JP2000353783A (ja) * 1999-04-05 2000-12-19 Matsushita Electric Ind Co Ltd 半導体装置
US6587996B1 (en) * 2000-06-12 2003-07-01 Intel Corporation Device and method for increased fault coverage using scan insertion techniques around synchronous memory
US6983405B1 (en) 2001-11-16 2006-01-03 Xilinx, Inc., Method and apparatus for testing circuitry embedded within a field programmable gate array
US6996758B1 (en) 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
JP4315775B2 (ja) * 2002-12-16 2009-08-19 株式会社ルネサステクノロジ 半導体集積回路装置
EP1943532B1 (en) 2005-10-24 2010-01-27 Nxp B.V. Ic testing methods and apparatus
JP4966974B2 (ja) 2005-10-24 2012-07-04 エヌエックスピー ビー ヴィ Ｉｃテスト方法及びその装置
JP2007178160A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp スキャンフリップフロップ回路
WO2007105036A1 (en) 2006-03-13 2007-09-20 Freescale Semiconductor, Inc. Device and method for testing a device
US20090094191A1 (en) 2007-10-08 2009-04-09 Microsoft Corporation Exploiting execution feedback for optimizing choice of access methods
US20110061014A1 (en) * 2008-02-01 2011-03-10 Energyhub Interfacing to resource consumption management devices
US20110040666A1 (en) * 2009-08-17 2011-02-17 Jason Crabtree Dynamic pricing system and method for complex energy securities
US8037382B2 (en) * 2009-08-13 2011-10-11 Advanced Micro Devices, Inc. Multi-mode programmable scan flop
US7996739B2 (en) * 2009-09-11 2011-08-09 International Business Machines Corporation Avoiding race conditions at clock domain crossings in an edge based scan design

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254940A (en) * 1990-12-13 1993-10-19 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
US5331643A (en) * 1991-09-04 1994-07-19 International Business Machines Corporation Self-testing logic with embedded arrays
US5844921A (en) * 1996-02-28 1998-12-01 International Business Machines Corporation Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
US6573703B1 (en) * 1999-04-05 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN1599869A (zh) * 2001-12-04 2005-03-23 独立行政法人科学技术振兴机构 具有高速输入输出装置的半导体集成电路装置的试验方法及试验装置
US20040117704A1 (en) * 2002-12-16 2004-06-17 Renesas Technology Corporation Semiconductor integrated circuit device with test circuit
CN101300500A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 Ic测试方法及设备
CN101932945A (zh) * 2008-01-30 2010-12-29 阿尔卡特朗讯美国公司 用于隔离片上系统的扫描路径的一部分的设备和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104155598A (zh) * 2014-07-31 2014-11-19 中山大学 一种基于pad控制多路信号测试的方法及系统
CN108061851A (zh) * 2016-11-09 2018-05-22 德克萨斯仪器股份有限公司 用于测试插入点的方法和装置
CN112305404A (zh) * 2020-09-29 2021-02-02 上海兆芯集成电路有限公司 核分区电路与测试装置
US11624782B2 (en) 2020-09-29 2023-04-11 Shanghai Zhaoxin Semiconductor Co., Ltd. Core partition circuit and testing device

Also Published As

Publication number Publication date
CN103250065B (zh) 2016-01-20
WO2012065064A1 (en) 2012-05-18
US20120124433A1 (en) 2012-05-17
US8627159B2 (en) 2014-01-07
EP2638408A1 (en) 2013-09-18
KR101473599B1 (ko) 2014-12-16
JP2014502043A (ja) 2014-01-23
KR20130086367A (ko) 2013-08-01
JP5687353B2 (ja) 2015-03-18
EP2638408B1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
CN103250065B (zh) 反馈扫描隔离和扫描旁路架构
US6779133B2 (en) IC with two state machines connected to serial scan path
GB2391358A (en) Method of testing and/or debugging a system on chip (SOC)
US20120017118A1 (en) Method and apparatus for testing an integrated circuit including an i/o interface
US7836315B2 (en) Method and system for monitoring module power information in a communication device
JPH03256297A (ja) 線形フイードバツクシフトレジスタをクロスチエツク格子構造を伴なつて直列シフトレジスタとして動作させる方法および装置
US20080282122A1 (en) Single scan clock in a multi-clock domain
KR20160076323A (ko) 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
CN105372577B (zh) 芯片上变异侦测方法和集成电路
JP5875683B2 (ja) 高速ビットクロックなしの高速データ試験
WO2006121882A2 (en) Parallel input/output self-test circuit and method
US20110141290A1 (en) System and method for testing video graphics array signal groups
KR20150058041A (ko) 유연성 있는 테스트 사이트 동기화
KR101996967B1 (ko) 반도체 장치
JP3401523B2 (ja) 通信素子及びこれを用いた通信装置
US5710780A (en) Digital circuitry with improved parallel signature analysis capability
CN110133486B (zh) Fpga的管脚桥接短路测试方法
CN105988080A (zh) 建立扫描测试架构的方法和集成电路与电子装置
CN101710937A (zh) 数字视频信号发生系统
US20050278675A1 (en) General purpose delay logic
JP2636669B2 (ja) 接続情報検出回路及び接続情報検出方法
CN118409191A (zh) 一种芯粒延迟故障测试电路及方法
US6949956B2 (en) General purpose delay logic
JP2885126B2 (ja) 入力試験回路
CN118444129A (zh) 一种串行解串芯片测试方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant