CN103236839A - 一种任意倍数时钟域同步装置及方法 - Google Patents
一种任意倍数时钟域同步装置及方法 Download PDFInfo
- Publication number
- CN103236839A CN103236839A CN2013101394379A CN201310139437A CN103236839A CN 103236839 A CN103236839 A CN 103236839A CN 2013101394379 A CN2013101394379 A CN 2013101394379A CN 201310139437 A CN201310139437 A CN 201310139437A CN 103236839 A CN103236839 A CN 103236839A
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- register
- constantly
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000003786 synthesis reaction Methods 0.000 abstract description 2
- 238000001308 synthesis method Methods 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种任意倍数时钟域同步装置，该装置包括随低速时钟进行不断翻转的寄存器、高速时钟驱动的多级锁存寄存器和标志信号产生单元，其中，随低速时钟进行不断翻转的寄存器不断产生伴随时钟沿不断翻转的信号，将该信号在多级高速锁存寄存器进行锁存而产生锁存信号，标志信号产生单元根据锁存信号产生沿翻转标志信号。本发明可以有效的确定任意倍数同步时钟之间的相位关系，其中只需要综合工具按正常的综合方法进行处理即可，不需要设计复杂的约束条件，简单高效。
Description
技术领域
本发明涉及倍频异步时钟之间相位关系的确定及同步技术领域，具体涉及一种任意倍数时钟域同步装置及方法。
背景技术
异步电路是信号产生寄存器时钟和该信号的接收寄存器时钟不一致的电路结构，由于两时钟相位周期的不同将会导致亚稳态、竞争、错误数据等一系列问题。为了解决上述问题，各种解决方案(如握手协议、格雷码、异步FIFO)不断出现在现代的电路设计中。
随着时代的进步，芯片设计规模不断提升，全局的高速时钟网络给芯片设计带来了沉重的负担；另外集成电路设计已经从简单的速度比拼变成了全面的性能竞争，速度、功耗、成本、研发周期等一系列因素都进入了设计者的考虑范畴。在以上前提下，异步电路在现代芯片设计中占到了越来越重要的地位，不断向我们提出不同的解决需求。
为解决上述问题，就集成电路设计提出了两种异步电路解决思路：纯异步电路和伪异步电路。纯异步电路中信号产生寄存器时钟和该信号的接收寄存器时钟完全不相关，时钟之间的相位关系完全随机；伪异步电路是指信号产生寄存器时钟和该信号的接收寄存器时钟之间存在某些固定的相位规律，可根据该规律计算两时钟之间相位关系，确定合理的电路建立时间、保持时间等一系列电路参数。常规的时钟同步电路采用模拟电路实现，产生结构复杂并且需要较严苛的时序约束才能加入数据电路结构中。
发明内容
有鉴于此，本发明提供一种任意倍数时钟域同步装置及方法，是应用于伪异步电路设计中的一种方法，它可以大大简化某些特定情况下的异步逻辑，切实的提高芯片异步电路同步能力。
根据本发明的一个方面，提出了一种任意倍数时钟域同步装置，该装置包括随低速时钟进行不断翻转的寄存器、高速时钟驱动的多级锁存寄存器和标志信号产生单元，其中，随低速时钟进行不断翻转的寄存器不断产生伴随时钟沿不断翻转的信号，将该信号在多级高速锁存寄存器进行锁存而产生锁存信号，标志信号产生单元根据锁存信号产生沿翻转标志信号。
优选地，上述装置还可包括延迟单元，用于将锁存信号延迟多个高速时钟周期。
优选地，延迟单元与标志信号产生单元在该装置中的顺序可调换。
优选地，所述标志信号实时表示了低速时钟的状态。
根据本发明的另一方面，还提出了一种任意倍数时钟域同步方法，该方法包括步骤：随低速时钟进行不断翻转的寄存器不断产生伴随时钟沿不断翻转的信号；所述信号在多级高速锁存寄存器进行锁存而产生锁存信号；标志信号产生单元根据锁存信号产生沿翻转标志信号。
本发明提出的任意倍数时钟域同步装置，包括随低速时钟进行不断翻转的寄存器、高速时钟驱动的多级锁存寄存器和标志信号产生单元，其中，随低速时钟进行不断翻转的寄存器不断产生伴随时钟沿不断翻转的信号，将该信号在多级高速锁存寄存器进行锁存而产生锁存信号，标志信号产生单元根据锁存信号产生沿翻转标志信号。
本发明的任意倍数时钟域同步装置及方法可以有效的确定任意倍数同步时钟之间的相位关系，其中只需要综合工具按正常的综合方法进行处理即可，不需要设计复杂的约束条件，简单高效。
附图说明
图1为本发明所涉及的任意倍数时钟关系图
图2为本发明中的任意倍数时钟域同步装置结构图
图3为所举实例的2倍时钟关系图
图4为所举实例的时钟域同步时序图
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明是一种对于相位相关的倍频时钟进行同步处理的技术，当一时钟是另一时钟的整数倍，并且它们之间的相位固定，即可使用该技术来检测低速时钟上升沿或下降沿的位置，产生标志信号，最后即可使用该信号来保证两时钟域之间的信号传输的交互正确性。
所谓任意倍数时钟，如图1所示，是指一个时钟的周期是另一个时钟周期的整数倍，它们具有固定的相位关系，最好低速时钟的触发沿对应高速时钟的一个触发沿，这种情况下适合异步时钟之间的建立时间、保持时间等各电路参数的确定。
图2示出的是本发明任意倍数时钟域同步装置结构图，参照图2，该装置包括：随低速时钟200进行不断翻转的寄存器202，高速时钟201驱动的多级锁存寄存器203，延迟单元204和标志信号产生单元205。延迟单元204和标志信号产生单元205的顺序可调换，也可以去掉延迟单元204。
在该装置中，随低速时钟200进行不断翻转的寄存器202不断产生伴随时钟沿(需要判断的沿：包括上升沿和下降沿)不断翻转的信号206；将该信号206在多级高速锁存寄存器203进行锁存，当多级高速锁存寄存器203中的两个紧邻的高速寄存器信号值不同时则表明低速时钟发生沿翻转(需要判断的沿翻转)；将这些不同的信号值使用延迟单元204将锁存延迟特定多个高速时钟周期；最后使用标志信号产生单元205产生沿翻转标志信号。
下面以2倍时钟同步检测为实例来加以详细的说明，如图3所示，该例中包含一个高速时钟和一个2倍时钟，2倍时钟的时钟周期为高速时钟的2倍，2倍时钟的触发沿为上升沿，其与一个高速时钟的上升沿同时出现。具体工作时序如图4所示，首先2倍时钟200驱动翻转寄存器202不断的进行翻转产生自翻转信号206，该信号在多级高速锁存寄存器203中连续锁存，产生锁存信号0和锁存信号1，本例中去除延迟单元204，标志产生单元205使用同或逻辑将锁存信号0和锁存信号1进行处理产生最后的标志信号。如图4所示，标志信号实时表示了2倍时钟的状态，但通过本方法将时钟信号完美地过渡为数据信号，之后应用该标志信号到各逻辑电路中，符合集成电路设计综合的基本需求。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种任意倍数时钟域同步装置，该装置包括随低速时钟(200)进行不断翻转的寄存器(202)、高速时钟(201)驱动的多级锁存寄存器(203)和标志信号产生单元(205)，其中，随低速时钟(200)进行不断翻转的寄存器(202)不断产生伴随时钟沿不断翻转的信号(206)，将该信号(206)在多级高速锁存寄存器(203)进行锁存而产生锁存信号，标志信号产生单元(205)根据锁存信号产生沿翻转标志信号。
2.根据权利要求1所述的任意倍数时钟域同步装置，其特征在于，该装置进一步包括延迟单元(204)，用于将锁存信号延迟多个高速时钟周期。
3.根据权利要求2所述的任意倍数时钟域同步装置，其特征在于，延迟单元(204)与标志信号产生单元(205)在该装置中的顺序可调换。
4.根据权利要求3所述的任意倍数时钟域同步装置，其特征在于，所述标志信号实时表示了低速时钟的状态。
5.一种任意倍数时钟域同步方法，该方法包括步骤：
随低速时钟(200)进行不断翻转的寄存器(202)不断产生伴随时钟沿不断翻转的信号(206)；
所述信号(206)在多级高速锁存寄存器(203)进行锁存产生锁存信号；
标志信号产生单元(205)根据锁存信号产生沿翻转标志信号。
6.根据权利要求5所述的任意倍数时钟域同步装置，其特征在于，所述标志信号实时表示了低速时钟的状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310139437.9A CN103236839B (zh) | 2013-04-19 | 2013-04-19 | 一种任意倍数时钟域同步装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310139437.9A CN103236839B (zh) | 2013-04-19 | 2013-04-19 | 一种任意倍数时钟域同步装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103236839A true CN103236839A (zh) | 2013-08-07 |
| CN103236839B CN103236839B (zh) | 2016-04-27 |
Family
ID=48884862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310139437.9A Active CN103236839B (zh) | 2013-04-19 | 2013-04-19 | 一种任意倍数时钟域同步装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103236839B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109905204A (zh) * | 2019-03-29 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种数据发送、接收方法、相应装置和存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050008110A1 (en) * | 2003-07-09 | 2005-01-13 | International Business Machines Corporation | System and method for data phase realignment |
| CN102510281A (zh) * | 2011-10-27 | 2012-06-20 | 珠海天威技术开发有限公司 | 跨时钟域异步数据处理装置及方法、芯片及其工作方法 |
-
2013
- 2013-04-19 CN CN201310139437.9A patent/CN103236839B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050008110A1 (en) * | 2003-07-09 | 2005-01-13 | International Business Machines Corporation | System and method for data phase realignment |
| CN102510281A (zh) * | 2011-10-27 | 2012-06-20 | 珠海天威技术开发有限公司 | 跨时钟域异步数据处理装置及方法、芯片及其工作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 魏堃: "跨时钟域信号同步技术研究", 《中国优秀硕士学位论文全文数据库》, 31 January 2010 (2010-01-31), pages 135 - 235 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109905204A (zh) * | 2019-03-29 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种数据发送、接收方法、相应装置和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103236839B (zh) | 2016-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102931994B (zh) | 应用于信号处理芯片的高速信号采样和同步的架构及方法 | |
| US9001951B1 (en) | Techniques for transferring time information between clock domains | |
| CN103684375B (zh) | 一种时钟分频切换电路及时钟芯片 | |
| CN101834715A (zh) | 一种数据处理方法及数据处理系统以及数据处理装置 | |
| CN109815619B (zh) | 一种将同步电路转化为异步电路的方法 | |
| CN103092806A (zh) | 基于spi数据传输时序的数据传输方法和系统 | |
| CN106533601A (zh) | 模块冗余系统中时钟同步的方法 | |
| CN104779935A (zh) | 一种时钟无毛刺动态切换电路 | |
| CN110311672B (zh) | 一种低延迟的高频时钟分频电路、分频器及分频方法 | |
| US9203415B2 (en) | Modulated clock synchronizer | |
| CN104508748A (zh) | 用于使用延迟锁相回路的记忆体装置的节能设备及方法 | |
| CN103236839A (zh) | 一种任意倍数时钟域同步装置及方法 | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| CN103176504A (zh) | 一种多时钟切换电路 | |
| JP2005157883A (ja) | リセット回路 | |
| CN104579295A (zh) | 时钟动态切换电路及方法 | |
| CN109871611A (zh) | 一种异步电路自动延迟匹配的方法 | |
| CN103064461B (zh) | 一种时钟使能信号的产生方法及装置 | |
| EP3173895B1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
| JP3430504B2 (ja) | データ入力回路及び駆動装置 | |
| CN109995346A (zh) | 一种基于时钟吞咽电路的高频时钟同步电路 | |
| CN202871257U (zh) | 一种基于dma的能够刷led显示屏的gpio模块 | |
| CN105958982B (zh) | 提前时钟有效信号的电路及方法 | |
| CN205450869U (zh) | 一种多模组之间时钟同步电路 | |
| TWI783555B (zh) | 半導體裝置與測試脈衝訊號產生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171129 Address after: 102412 Beijing City, Fangshan District Yan Village Yan Fu Road No. 1 No. 11 building 4 layer 402 Patentee after: Beijing Si Lang science and Technology Co.,Ltd. Address before: 100190 Zhongguancun East Road, Beijing, No. 95, No. Patentee before: Institute of Automation, Chinese Academy of Sciences |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Shanghai Silang Technology Co.,Ltd. Address before: 102412 room 402, 4th floor, building 11, No. 1, Yanfu Road, Yancun Town, Fangshan District, Beijing Patentee before: Beijing Si Lang science and Technology Co.,Ltd. |