CN103218272B - 一种星载数字信号处理器翻转加固方法 - Google Patents
一种星载数字信号处理器翻转加固方法 Download PDFInfo
- Publication number
- CN103218272B CN103218272B CN201310147118.2A CN201310147118A CN103218272B CN 103218272 B CN103218272 B CN 103218272B CN 201310147118 A CN201310147118 A CN 201310147118A CN 103218272 B CN103218272 B CN 103218272B
- Authority
- CN
- China
- Prior art keywords
- data
- module
- edac
- chip
- dsp chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种星载数字信号处理器翻转加固方法，通过星载数字信号处理器翻转加固系统实现，星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，本发明的基本流程是采用程序片外运行+EDAC校验+ASIC技术+看门狗设计，同时利用抗辐照ASIC技术，将多种抗空间单粒子措施有机地融合在一起，形成了一个独立新颖的抗单粒子加固方法，使得系统不仅简化，提高了固有可靠性，硬件资源少、设计复杂性低、实现简单，同时大大降低了在恶劣辐射环境下DSP芯片运行时发生单粒子事件的概率。
Description
技术领域
本发明涉及一种星载数字信号处理器(DSP)翻转加固方法，属于卫星有效载荷平台抗单粒子设计领域。
背景技术
近年来，从公开刊物及公开渠道上所了解到的国内外数字信号处理器(DSP)抗单粒子事件防护设计情况如下：
方法①采用检错纠错电路(EDAC)及编码对单粒子翻转进行检测和纠正，目前国内外EDAC实现的方式主要有两种：CPU芯片自带EDAC功能和FPGA编程实现EDAC功能；
方法②程序代码直接固化在对单粒子翻转几乎免疫的PROM中运行。但由于受PROM运行速度限制，程序数据一般首先搬移到处理器内部的存储区内运行。
方法③通过三模冗余(TMR)实现纠错。将功能完全相同的电路完全复制三份，并在每一级的输出端插入三选一多数判决器，当某一级电路出现错误时，处于相同级的另外两个电路输出正确，三个输出送入三选一多数判决器后，判决器通过二对一的判决，自动将错误屏蔽，从而保证了输出结果的正确。
方法④采用高等级、可定制的数字处理器芯片。
上述方法中，方法①采用检错纠错电路(EDAC)及编码对单粒子翻转进行检测和纠正，检错、纠错的功能普遍由FPGA完成并实现，由于FPGA也是单粒子敏感元器件，若FPGA发生单粒子事件，那么其完成的EDAC功能也将受到很大影响。方法②采用高等级的PROM芯片，这种防范简单、有效，但一旦芯片内部存储结构中某一位发生翻转，那么整个系统将功能异常。方法③虽然解决了单粒子翻转问题，但是其缺点是硬件开销大，需要硬件冗余。方法④可靠性高，但通用性差。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种星载数字信号处理器翻转加固方法，该方法通过将多种措施有机融合，实现对数字信号处理器在运行过程中对单粒子事件时的检错、纠错，且可靠性高、系统集成度高，大大降低数字信号处理器在恶劣辐射环境下运行时发生单粒子事件的概率。
本发明的上述目的主要是通过如下技术方案予以实现的：
一种星载数字信号处理器翻转加固方法，通过星载数字信号处理器翻转加固系统实现，所述星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，其中ASIC芯片包括第一三模冗余输入模块、第二三模冗余输入模块、第三三模冗余输入模块、第一判决模块、第二判决模块、第三判决模块、复位模块、三个EDAC模块、三个EDAC数据生成模块和三个看门狗模块，具体包括如下步骤：
步骤（一）、DSP芯片向ASIC芯片发出信号接收指令，ASIC芯片从PROM存储器中读取程序数据和EDAC校验数据，送入第一三模冗余输入模块，第一三模冗余输入模块将接收的数据分成三路分别输出给三个EDAC模块，EDAC模块根据EDAC校验数据对程序数据进行校验，将程序数据中的错误数据进行恢复，之后的将恢复后的程序数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断，即：若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的程序数据输出给DSP芯片，由DSP芯片运行程序，之后进入步骤（二）；若三路数据中仅有一路为正确数据，则判定为程序数据错误，进入步骤（三）；
步骤（二）、DSP芯片按照规定时间通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间定期读取标志数据1，并对标志数据1清零，进入步骤（四）；
步骤（三）、DSP芯片未通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间未读取到标志数据1，则将结果信息输出给第二判决模块，第二判决模块判断为程序运行异常，ASIC芯片通过复位模块向DSP芯片的复位管脚发送复位信号，使DSP芯片复位，重新运行程序，进入步骤（一）；
步骤（四）、DSP芯片向SRAM存储器读取数据时，SRAM存储器内的数据连同EDAC校验数据首先进入ASIC芯片内部的第一三模冗余输入模块，第一三模冗余输入模块将数据分成三路分别输出给三个EDAC模块；EDAC模块根据EDAC校验数据对数据进行校验，将数据中的错误数据进行恢复，之后的将恢复后的数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断，即：若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的数据输出给DSP芯片；
步骤（五）、DSP芯片向SRAM存储器存储数据时，需要存储的数据首先进入ASIC芯片内部的第三三模冗余输入模块，第三三模冗余输入模块将数据分成三路分别输出给三个EDAC数据生成模块；EDAC数据生成模块利用输入的数据生成EDAC校验码，并将所述数据和生成的EDAC校验码送入第三判决模块，第三判决模块利用多数判决原则进行判断，即：若三个EDAC数据生成模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将需要存储的数据及EDAC校验码写入SRAM存储器中。
本发明与现有技术相比具有如下有益效果：
（1）本发明采用程序片外运行+EDAC校验+ASIC技术+看门狗设计，将多种措施有机地融合在一起，形成了一个独立新颖的抗单粒子加固系统及加固方法，不仅使得整个系统得以简化，提高了固有可靠性，同时大大降低了在恶劣辐射环境下DSP芯片运行时发生单粒子事件的概率；
（2）本发明首次采用ASIC芯片实现EDAC功能和“看门狗”电路，并对ASIC芯片进行三模冗余设计和抗辐射增强设计，与目前采用FPGA芯片和集成电路实现相比，芯片可靠性高、集成度高，并且可以适应适应恶劣辐射环境下的工作要求；
（3）本发明中DSP芯片在运行程序时，不在片内RAM区域内运行，而是逐条从外部PROM中取得程序数据并经过ASIC芯片EDAC校验后再开始运行，这样做可以避免程序数据在片内RAM区域运行而带来的抗单粒子能力弱的问题；
（4）本发明对于需要临时保存的数据也不存放在DSP芯片内部RAM区域数据存储空间内，而是存放在外部抗单粒子能力强，且经过EDAC校验的专用存储器内，这样，在恶劣的辐射环境下，DSP芯片在运行时发生单粒子翻转的概率大大降低，从而提高了分机的可靠性；
（5）本发明方法可靠性高、系统集成度高，硬件资源少、设计复杂性低、实现简单，可以大大降低数字信号处理器在恶劣辐射环境下运行时发生单粒子事件的概率，具有极好的灵活性和通用性，而且可以降低设备的硬件成本、时间成本，应用前景非常广泛。
附图说明
图1为本发明星载数字信号处理器翻转加固方法原理框图；
图2为本发明星载数字信号处理器翻转加固系统中ASIC芯片原理框图；
图3为本发明星载数字信号处理器翻转加固方法中SRAM存储器数据读取流程图；
图4为本发明星载数字信号处理器翻转加固方法中SRAM存储器数据存储流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
如图1所示为本发明星载数字信号处理器翻转加固方法原理框图，本发明通过星载数字信号处理器翻转加固系统实现，由图可知星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，其中ASIC芯片包括第一三模冗余输入模块、第二三模冗余输入模块、第三三模冗余输入模块、第一判决模块、第二判决模块、第三判决模块、复位模块、三个EDAC模块、三个EDAC数据生成模块和三个看门狗模块。
其中ASIC芯片、SRAM存储器和PROM存储器共用DSP芯片的EMIF接口地址总线，SRAM存储器、PROM存储器的数据总线和相应控制信号分别与ASIC芯片相连，SRAM存储器、PROM存储器相应数据EDAC校验由ASIC芯片完成。
EDAC模块将数据连同校验数据进行EDAC处理。三路EDAC模块输出的结果送第一判决模块，由第一判决模块利用多数判决原则将正确数据输出给DSP芯片。
DSP芯片定期向ASIC某一寄存器写入特定数据，ASIC芯片定期读取数据并由此判断DSP芯片是否工作正常，该模块称为“看门狗模块”。“看门狗模块”也进行了三模冗余设计。若在某一刻，DSP受到单粒子事件的干扰，程序运行异常，不能向ASIC芯片某一寄存器写入特定数据，此时，ASIC芯片按正常逻辑运行并定时读取数据，根据数据的错误判断DSP程序运行异常，ASIC芯片立即通过复位模块向DSP芯片的复位管脚发送复位信号，使DSP复位，重新运行程序。
EDAC数据生成模块利用输入的数据生成EDAC校验码，并将数据和生成的EDAC校验码送入第三判决模块，第三判决模块利用多数判决原则进行判断，将正确数据写入SRAM芯片中。
按照图1所示将数字信号处理器DSP、ASIC芯片和高等级的PROM芯片、SRAM芯片互联在一起，DSP芯片运行程序时采用片外逐条读取程序数据字并经EDAC模块校验后执行的措施，从而形成可靠的数字信号处理系统。
如图2所示为本发明星载数字信号处理器翻转加固系统中ASIC芯片原理框图，本发明星载数字信号处理器翻转加固方法包括如下步骤：
步骤（一）、DSP芯片向ASIC芯片发出信号接收指令，ASIC芯片从PROM存储器中读取程序数据和EDAC校验数据，送入第一三模冗余输入模块，第一三模冗余输入模块将接收的数据分成三路分别输出给三个EDAC模块，EDAC模块根据EDAC校验数据对程序数据进行校验，将程序数据中的错误数据进行恢复，之后的将恢复后的程序数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断（三选二判决原则），若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的程序数据输出给DSP芯片并运行程序，之后进入步骤（二）；若三路数据中仅有一路为正确数据，则判定为程序数据错误，进入步骤（三）。
步骤（二）、DSP芯片按照规定时间通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间定期读取标志数据1，并在读取后对标志数据1进行清零，进入步骤（四）。
步骤（三）、DSP芯片未通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间未读取到标志数据1，则将结果信息输出给第二判决模块，第二判决模块判断为程序运行异常，ASIC芯片通过复位模块向DSP芯片的复位管脚发送复位信号，使DSP芯片复位，重新运行程序，进入步骤（一）。
步骤（四）、DSP芯片向SRAM存储器读取数据，具体方法为：SRAM存储器内的数据连同EDAC校验数据首先进入ASIC芯片内部的第一三模冗余输入模块，第一三模冗余输入模块将数据分成三路分别输出给三个EDAC模块；EDAC模块根据EDAC校验数据对数据进行校验，将数据中的错误数据进行恢复，之后的将恢复后的数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断，若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的数据输出给DSP芯片。如图3所示为本发明星载数字信号处理器翻转加固方法中SRAM存储器数据读取流程图。
步骤（五）、DSP芯片向SRAM存储器存储数据，具体方法为：需要存储的数据首先进入ASIC芯片内部的第三三模冗余输入模块，第三三模冗余输入模块将数据分成三路分别输出给三个EDAC数据生成模块；EDAC数据生成模块利用输入的数据生成EDAC校验码，并将输入数据和生成的EDAC校验码送入第三判决模块，第三判决模块利用多数判决原则进行判断，若三个EDAC数据生成模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将需要存储的数据及EDAC校验码写入SRAM芯片中。如图4所示为本发明星载数字信号处理器翻转加固方法中SRAM存储器数据存储流程图。
本发明星载数字信号处理器翻转加固系统通过如下方法得到：
1、采用VHDL或Verilog语言生成EDAC模块、EDAC数据生成模块和“看门狗”模块，并对模块进行三模冗余设计，待确认功能及时序正确后，形成RTL门级网表；
2、将数字信号处理器数据线、地址线、控制线和PROM芯片的数据线、EDAC数据线进行合理分配，形成管脚映射表；
3、ASIC芯片基于0.18um CMOS工艺平台，采用抗辐照集成电路工艺和设计加固手段，通过系统、电路和版图三个层级，采用特殊的电路结构等技术途径，利用步骤1、步骤2产生的门级网表和管脚映射表，制成专用集成电路芯片，使芯片具备了抗总剂量能力、抗单粒子闩锁和翻转的能力，满足空间使用要求；
4、按照图1所示将数字信号处理器DSP芯片、ASIC芯片和高等级的PROM芯片、SRAM芯片互联在一起，数字信号处理器DSP运行程序时采用片外逐条读取程序数据字并经EDAC校验后执行的措施，从而形成可靠的数字信号处理系统。
本发明的基本流程是：采用“程序片外运行+EDAC校验+ASIC技术+看门狗”设计，同时利用抗辐照ASIC技术，将多种抗空间单粒子措施有机地融合在一起，形成了一个独立新颖的抗单粒子加固方法，使得系统不仅简化，提高了固有可靠性，同时降低了在恶劣辐射环境下DSP芯片运行时发生单粒子事件的概率。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
Claims (1)
1.一种星载数字信号处理器翻转加固方法，其特征在于：通过星载数字信号处理器翻转加固系统实现，所述星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，其中ASIC芯片包括第一三模冗余输入模块、第二三模冗余输入模块、第三三模冗余输入模块、第一判决模块、第二判决模块、第三判决模块、复位模块、三个EDAC模块、三个EDAC数据生成模块和三个看门狗模块，具体包括如下步骤：
步骤(一)、DSP芯片向ASIC芯片发出信号接收指令，ASIC芯片从PROM存储器中读取程序数据和EDAC校验数据，送入第一三模冗余输入模块，第一三模冗余输入模块将接收的数据分成三路分别输出给三个EDAC模块，EDAC模块根据EDAC校验数据对程序数据进行校验，将程序数据中的错误数据进行恢复，之后将恢复后的程序数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断，即：若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的程序数据输出给DSP芯片，由DSP芯片运行程序，之后进入步骤(二)；若三路数据中仅有一路为正确数据，则判定为程序数据错误，进入步骤(三)；
步骤(二)、DSP芯片按照规定时间通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间定期读取标志数据1，并对标志数据1清零，进入步骤(四)；
步骤(三)、DSP芯片未通过第二三模冗余输入模块向ASIC芯片的三个看门狗模块写入代表程序运行正常的标志数据1，看门狗模块按照规定时间未读取到标志数据1，则将结果信息输出给第二判决模块，第二判决模块判断为程序运行异常，ASIC芯片通过复位模块向DSP芯片的复位管脚发送复位信号，使DSP芯片复位，重新运行程序，进入步骤(一)；
步骤(四)、DSP芯片向SRAM存储器读取数据时，SRAM存储器内的数据连同EDAC校验数据首先进入ASIC芯片内部的第一三模冗余输入模块，第一三模冗余输入模块将数据分成三路分别输出给三个EDAC模块；EDAC模块根据EDAC校验数据对数据进行校验，将数据中的错误数据进行恢复，之后将恢复后的数据输入到第一判决模块，由第一判决模块利用多数判决原则进行判断，即：若三个EDAC模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将正确的数据输出给DSP芯片；
步骤(五)、DSP芯片向SRAM存储器存储数据时，需要存储的数据首先进入ASIC芯片内部的第三三模冗余输入模块，第三三模冗余输入模块将数据分成三路分别输出给三个EDAC数据生成模块；EDAC数据生成模块利用输入的数据生成EDAC校验码，并将所述数据和生成的EDAC校验码送入第三判决模块，第三判决模块利用多数判决原则进行判断，即：若三个EDAC数据生成模块输出的三路数据均为正确数据、或三路数据中有两路为正确数据，则将需要存储的数据及EDAC校验码写入SRAM存储器中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310147118.2A CN103218272B (zh) | 2013-04-25 | 2013-04-25 | 一种星载数字信号处理器翻转加固方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310147118.2A CN103218272B (zh) | 2013-04-25 | 2013-04-25 | 一种星载数字信号处理器翻转加固方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103218272A CN103218272A (zh) | 2013-07-24 |
| CN103218272B true CN103218272B (zh) | 2015-09-23 |
Family
ID=48816093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310147118.2A Active CN103218272B (zh) | 2013-04-25 | 2013-04-25 | 一种星载数字信号处理器翻转加固方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103218272B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680639B (zh) * | 2013-11-29 | 2016-08-24 | 西安空间无线电技术研究所 | 一种随机存储器的周期性自检错恢复方法 |
| CN104597807B (zh) * | 2014-12-10 | 2018-03-13 | 深圳航天东方红海特卫星有限公司 | 一种星载综合电子cpu翻转加固系统及方法 |
| CN105045335A (zh) * | 2015-06-23 | 2015-11-11 | 上海航天测控通信研究所 | 一种内嵌8051ip核的fpga信息处理系统 |
| CN105068969B (zh) * | 2015-07-17 | 2018-02-09 | 西安空间无线电技术研究所 | 用于数字信号处理平台架构的单粒子效应防护系统及方法 |
| CN105354048B (zh) * | 2015-09-25 | 2017-07-11 | 中国人民解放军国防科学技术大学 | 一种针对asic空间应用的系统级加固方法 |
| CN106354579B (zh) * | 2016-10-14 | 2019-07-19 | 上海微小卫星工程中心 | 星载计算机 |
| CN106776089A (zh) * | 2016-11-28 | 2017-05-31 | 北京遥测技术研究所 | 一种星载嵌入式软件代码自校验纠错方法 |
| CN106803770B (zh) * | 2016-12-06 | 2020-04-28 | 中国电子科技集团公司第三十二研究所 | 面向卫星有效载荷控制与处理系统 |
| CN108957283B (zh) * | 2017-05-19 | 2021-08-03 | 龙芯中科技术股份有限公司 | 辐照实验板、监控终端、asic芯片辐照实验系统 |
| CN107465900A (zh) * | 2017-08-22 | 2017-12-12 | 长光卫星技术有限公司 | 一种适用于大面阵亚米级遥感视频影像单机的预处理方法 |
| CN108763148B (zh) * | 2018-05-31 | 2021-11-30 | 西安微电子技术研究所 | 一种支持上注的容错存储器控制器 |
| CN110489268B (zh) * | 2019-08-05 | 2023-01-20 | 南开大学 | 一种应用于星上恶劣环境中存储系统的两级纠错编码方法与系统 |
| CN111856991B (zh) * | 2020-06-22 | 2021-11-16 | 北京遥测技术研究所 | 对单粒子翻转具备五级防护的信号处理系统和处理方法 |
| CN111653306B (zh) * | 2020-07-07 | 2022-08-26 | 中国人民解放军国防科技大学 | 用于单端口sram的微体系结构级通用加固装置 |
| CN111966525B (zh) * | 2020-10-23 | 2021-03-26 | 中国人民解放军国防科技大学 | 星载导航设备的dsp程序运行方法及其dsp系统 |
| CN117453279B (zh) * | 2023-12-26 | 2024-03-19 | 中国人民解放军国防科技大学 | 一种适用于太空强辐射环境下的星载设备硬件架构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102306213A (zh) * | 2011-07-19 | 2012-01-04 | 西安电子科技大学 | 基于帧数据处理的抗单粒子辐照方法及抗单粒子辐照系统 |
-
2013
- 2013-04-25 CN CN201310147118.2A patent/CN103218272B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102306213A (zh) * | 2011-07-19 | 2012-01-04 | 西安电子科技大学 | 基于帧数据处理的抗单粒子辐照方法及抗单粒子辐照系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103218272A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103218272B (zh) | 一种星载数字信号处理器翻转加固方法 | |
| CN108226748B (zh) | 用于SoC片上系统的单粒子效应测试方法 | |
| CN106484581A (zh) | 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法 | |
| CN103578567B (zh) | 基于三模冗余抗辐照自刷新寄存器 | |
| CN101551762B (zh) | 具有抗单粒子效应能力的星载处理平台 | |
| CN103440185A (zh) | 一种dsp器件单粒子翻转效应检测方法 | |
| CN102820879A (zh) | 抗辐照的三模冗余电路结构 | |
| US9632869B1 (en) | Error correction for interconnect circuits | |
| CN111581003B (zh) | 一种全硬件双核锁步处理器容错系统 | |
| US9529686B1 (en) | Error protection for bus interconnect circuits | |
| CN104898645A (zh) | 一种卫星故障检测隔离恢复策略及策略动态调整方法 | |
| CN105095040A (zh) | 一种芯片调试方法与装置 | |
| CN105320579A (zh) | 面向sparc v8处理器的自修复双冗余流水线及容错方法 | |
| CN203858624U (zh) | 一种双备份式总线看门狗电路 | |
| CN103593626A (zh) | 一种芯片测试模式和调试模式的保护方法 | |
| CN103226499A (zh) | 一种恢复内部存储器中的异常数据的方法及装置 | |
| CN103365749B (zh) | 一种多核处理器调试系统 | |
| US10303566B2 (en) | Apparatus and method for checking output data during redundant execution of instructions | |
| CN104866390B (zh) | 异步随机静态存储器三模冗余控制器 | |
| CN108646170A (zh) | 一种基于双模冗余的抗软错误老化预测传感器 | |
| CN202798645U (zh) | 抗辐照的三模冗余电路结构 | |
| CN103279329B (zh) | 支持同步edac校验的高效取指流水线 | |
| CN105141302A (zh) | 一种基于时钟沿的单粒子翻转自检纠错电路 | |
| CN103389923B (zh) | 随机存储器访问总线ecc校验装置 | |
| CN102866963A (zh) | 控制器数据存储与读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |