CN103187266A - 刻蚀停止层及铜互连的形成方法 - Google Patents

刻蚀停止层及铜互连的形成方法 Download PDF

Info

Publication number
CN103187266A
CN103187266A CN2011104576401A CN201110457640A CN103187266A CN 103187266 A CN103187266 A CN 103187266A CN 2011104576401 A CN2011104576401 A CN 2011104576401A CN 201110457640 A CN201110457640 A CN 201110457640A CN 103187266 A CN103187266 A CN 103187266A
Authority
CN
China
Prior art keywords
layer
stop layer
copper
advance
stops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104576401A
Other languages
English (en)
Other versions
CN103187266B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110457640.1A priority Critical patent/CN103187266B/zh
Publication of CN103187266A publication Critical patent/CN103187266A/zh
Application granted granted Critical
Publication of CN103187266B publication Critical patent/CN103187266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种刻蚀停止层的形成方法，包括：提供一半导体衬底；在半导体衬底上沉积碳化硅预停止层；在碳化硅预停止层上沉积氮碳化硅主停止层。本发明还涉及一种铜互连的形成方法，包括：提供一半导体衬底，所述半导体衬底中形成有铜导电层；用氢气退火半导体衬底；用氢气和氦气等离子体预处理半导体衬底；用硅烷预处理半导体衬底；在半导体衬底表面沉积碳化硅预停止层；在碳化硅预停止层上沉积氮碳化硅主停止层；在氮碳化硅主停止层上沉积介质层；形成贯穿介质层、氮碳化硅主停止层和碳化硅预停止层的通孔或沟槽；填充通孔或沟槽，形成铜互连。由于碳化硅预停止层能降低铜扩散，因此能阻止CuNX的形成，同时提高刻蚀停止层与铜互连的粘附性。

Description

刻蚀停止层及铜互连的形成方法
技术领域
本发明涉及半导体领域，特别涉及一种刻蚀停止层及铜互连的形成方法。
背景技术
随着半导体工艺线宽的日益减小，为了减小互连的电容电阻延迟(RCdelay)，选用铜金属作为互连材料，并相应的选用低介电常数材料作为介质层，并且由于铜特有的难以刻蚀的特点，引入镶嵌和双镶嵌工艺。现有技术的铜互连的制作方法如下：如图1a所示，在衬底100上依次沉积刻蚀停止层101和介质层102，如图1b所示，形成贯穿介质层102和刻蚀停止层101的通孔和/或沟槽103，如图1c所示，在通孔和/或沟槽103内溅射金属势垒层和铜的籽晶层，并采用电镀工艺进行填充，形成铜层104，再化学机械研磨去除介质层102上的铜层104，得到铜互连105，如图1d所示。
90nm以下工艺节点一般用黑钻石(black diamond)等低介电常数材料作为金属间介质层材料，掺氮的碳化硅(Nitrogen doped SiC，NDC)作为刻蚀停止层材料。所述形成刻蚀停止层工艺如下：将一半导体基底送入工艺腔，然后打开射频源，并通入氨气，通过氨气对所述半导体基底表面进行处理；接着，停止通入氨气，增加射频源功率，并向腔室通入氮气对所述半导体基底表面进行预处理；然后，向反应腔室中通入三甲基硅烷(TMS)和氨气，所述三甲基硅烷和氨气反应生成氮碳化硅，完成沉积后，停止向工艺腔供应三甲基硅烷和氨气，通过真空泵将反应的副产物抽走。
但是氮碳化硅易与铜互连的铜反应生成氮化铜，氮化铜降低了铜的活化能，导致铜互连的铜易扩散，同时氮碳化硅与铜互连的粘附性变差，在后续工艺步骤中易发生剥离现象。
发明内容
本发明的目的是提供一种刻蚀停止层及铜互连的形成方法，以提高刻蚀停止层与铜互连的粘附性。
本发明的技术解决方案是一种刻蚀停止层的形成方法，包括以下步骤：
提供一半导体衬底；
在半导体衬底上沉积碳化硅预停止层；
在碳化硅预停止层上沉积氮碳化硅主停止层。
作为优选：所述在半导体衬底上沉积碳化硅预停止层的步骤采用硅烷、三甲基硅烷和甲烷作为反应气体。
作为优选：所述碳化硅预停止层的厚度为10-60埃。
作为优选：所述形成碳化硅预停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm。
作为优选：所述在碳化硅预停止层上沉积氮碳化硅主停止层的步骤采用三甲基硅烷和氨气作为反应气体。
作为优选：所述形成氮碳化硅主停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
作为优选：所述碳化硅预停止层和氮碳化硅主停止层的沉积方法为物理气相沉积、化学气相沉积、等离子体化学气相沉积或原子层沉积。
本发明还提供一种铜互连的形成方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底中形成有铜导电层；
用氢气退火半导体衬底；
用氢气和氦气等离子体预处理半导体衬底；
用硅烷预处理半导体衬底；
在半导体衬底表面沉积碳化硅预停止层；
在碳化硅预停止层上沉积氮碳化硅主停止层；
在氮碳化硅主停止层上沉积介质层；
形成贯穿介质层、氮碳化硅主停止层和碳化硅预停止层的通孔或沟槽，所述通孔或沟槽底部暴露出铜导电层；
在通孔或沟槽内溅射势垒层和铜的籽晶层，并采用电镀工艺填充通孔或沟槽，形成铜互连。
作为优选：所述在半导体衬底表面沉积碳化硅预停止层的步骤采用硅烷、三甲基硅烷和甲烷作为反应气体。
作为优选：所述形成碳化硅预停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm。
作为优选：所述碳化硅预停止层的厚度为10-60埃。
作为优选：所述在碳化硅预停止层上沉积氮碳化硅主停止层的步骤采用三甲基硅烷和氨气作为反应气体。
作为优选：所述形成氮碳化硅主停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
作为优选：所述碳化硅预停止层和氮碳化硅主停止层的沉积方法为物理气相沉积、化学气相沉积、等离子体化学气相沉积或原子层沉积。
与现有技术相比，本发明首先采用氢气退火，采用氢气和氦气等离子体预处理，防止生成氧化铜，再用硅烷预处理，接着沉积碳化硅预停止层在半导体衬底上，在碳化硅预停止层上沉积氮碳化硅主停止层，由于碳化硅预停止层能降低铜扩散，因此能阻止CuNX的形成，同时提高刻蚀停止层与铜互连的粘附性，由于刻蚀停止层中的氮含量越高，器件的电压击穿性能越好，从而氮碳化硅主停止层提高了器件的电压击穿性能。
附图说明
图1a-1d是现有技术中铜互连的制作过程中各个工艺步骤的剖面图。
图2是本发明刻蚀停止层的制作方法的流程图。
图3是本发明铜互连的制作方法的流程图。
图4a-4g是本发明铜互连的制作过程中各个工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2示出了本发明的刻蚀停止层的制作流程图。
请参阅图2所示，在本实施例中，一种刻蚀停止层的形成方法，包括以下步骤：
在步骤201中，提供一半导体衬底；
在步骤202中，在半导体衬底上沉积碳化硅预停止层；所述沉积碳化硅预停止层采用硅烷、三甲基硅烷和甲烷作为反应气体。所述碳化硅预停止层的厚度为10-60埃。所述形成碳化硅预停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm；
在步骤203中，在碳化硅预停止层上沉积氮碳化硅主停止层；所述沉积氮碳化硅主停止层采用三甲基硅烷和氨气作为反应气体。所述形成氮碳化硅主停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
所述碳化硅预停止层和氮碳化硅主停止层的沉积方法为物理气相沉积、化学气相沉积、等离子体化学气相沉积或原子层沉积。
如图3所示，本发明铜互连的制作方法的流程图。
在步骤301中，如图4a所示：提供一半导体衬底400，所述半导体衬底400中形成有导电层401，所述导电层401可以是金属连线或连接插塞，导电层401的材料为铜；
在步骤302中，用氢气退火所述半导体衬底400，在退火过程中氢气还原铜导电层表面的氧化铜，使铜表面露出，同时退火工艺细化晶粒，提高铜导电层的平整性；
在步骤303中，再用氢气和氦气等离子体预处理半导体衬底400，是对氢气退火步骤的进一步强化，减少氧化铜；
在步骤304中，接着用SiH4预处理半导体衬底400，在铜导电层表面形成CuSi合金，提高铜导电层与后续刻蚀停止层的粘附性；
在步骤305中，如图4b所示：在所述半导体衬底400上沉积碳化硅预停止层402，所述碳化硅预停止层402采用硅烷、三甲基硅烷和甲烷作为反应气体。所述碳化硅预停止层402的厚度为10-60埃。所述形成碳化硅预停止层402的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm；
碳化硅预停止层402能降低铜扩散，因此能阻止CuNX的形成，同时提高刻蚀停止层与铜互连的粘附性。
在步骤306中，如图4c所示：接着在碳化硅预停止层402上沉积氮碳化硅主停止层403，所述氮碳化硅主停止层403采用三甲基硅烷和氨气作为反应气体。所述形成氮碳化硅主停止层403的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
在步骤307中，如图4d所示：在氮碳化硅主停止层403上沉积介质层404；
在步骤308中，如图4e所示：形成贯穿介质层404、氮碳化硅主停止层403和碳化硅预停止层402的通孔和/或沟槽405，所述通孔和/或沟槽405的位置与导电层401对应。
在步骤309中，如图4f所示：在通孔和/或沟槽405内溅射金属势垒层和铜的籽晶层，并采用电镀工艺进行填充，形成铜层406，再化学机械研磨去除介质层上的铜层406，得到铜互连407，如图4g所示。
本发明首先采用H2退火，采用氢气和氦气等离子体预处理，防止生成氧化铜，再用硅烷预处理，接着沉积碳化硅预停止层在半导体衬底上，在碳化硅预停止层上沉积氮碳化硅主停止层，由于碳化硅预停止层能降低铜扩散，因此能阻止CuNX的形成，同时提高刻蚀停止层与铜互连的粘附性，由于刻蚀停止层中的氮含量越高，器件的电压击穿性能越好，从而氮碳化硅主停止层提高了器件的电压击穿性能。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (14)

1.一种刻蚀停止层的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底；
在半导体衬底上沉积碳化硅预停止层；
在碳化硅预停止层上沉积氮碳化硅主停止层。
2.根据权利要求1所述的刻蚀停止层的形成方法，其特征在于：所述在半导体衬底上沉积碳化硅预停止层的步骤采用硅烷、三甲基硅烷和甲烷作为反应气体。
3.根据权利要求1所述的刻蚀停止层的形成方法，其特征在于：所述碳化硅预停止层的厚度为10-60埃。
4.根据权利要求2所述的刻蚀停止层的形成方法，其特征在于，所述形成碳化硅预停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm。
5.根据权利要求1所述的刻蚀停止层的形成方法，其特征在于：所述在碳化硅预停止层上沉积氮碳化硅主停止层的步骤采用三甲基硅烷和氨气作为反应气体。
6.根据权利要求5所述的刻蚀停止层的形成方法，其特征在于，所述形成氮碳化硅主停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
7.根据权利要求1所述的刻蚀停止层的形成方法，其特征在于：所述碳化硅预停止层和氮碳化硅主停止层的沉积方法为物理气相沉积、化学气相沉积、等离子体化学气相沉积或原子层沉积。
8.一种铜互连的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底中形成有铜导电层；
用氢气退火半导体衬底；
用氢气和氦气等离子体预处理半导体衬底；
用硅烷预处理半导体衬底；
在半导体衬底表面沉积碳化硅预停止层；
在碳化硅预停止层上沉积氮碳化硅主停止层；
在氮碳化硅主停止层上沉积介质层；
形成贯穿介质层、氮碳化硅主停止层和碳化硅预停止层的通孔或沟槽，所述通孔或沟槽底部暴露出铜导电层；
在通孔或沟槽内溅射势垒层和铜的籽晶层，并采用电镀工艺填充通孔或沟槽，形成铜互连。
9.根据权利要求8所述的铜互连的形成方法，其特征在于：所述在半导体衬底表面沉积碳化硅预停止层的步骤采用硅烷、三甲基硅烷和甲烷作为反应气体。
10.根据权利要求8所述的铜互连的形成方法，其特征在于，所述形成碳化硅预停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
硅烷的流量：50-1000sccm；
三甲基硅烷的流量：50-1000sccm；
甲烷的流量：50-1000sccm。
11.根据权利要求8所述的刻蚀停止层的形成方法，其特征在于：所述碳化硅预停止层的厚度为10-60埃。
12.根据权利要求8所述的铜互连的形成方法，其特征在于：所述在碳化硅预停止层上沉积氮碳化硅主停止层的步骤采用三甲基硅烷和氨气作为反应气体。
13.根据权利要求12所述的铜互连的形成方法，其特征在于，所述形成氮碳化硅主停止层的工艺条件为：
压力：1-7Torr；
功率：50-1000W；
三甲基硅烷的流量：50-1000sccm；
氨气的流量：50-1000sccm。
14.根据权利要求8所述的铜互连的形成方法，其特征在于：所述碳化硅预停止层和氮碳化硅主停止层的沉积方法为物理气相沉积、化学气相沉积、等离子体化学气相沉积或原子层沉积。
CN201110457640.1A 2011-12-31 2011-12-31 刻蚀停止层及铜互连的形成方法 Active CN103187266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110457640.1A CN103187266B (zh) 2011-12-31 2011-12-31 刻蚀停止层及铜互连的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110457640.1A CN103187266B (zh) 2011-12-31 2011-12-31 刻蚀停止层及铜互连的形成方法

Publications (2)

Publication Number Publication Date
CN103187266A true CN103187266A (zh) 2013-07-03
CN103187266B CN103187266B (zh) 2015-11-25

Family

ID=48678375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110457640.1A Active CN103187266B (zh) 2011-12-31 2011-12-31 刻蚀停止层及铜互连的形成方法

Country Status (1)

Country Link
CN (1) CN103187266B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104835778A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105575881A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN112038286A (zh) * 2020-08-27 2020-12-04 上海华力集成电路制造有限公司 改善铜互连工艺中丘状凸起缺陷的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417852A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 半导体器件的制造方法和半导体器件
US20050077628A1 (en) * 2003-10-14 2005-04-14 Kaushik Kumar Dual damascene structure and method
CN101154051A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 光刻图形的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417852A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 半导体器件的制造方法和半导体器件
US20050077628A1 (en) * 2003-10-14 2005-04-14 Kaushik Kumar Dual damascene structure and method
CN101154051A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 光刻图形的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104716085B (zh) * 2013-12-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104835778A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104835778B (zh) * 2014-02-08 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105575881A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105575881B (zh) * 2014-10-11 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN112038286A (zh) * 2020-08-27 2020-12-04 上海华力集成电路制造有限公司 改善铜互连工艺中丘状凸起缺陷的方法

Also Published As

Publication number Publication date
CN103187266B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
US11959167B2 (en) Selective cobalt deposition on copper surfaces
US10727119B2 (en) Process integration approach of selective tungsten via fill
KR100712168B1 (ko) 구리 확산 배리어의 형성
JP2020506540A (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
WO2009088522A3 (en) Cobalt nitride layers for copper interconnects and methods for forming them
CN103187266B (zh) 刻蚀停止层及铜互连的形成方法
CN103972160A (zh) 一种降低在线wat测试对铜互连可靠性影响的方法
KR100538633B1 (ko) 반도체 소자의 금속 배선 형성 방법
US10600684B2 (en) Ultra-thin diffusion barriers
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
JP2001144094A (ja) 半導体素子の金属配線形成方法
CN101127320A (zh) 互连结构的制造方法
CN103956333B (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
CN114946018A (zh) 在低温下的选择性钨沉积
CN104835777B (zh) 一种半导体器件及其制作方法
CN100576496C (zh) 双镶嵌结构的形成方法
WO2012049823A1 (ja) 半導体装置の製造方法および半導体装置
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN109065495A (zh) 钨填充凹槽结构中形成不含氟钨金属层的方法
CN106158733A (zh) 一种铜互连结构及其制造方法
CN103956334B (zh) 集成电路中rdl和tsv金属层一次成型方法
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
CN102446745A (zh) 一种减少双层前金属介电质层开裂的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant