CN101127320A - 互连结构的制造方法 - Google Patents
互连结构的制造方法 Download PDFInfo
- Publication number
- CN101127320A CN101127320A CNA200610030075XA CN200610030075A CN101127320A CN 101127320 A CN101127320 A CN 101127320A CN A200610030075X A CNA200610030075X A CN A200610030075XA CN 200610030075 A CN200610030075 A CN 200610030075A CN 101127320 A CN101127320 A CN 101127320A
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- interconnection structure
- dielectric layer
- middle dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种互连结构的制造方法，包括：提供一具有器件层的半导体基底；在所述基底上沉积中间介质层并原位沉积与所述中间介质层同种材料的覆盖层；在所述中间介质层中形成开口。本发明方法简化了工艺流程，晶片不必从反应腔室中取出，提高了设备利用率和生产率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种互连结构的制造方法。
背景技术
半导体技术向小线宽技术节点迈进的同时，其后段的互连技术也从铝金属互连发展铜互连技术，以解决小线宽互连技术所需要的小的互连电阻电容延迟的问题。由于铜具有易扩散、难刻蚀等特点，传统的铝互连线制造工艺并不适合用来制造铜互连线，业界引入镶嵌工艺(Dual Damascene)，即先在带有器件的衬底上形成中间介质层并刻蚀出沟槽和通孔，然后淀积铜进入刻蚀好的图形中，并应用平坦化方法除去多余的铜。现有铜互连镶嵌工艺中一般用氟硅玻璃、黑钻石(Black diamond，BD)等低介电常数材料作为介质层材料。专利申请号为200410090926.0的中国专利公开了一种黑钻石作为中间介质层的金属互连结构的制造方法。图1～图3为其公开的制造方法的剖面示意图。
如图1所示，首先提供一半导体基底100，在所述基底100中形成有一导线层105，所述导线层105材料可以是铜或铝，然后在所述基底上沉积一刻蚀停止层110，所述刻蚀停止层材料110可以是碳化硅、氮化硅中的一种。接着，利用等离子体增强化学气相沉积(PECVD)法在所述刻蚀停止层110上沉积一掺杂碳的二氧化硅层120作为金属间介质层。
如图2所示，完成掺杂碳的二氧化硅层120的沉积后，将所述基底100移至下一个工艺腔在所述掺杂碳的二氧化硅层120上形成一覆盖层130，所述覆盖层130的厚度介于300～800埃，其材料为碳化硅或氮化硅。
如图3所示，在所述掺杂碳的二氧化硅层120上形成开口140，所述开口140包括沟槽和连接孔，在所述沟槽中填充金属材料即形成互连结构。
上述公开金属互连结构制造方法中，金属间介质层120和覆盖层130是在两步工艺中完成的，即在形成掺杂碳的二氧化硅层120后，需要将基底100移至下一工艺腔内，再沉积覆盖层130，工艺步骤复杂，且增加额了晶片传送次数及时间，降低了生产率。
发明内容
因此，本发明的目的在于提供一种互连结构的制造方法，以解决现有中间介质层和覆盖层需要两步工艺完成、工艺步骤复杂的问题。
为达到上述目的，本发明提供的一种互连结构的制造方法，包括：
提供一具有器件层的半导体基底；
在所述基底上沉积中间介质层并原位沉积与所述中间介质层同种材料的覆盖层；
在所述中间介质层中形成开口。
所述中间介质层材料可以是黑钻石、氟硅玻璃等低介电常数材料。
所述沉积中间介质层的反应材料包括OMCTS、TMCTS中的一种。
所述沉积中间介质层的辅助气体包括氦气、氧气中的一种或其组合。
所述沉积中间介质层的方法为化学气相沉积。
所述OMCTS的流量为2600～2800mgm。
所述氦气的流量为800～1000sccm，氧气流量为0～300sccm。
所述沉积覆盖层的反应物质包括OMCTS、TMCTS中的一种。
所述沉积覆盖层的辅助气体包括氦气、氧气中的一种或其组合。
所述OMCTS的流量为600～800mgm。
所述氦气的流量为850～1150sccm，氧气流量为600～800sccm。
所述沉积覆盖层的腔室压力为3～6torr。
所述沉积覆盖层的腔室温度为300～400℃。
与现有技术相比，本发明具有以下优点：本发明中在形成中间介质层和覆盖层时将中间介质层和覆盖层的沉积工艺整合到同一工艺腔室中依次完成，简化了工艺流程，晶片不必从反应腔室中取出，减少了晶片传送次数，从而减少晶片受到污染的可能性并节约了周转时间，提高了设备利用率和生产率。
附图说明
图1～图3为现有互连结构制造方法剖面示意图；
图4为根据本发明实施例的制造方法的流程图；
图5～图10为根据本发明实施例的制造方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
铜镶嵌工艺中选用的中间介质层材料一般为低介电常数材料，这一类材料由于其硬度和密度较小，很容易在等离子体去除光刻胶步骤、化学机械研磨步骤中受到损伤，沉积一强度和密度比中间介质层材料大的覆盖层作为保护层，可以减小中间介质层受到外界损伤的可能性，一般的覆盖层材料采用氧化硅、氮化硅、碳化硅等高硬度和介电常数的材料，因而该覆盖层不能做的很厚，以免影响中间介质层的介电常数。本发明中，将中间介质层和覆盖层的形成工艺整合到一步工艺中，即完成沉积中间介质层后晶片无需从设备工艺腔中取出，而是直接在同一工艺腔中在中间介质层上继续沉积而形成覆盖层，形成的覆盖层与中间介质层有相同的材料组成，但是膜层的硬度和密度却不相同。
图4为根据本发明方法实施例的流程图。
如图4所示，首先，提供一具有器件层的半导体基底(S200)。所述器件层可以是金属氧化物半导体晶体管。所述金属氧化物半导体晶体管可以通过器件层上的金属互连线电连接。
在所述半导体基底上沉积中间介质层并原位沉积与所述中间介质层同种材料的覆盖层(S210)。沉积时，首先将晶片送入工艺腔室，向工艺腔中通入反应物质例如TMCTS、OMCTS和辅助气体例如氧气、氦气，所述所述OMCTS的流量为2600～2800mgm，所述氦气的流量为800～1000sccm，氧气流量为0～300sccm。反应室温度可以为300～400℃，本实施例中为350℃；压力为5torr。反应时间约为17～24S。完成沉积中间介质层后，与现有技术不同的是，本发明无需取出晶片，而是继续向反应室中通入反应气体和辅助气体在一个反应腔室中生成覆盖层，即原位(in sito)形成覆盖层。此时所述所述OMCTS的流量为600～800mgm，氦气的流量为850～1150sccm，氧气流量为600～800sccm，射频源的功率为400～600W，腔室压力为3～6torr，腔室温度为300～400℃，本实施例中温度为350℃，反应时间为3～6S，本实施例中反应时间为5S。反应完成后在中间介质层上生成厚度约为200～600埃的覆盖层，该覆盖层的密度和厚度均要比中间介质层大。
将完成沉积中间介质层和覆盖层的半导体基底送入光刻设备和刻蚀设备在所述中间介质层上形成开口，例如沟槽和连接孔(S220)。形成的方法可以先行成沟槽后形成连接孔，也可以先形成连接孔后形成沟槽。在所述沟槽和连接孔中填充金属材料即形成互连线。
下面结合实施例对本发明方法进行详细描述。
图5～图10为根据本发明实施例的制造方法的剖面示意图。
如图5所示，半导体衬底200中形成有源极202和漏极204，在所述半导体衬底200上形成有栅极206，所述栅极材料可以是多晶硅或金属硅化物，所述栅极206和衬底200之间通过栅氧201隔离。在所述栅极及衬底200上形成有绝缘层210，所述绝缘层210材料可以是氧化硅、氮化硅、碳化硅等介质材料。在所述绝缘层210中形成有连接孔208，所述连接孔208中填充有导电物质，例如钨、铝或铜。所述连接孔208中的导电物质底部与所述源极202和漏极204连接。在所述绝缘层210上方形成有介电层215，所述介电层215材料可以是氟硅玻璃、硼磷硅玻璃等低介电常数材料，在所述介电层215中形成互连层211，所述互连层材料可以是铝或铜。
如图6所示，在所述介电层215上通过物理气相沉积或化学气相沉积的方法积淀一介质层220，所述介质层220材料可以是氧化硅、碳化硅(SiC)、氮化硅(SiN)、碳硅氧化合物(SiOC)、掺氮碳化硅中的一种或其组合，其厚度为300～800埃。该介质层220即为后续工艺中形成连接孔的刻蚀终点检测层，即刻蚀停止层(Etch stop layer)。
将形成有介质层220的半导体基底送入沉积设备，在其上沉积如图7所示的中间介质层230和如图8所示的覆盖层240。本发明中中间介质层230和覆盖层240在一个工艺腔室中形成，即原位形成覆盖层。所述中间介质层材料可以是黑钻石、氟硅玻璃等低介电常数材料，沉积的方式为化学气相沉积。以沉积形成黑钻石膜层为例，沉积时，将晶片送入工艺腔室，向工艺腔中通入反应物质例如TMCTS、OMCTS和辅助气体例如氧气、氦气，所述所述OMCTS的流量为2600～2800mgm，所述氦气的流量为800～1000sccm，氧气流量为0～300sccm，反应室温度可以为300～400℃，本实施例中为350℃，压力为5torr，射频源功率为450～550W， 反应时间约为17～24S。完成沉积中间介质层后，与现有技术不同的是，本发明无需取出晶片，而是继续向反应室中通入反应气体和辅助气体而在同一个反应腔室中生成覆盖层，即原位(in sito)形成覆盖层。此时所述所述OMCTS的流量为600～800mgm，氦气的流量为850～1150sccm，氧气流量为600～800sccm，射频源的功率为400～600W，腔室压力为3～6torr，腔室温度为300～400℃，本实施例中为350℃，反应时间为3～6S，本实施例中反应时间为5S。反应完成后在中间介质层230上生成厚度约为200～600埃的覆盖层240，该覆盖层240的密度和厚度均要比中间介质层230大。本发明形成中间介质层230和原位形成覆盖层240的详细步骤如下：第一步首先室打开气阀，通入氦气(流量1000sccm)和氧气(流量700sccm)，腔室温度为350℃，时间约为10s；第二步通入反应气体OMCTS，其流量为700mgm，并继续以第一步的流量通入氦气和氧气，维持反应腔室温度为350℃；第三步，继续通入OMCTS、氧气、氦气，此时打开射频源，其功率为500W+/-50W，反应气体在等离子体作用下生成膜先驱物和一些副产物；第四步，增大OMCTS的流量至2700+/-25mgm，并维持射频源的功率以源源不断的产生膜先驱物，膜先驱物在等离子体的带动下向基底上的介质层220表面移动并附着在介质层220表面，同时膜先驱物在介质层220表面扩散，发生表面反应并生成连续膜，同时生成一些副产物；该步骤中通入的氦气的流量为900sccm，氧气的流量为160sccm，作为辅助气体的氧气和氦气有助于形成的中间介质膜层230的均匀性并保持膜的低介电常数性质，沉积形成中间介质层230时间约为18～24s；第五步，继续沉积形成覆盖层240，射频源功率不变，减小OMCTS的流量并增加氦气的流量至1000sccm，氧气的流量为700sccm，该沉积过程大约为5s，形成的覆盖层240膜具有比中间介质层230硬度大密度大的性质，能够作为中间介质层240的保护层；第六、七步，完成中间介质层230和覆盖层240的沉积后，停止向工艺腔供应OMCTS，并继续通入氦气和氧气，同时在第八步中通过泵浦装置将反应的副产物抽走。可见本发明中将中间介质层230和覆盖层240的沉积工艺整合到同一工艺腔室中依次完成，简化了工艺流程，晶片不必从反应腔室中取出，减少了晶片传送次数，从而减少晶片受到污染的可能性并节约了周转时间，提高了设备利用率和生产率。
需要说明的是，本发明中形成中间介质层和覆盖层的参数设定不是唯一的，可以根据修改工艺参数得到不同介电常数的中间介质层及不同硬度和密度、厚度的覆盖层；本发明中中间介质层也可以是其它低介电常数材料，形成中间介质层的原材料物质也不必局限于OMCTS，例如也可以是TMCTS，其工艺参数可以根据不同的情况来设定，不再一一列举。
如图9所示，在所述中间介质层230中形成开口250，所述开口包括沟槽和连接孔，对于第一层互连结构，也可以只是沟槽。此时的覆盖层可以作为形成开口后去除光刻胶时的保护层保护中间介质层230不受氧气等离子体灰化过程的损伤。刻蚀停止层220作为刻蚀形成开口时的终点检测层保护下层的互连线211不受损伤。
如图10所示，在所述开口250中填充金属例如铝或铜形成互连线。
本发明中在形成中间介质层和覆盖层时将中间介质层230和覆盖层240的沉积工艺整合到同一工艺腔室中依次完成，简化了工艺流程，晶片不必从反应腔室中取出，减少了晶片传送次数，从而减少晶片受到污染的可能性并节约了周转时间，提高了设备利用率和生产率。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (13)
1.一种互连结构的制造方法，包括：
提供一具有器件层的半导体基底；
在所述基底上沉积中间介质层并原位沉积与所述中间介质层同种材料的覆盖层；
在所述中间介质层中形成开口。
2.如权利要求1所示的互连结构的制造方法，其特征在于：所述中间介质层材料可以是黑钻石、氟硅玻璃等低介电常数材料。
3.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积中间介质层的反应材料包括OMCTS、TMCTS中的一种。
4.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积中间介质层的辅助气体包括氦气、氧气中的一种或其组合。
5.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积中间介质层的方法为化学气相沉积。
6.如权利要求3所述的互连结构的制造方法，其特征在于：所述OMCTS的流量为2600～2800mgm。
7.如权利要求4所述的互连结构的制造方法，其特征在于：所述氦气的流量为800～1000sccm，氧气流量为0～300sccm。
8.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积覆盖层的反应物质包括OMCTS、TMCTS中的一种。
9.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积覆盖层的辅助气体包括氦气、氧气中的一种或其组合。
10.如权利要求8所述的互连结构的制造方法，其特征在于：所述OMCTS的流量为600～800mgm。
11.如权利要求9所述的互连结构的制造方法，其特征在于：所述氦气的流量为850～1150sccm，氧气流量为600～800sccm。
12.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积覆盖层的腔室压力为3～6torr。
13.如权利要求1所述的互连结构的制造方法，其特征在于：所述沉积覆盖层的腔室温度为300～400℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610030075A CN100576495C (zh) | 2006-08-14 | 2006-08-14 | 互连结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610030075A CN100576495C (zh) | 2006-08-14 | 2006-08-14 | 互连结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101127320A true CN101127320A (zh) | 2008-02-20 |
| CN100576495C CN100576495C (zh) | 2009-12-30 |
Family
ID=39095301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610030075A Expired - Fee Related CN100576495C (zh) | 2006-08-14 | 2006-08-14 | 互连结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100576495C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446725A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 一种层叠栅极制作方法 |
| CN101996878B (zh) * | 2009-08-11 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 沉积低介电常数绝缘材料层的方法 |
| CN102053169B (zh) * | 2009-11-10 | 2014-02-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构失效分析样品的制作方法 |
| CN112271254A (zh) * | 2020-10-27 | 2021-01-26 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
-
2006
- 2006-08-14 CN CN200610030075A patent/CN100576495C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996878B (zh) * | 2009-08-11 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 沉积低介电常数绝缘材料层的方法 |
| CN102053169B (zh) * | 2009-11-10 | 2014-02-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构失效分析样品的制作方法 |
| CN102446725A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 一种层叠栅极制作方法 |
| CN112271254A (zh) * | 2020-10-27 | 2021-01-26 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN112271254B (zh) * | 2020-10-27 | 2021-12-28 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100576495C (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102291990B1 (ko) | 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법 | |
| US20210140043A1 (en) | Deposition of pure metal films | |
| KR101183641B1 (ko) | 에칭 저항성을 지닌 낮은 ｋ 유전체 장벽을 수득하는 방법 | |
| US8846525B2 (en) | Hardmask materials | |
| US9653327B2 (en) | Methods of removing a material layer from a substrate using water vapor treatment | |
| US8178443B2 (en) | Hardmask materials | |
| JP7314293B2 (ja) | リソグラフィ応用のための膜積層体 | |
| JP2005340820A (ja) | 低炭素ドープシリコン酸化膜及びそれを使ったダマシン構造 | |
| KR20120120918A (ko) | 갭필 애플리케이션을 위한 저저항의 텅스텐 필름 증착 방법 | |
| US6815332B2 (en) | Method for forming integrated dielectric layers | |
| CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN100576495C (zh) | 互连结构的制造方法 | |
| US6413887B1 (en) | Method for producing silicon nitride series film | |
| US11859275B2 (en) | Techniques to improve adhesion and defects for tungsten carbide film | |
| US9368448B2 (en) | Metal-containing films as dielectric capping barrier for advanced interconnects | |
| US10854511B2 (en) | Methods of lowering wordline resistance | |
| TW202236508A (zh) | 用於半導體裝置形成之底層膜 | |
| US10593543B2 (en) | Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth | |
| US7253121B2 (en) | Method for forming IMD films | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| US20230066543A1 (en) | Fully self aligned via integration processes | |
| KR100567892B1 (ko) | 반도체 소자 제조시 금속배선층간 저유전율 절연막 형성방법 | |
| US20190148150A1 (en) | Methods for forming capping protection for an interconnection structure | |
| TW580750B (en) | Forming method of barrier layer for protecting metal conduction wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111115 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20180814 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |