CN101996878B - 沉积低介电常数绝缘材料层的方法 - Google Patents

沉积低介电常数绝缘材料层的方法 Download PDF

Info

Publication number
CN101996878B
CN101996878B CN200910056251A CN200910056251A CN101996878B CN 101996878 B CN101996878 B CN 101996878B CN 200910056251 A CN200910056251 A CN 200910056251A CN 200910056251 A CN200910056251 A CN 200910056251A CN 101996878 B CN101996878 B CN 101996878B
Authority
CN
China
Prior art keywords
omcts
flow
deposition
layer
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910056251A
Other languages
English (en)
Other versions
CN101996878A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910056251A priority Critical patent/CN101996878B/zh
Publication of CN101996878A publication Critical patent/CN101996878A/zh
Application granted granted Critical
Publication of CN101996878B publication Critical patent/CN101996878B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种沉积低介电常数绝缘材料层的方法，应用于半导体器件的层间介质层的沉积工序中，包括以下步骤：向沉积反应腔内通入初始氧气；向沉积反应腔内通入初始八甲基环化四硅氧烷(OMCTS)；开启功率电源，进行黑金刚石(BD)层的沉积，降低所述OMCTS的流量，逐步提高OMCTS的流量，达到初始通入的OMCTS流量。采用该方法能够使沉积的BD材料层具有较好的厚度均匀性。

Description

沉积低介电常数绝缘材料层的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种沉积低介电常数绝缘材料层的方法。 
背景技术
目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连层包括金属互连线和层间介质层(Inter-layerdielectric，ILD)，这就需要对上述层间介质层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。层间介质层包括在半导体器件层上依次形成的刻蚀终止层，例如氮化硅层，以及低介电常数(Low-K)绝缘材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料。图1为现有技术中使用BD作为ILD层的圆片局部剖视图。图中BD材料层下是半导体器件层，ILD层中的刻蚀终止层图中未显示。 
在这种铜互连工艺中，刻蚀终止层氮化硅膜具有约7的相对介电常数，增加了整个ILD的相对介电常数，从而使铜互连线间的寄生电容增加，因此会导致信号延迟或功耗增加的缺陷。所以通常在刻蚀终止膜上淀积低K电介质材料来降低铜互连层的铜互连线间的寄生电容。一般采用BD材料，主要成分为八甲基环化四硅氧烷(OMCTS)和氧化物，而且BD的介电常数随着OMCTS成分的增多而减小。随着半导体技术的发展，器件的特征尺寸不断减小，要求BD介电常数值不断减小，也就是说沉积形成BD材料层时，OMCTS含量也要求更高，使得BD介电常数值从3变为2.6～2.8。 
沉积形成BD材料层时，其质量控制是通过测试沉积在控片晶圆上的BD材料层实现的。控片晶圆是没有经过工艺加工的平整晶圆硅片，在测试时使用。将控片晶圆和产品晶圆共同置入沉积反应腔，在完成BD材料层的沉积之后，只将生长了BD材料层的控片晶圆输出反应腔，进行厚度等质量测量。其中，产品晶圆为其上已经分布了半导体器件的晶圆，最终可以经过多道工序成为成品。 
经过测试发现，当BD介电常数值减小到2.6～2.8时，在控片晶圆上形成的BD材料层的厚度均匀性是比较差的。这是因为沉积介电常数值为2.6～2.8的BD材料层时，如果仍然采用现有技术中沉积介电常数值为3的工艺方法，在相同沉积条件下，随着OMCTS中碳含量的有机成分增加，而硅片是无机材料，这样就会影响硅衬底与BD之间的截面，相继地会影响BD厚度的均匀性。虽然在产品晶圆上与BD材料层接触的是刻蚀终止层，氮化硅层，但是氮化硅层仍然是无机物质，沉积的BD材料层同样具有较差的厚度均匀性。一般地，介电常数值为3的BD材料层厚度均匀性小于2％，而在相同工艺方法条件下得到的BD材料层厚度均匀性在2.5％～3.2％。厚度均匀性U％是指(厚度最大值-厚度最小值)/2倍平均值，显然，U％越低越好，而且要求U％小于2％才能够通过测试，所以提高沉积BD材料层时的厚度均匀性是一个比较关键的技术。 
发明内容
有鉴于此，本发明解决的技术问题是：沉积BD材料层时厚度均匀性较差。 
为解决上述技术问题，本发明的技术方案具体是这样实现的： 
本发明公开了一种沉积低介电常数绝缘材料层的方法，应用于半导体器件的层间介质层的沉积工序中，包括以下步骤： 
向沉积反应腔内通入初始氧气； 
向沉积反应腔内通入初始OMCTS； 
开启功率电源，进行黑金刚石BD层的沉积，降低所述OMCTS的流量，逐步提高OMCTS的流量，达到初始通入的OMCTS流量。 
形成黑金刚石层的介电常数值为2.6～2.8。 
所述沉积黑金刚石层的厚度为2500～3000埃。 
所述向沉积反应腔内通入初始氧气的同时通入氦气，所述氦气的流量为1900～2100sccm。 
所述沉积反应腔内的压力为6.58～7Torr。 
所述通入初始氧气的流量为850～950sccm；所述通入初始OMCTS的流量为2.85～3.15sccm。 
所述功率电源的高频射频功率为300～550瓦；低频射频功率为85～100瓦。 
所述向沉积反应腔内通入初始氧气的时间持续9～11秒；所述向沉积反应腔内通入初始OMCTS的时间持续9～11秒；所述开启功率电源，进行黑金刚石层的沉积的时间为34～38秒。 
分为2～5次逐步提高OMCTS的流量，达到初始通入的OMCTS流量。 
分为3次逐步提高OMCTS的流量，达到初始通入的OMCTS流量的具体方法为： 
通入OMCTS的流量0.5～0.8sccm，沉积时间持续0.9～1.1秒； 
通入OMCTS的流量1.8～2.1sccm，沉积时间持续0.9～1.1秒； 
通入OMCTS的流量2.85～3.15sccm，沉积时间持续32～36秒。 
由上述的技术方案可见，本发明沉积BD材料层时，将BD中OMCTS的流量逐渐增高，使得大部分由BD中氧气形成的氧化物首先与硅衬底构成较好的接触，因为氧化物与硅衬底一样都是无机物质。然后随着OMCTS的流量增大，OMCTS在BD材料层中的含量增大，得到介电常数值为2.6～2.8的BD材料层，从而完成厚度均匀性较好的BD材料层的沉积。 
附图说明
图1为现有技术中使用BD作为ILD层的圆片局部剖视图。 
图2为本发明沉积具有较好厚度均匀性的BD材料层的方法流程示意图。 
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。 
本发明在沉积BD材料层时，使较大比例的氧化物成分先接触硅衬底，提高BD材料层与硅衬底的结合能力，从而提高BD材料层的厚度均匀性。 
本发明沉积具有较好厚度均匀性的BD材料层的方法流程示意图如图2所示，其包括以下步骤： 
该BD材料层一般在半导体器件层上的刻蚀终止层上沉积，由于铜互连工艺中包括多层ILD，所以BD材料层要进行多次沉积。 
步骤21，首先，控制沉积反应腔内的压力为6.58～7托(Torr)，向反应腔内通入氧气的流量为850～950标准立方厘米/分钟(sccm)；氦气的流量为1900～2100sccm，通入上述气体时间持续9～11秒； 
步骤22，然后，保持沉积反应腔内的压力6.58～7Torr，继续向沉积反应腔内通入气体OMCTS，流量为2.85～3.15sccm，持续时间9～11秒； 
上述为开启功率，进行沉积前向沉积反应腔内通入气体的步骤，与现有技术的工艺相同。通入的主要气体为OMCTS和氧气，氦气作为稀释气体。 
步骤23，接下来，开启功率电源进行BD材料层的沉积。沉积反应腔内的压力始终保持6.58～7Torr。为了达到使较大比例的氧化物成分先接触硅衬底，即先沉积在硅衬底上的氧化物相对于OMCTS更多一些，则调整降低OMCTS的流量，同时保持氧气和氦气流量不变，然后使OMCTS的流量逐步增高，最终恢复达到初始流量。本发明优选实施例中将OMCTS流量逐步增高，最终达到初始流量，分为三步实现，显然，还可以有其他的实施方式，例如分为两步、四步、五步甚至更多步实现。但是实施分为更多步之后实现起来比较复杂，而且效果不是很明显，一般分为2～5实现即可。下面具体 介绍分为三步逐步提高OMCTS流量的实施方法： 
开启沉积反应腔的射频电源，高频射频功率为300～550瓦；低频射频功率为85～100瓦，调整OMCTS的流量，使得此时通入沉积反应腔内的OMCTS流量从初始的2.85～3.15sccm降低至0.5～0.8sccm，其他气体流量保持不变，沉积时间持续0.9～1.1秒； 
调整OMCTS的流量，使得此时通入沉积反应腔内的OMCTS流量为1.8～2.1sccm，保持射频功率及其他气体流量保持不变，沉积时间持续0.9～1.1秒； 
继续调整OMCTS的流量，使得此时通入沉积反应腔内的OMCTS流量为2.85～3.15sccm，达到初始通入流量。保持射频功率及其他气体流量保持不变，沉积持续32～36秒，完成BD材料层的沉积。 
如果像现有技术中那样，开启功率电源进行沉积的整个过程中，OMCTS流量始终保持2.85～3.15sccm，氧气流量保持850～950sccm，则与硅衬底接触的部分，会由于OMCTS的较大比例，导致与无机硅衬底较差的结合能力，使得BD材料层的厚度均匀性较差。而本发明沉积时，将OMCTS的流量逐渐增高，使得大部分由氧气形成的氧化物首先与硅衬底构成较好的接触，因为氧化物与硅衬底一样都是无机物质。然后增大OMCTS的流量，即增大OMCTS在BD材料层中的含量，得到介电常数值为2.6～2.8的BD材料层，从而完成厚度均匀性较好的BD材料层的沉积。 
通过对控片晶圆的测试，沉积在硅衬底上BD材料层的厚度均匀性U％达到2％以下，这样晶圆就可以顺利通过测试。需要说明的是，本发明是以沉积厚度为2500～3000埃的BD材料层为例，对于其他根据具体制程不同而需要不同厚度的BD材料层来说，同样适用本发明的方法，开启功率电源进行沉积时，逐步增高OMCTS的流量，从而达到BD材料层的较好厚度均匀性。 
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等， 均应包含在本发明的保护范围之内。 

Claims (10)

1.一种沉积低介电常数绝缘材料层的方法，应用于半导体器件的层间介质层的沉积工序中，包括以下步骤：
向沉积反应腔内通入初始氧气；
向沉积反应腔内通入初始OMCTS；
开启功率电源，进行黑金刚石BD层的沉积，降低所述OMCTS的流量，逐步提高OMCTS的流量，达到初始通入的OMCTS流量。
2.如权利要求1所述的方法，其特征在于，形成黑金刚石层的介电常数值为2.6～2.8。
3.如权利要求2所述的方法，其特征在于，所述沉积黑金刚石层的厚度为2500～3000埃。
4.如权利要求3所述的方法，其特征在于，所述向沉积反应腔内通入初始氧气的同时通入氦气，所述氦气的流量为1900～2100sccm。
5.如权利要求4所述的方法，其特征在于，所述沉积反应腔内的压力为6.58～7Torr。
6.如权利要求5所述的方法，其特征在于，所述通入初始氧气的流量为850～950sccm；所述通入初始OMCTS的流量为2.85～3.15sccm。
7.如权利要求6所述的方法，其特征在于，所述功率电源的高频射频功率为300～550瓦；低频射频功率为85～100瓦。
8.如权利要求7所述的方法，其特征在于，所述向沉积反应腔内通入初始氧气的时间持续9～11秒；所述向沉积反应腔内通入初始OMCTS的时间持续9～11秒；所述开启功率电源，进行黑金刚石层的沉积的时间为34～38秒。
9.如权利要求8所述的方法，其特征在于，分为2～5次逐步提高OMCTS的流量，达到初始通入的OMCTS流量。
10.如权利要求1至9任一项所述的方法，其特征在于，分为3次逐步提高OMCTS的流量，达到初始通入的OMCTS流量的具体方法为： 
通入OMCTS的流量0.5～0.8sccm，沉积时间持续0.9～1.1秒；
通入OMCTS的流量1.8～2.1sccm，沉积时间持续0.9～1.1秒；
通入OMCTS的流量2.85～3.15sccm，沉积时间持续32～36秒。 
CN200910056251A 2009-08-11 2009-08-11 沉积低介电常数绝缘材料层的方法 Expired - Fee Related CN101996878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910056251A CN101996878B (zh) 2009-08-11 2009-08-11 沉积低介电常数绝缘材料层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910056251A CN101996878B (zh) 2009-08-11 2009-08-11 沉积低介电常数绝缘材料层的方法

Publications (2)

Publication Number Publication Date
CN101996878A CN101996878A (zh) 2011-03-30
CN101996878B true CN101996878B (zh) 2012-09-26

Family

ID=43786833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910056251A Expired - Fee Related CN101996878B (zh) 2009-08-11 2009-08-11 沉积低介电常数绝缘材料层的方法

Country Status (1)

Country Link
CN (1) CN101996878B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336586B (zh) * 2014-06-30 2018-01-23 中芯国际集成电路制造(上海)有限公司 一种氧含量递增的硬掩模

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
CN101065835A (zh) * 2004-09-01 2007-10-31 应用材料股份有限公司 利用化学气相沉积法以粘性前驱物沉积功能性梯度介电膜层的方法及系统
CN101107383A (zh) * 2005-01-19 2008-01-16 应用材料公司 改善低k叠层之间粘附性的界面工程
CN101127320A (zh) * 2006-08-14 2008-02-20 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
CN101065835A (zh) * 2004-09-01 2007-10-31 应用材料股份有限公司 利用化学气相沉积法以粘性前驱物沉积功能性梯度介电膜层的方法及系统
CN101107383A (zh) * 2005-01-19 2008-01-16 应用材料公司 改善低k叠层之间粘附性的界面工程
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
CN101127320A (zh) * 2006-08-14 2008-02-20 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法

Also Published As

Publication number Publication date
CN101996878A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US8524616B2 (en) Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
KR100628923B1 (ko) 성막방법
KR102557334B1 (ko) 하드마스크 적용들을 위한 붕소 도핑 텅스텐 탄화물
KR20140014119A (ko) 실리콘 웨이퍼들 상에서의 스루-실리콘 비아들의 제조
KR20110110261A (ko) 성막 방법 및 플라즈마 성막 장치
CN101996878B (zh) 沉积低介电常数绝缘材料层的方法
US20050011612A1 (en) Plasma etching apparatus and plasma etching method
JP2003142580A (ja) 半導体装置の製造方法
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
US20210043506A1 (en) Methods and apparatus for hybrid feature metallization
US7172963B2 (en) Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties
CN101123214B (zh) 双镶嵌结构的制作方法
JP2001144094A (ja) 半導体素子の金属配線形成方法
CN100426473C (zh) 等离子体蚀刻方法及等离子体蚀刻装置
US7084077B2 (en) Method of fabricating multilayer interconnect wiring structure having low dielectric constant insulator film with enhanced adhesivity
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20070037378A1 (en) Method for forming metal pad in semiconductor device
JP2937998B1 (ja) 配線の製造方法
CN102420173A (zh) 一种提高铜互连可靠性的表面处理方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
US7041582B2 (en) Method of manufacturing semiconductor device
KR100459945B1 (ko) 반도체 소자의 제조 방법
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
CN108695237B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20200811

CF01 Termination of patent right due to non-payment of annual fee