CN103176094B - 一种模块的lcd接口的pin脚测试方法 - Google Patents

Abstract

本发明公开了一种模块的LCD接口的PIN脚测试方法，对于复用为GPIO口的LCD接口，将该LCD接口中、在与模块主芯片相连的一端相邻的两个PIN脚的对外一端连接在一起，将两个PIN脚设置为一输入一输出状态；控制各输出状态的PIN脚分别输出一个高或低电平，读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。在模块夹具上无需安装LCD屏的情况下，能够对模块LCD接口的连接性进行测试，解决了夹具上LCD屏使用寿命有限而引起的使用不便和成本的问题，不仅操作简单，而且节省了成本。

Description

一种模块的LCD接口的PIN脚测试方法

技术领域

本发明涉及一种PIN脚测试技术，尤其涉及一种LCD接口的PIN脚测试技术。

背景技术

对于模块产品，为了保证模块在出厂之后的质量，就需要在模块出厂之前进行一项测试，即PIN TEST测试。测试的目的就是确保模块的对外引脚的连接性能良好，不会出现PIN脚虚焊或者连焊的问题，从而导致其功能的缺失。

对模块的液晶显示(Liquid Crystal Display，简称“LCD”)接口来说，如果LCD接口中PIN脚的连接有问题，就会导致LCD屏无法显示。LCD接口中，各PIN脚一端与模块主芯片相连，另一端与LCD接口对外的接触点相连。其中，PIN脚与LCD接口对外的接触点之间是否虚焊或者连焊，是肉眼可以观察到的，且对外的接触点之间的距离一般比较大，不易发生虚焊或者连焊的问题，而PIN脚与主芯片的连接点十分密集，仅靠肉眼无法判断其是否正确连接，因此测试模块LCD接口的连接是否良好，主要是测试LCD接口中各PIN脚与模块主芯片的连接是否良好。

测试模块的LCD接口的连接性能是否良好，最常用的方法就在夹具上安装一个LCD屏，然后将模块的LCD引脚连到夹具的LCD屏上面，之后让模块输出一副图片在LCD屏上显示，看LCD屏上的图片是否完整。如果LCD屏上的图片显示完整，则说明模块的LCD接口的连接性能良好；如果LCD屏上的图片显示不完整或者没有图片，则说明模块的LCD接口的连接性能不好，属于有问题的模块，需要检查问题的原因。

上述测试方法比较常用，但会增加一定的成本费用，而且从实际的应用情况来看，由于工厂对夹具的使用比较频繁，LCD屏的使用寿命有限，很容易出现LCD屏损坏的情况。所以就希望有一种方法能够解决这样的问题，在夹具上不需要安装LCD屏就能够实现对模块的LCD接口的连接性能的良好性进行评估，能够判断出该模块的LCD接口中PIN脚与模块主芯片之间是否虚焊或者是连焊，以确保模块的质量。

发明内容

本发明主要解决的技术问题是提供一种模块的LCD接口的PIN脚测试方法，使得无需在模块夹具上安装LCD屏的情况下，能够对模块LCD接口的连接性进行测试。

为了解决上述技术问题，本发明提供了一种模块的LCD接口的PIN脚测试方法，包含以下步骤：

对于复用为输入输出口的LCD接口，将该LCD接口中、在与模块主芯片相连的一端相邻的两个PIN脚的对外一端连接在一起，分别将两个PIN脚设置为一输入和一输出状态；

主芯片控制各输出状态的PIN脚分别输出一个高或低电平；

主芯片读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则该相连接的一对PIN脚与主芯片的连接良好；如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。

作为上述技术方案的改进，在判定该相连接的一对PIN脚与主芯片的连接良好之前，还包含以下步骤：

主芯片控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次相反；

主芯片读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则该相连接的一对PIN脚与主芯片的连接良好；如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。

作为上述技术方案的改进，在判定该相连接的一对PIN脚与主芯片的连接良好之前，还包含以下步骤：

将相连接的各对PIN脚的输入输出状态交换，主芯片控制各输出状态的PIN脚分别输出一个高或低电平；

主芯片读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则该相连接的一对PIN脚与主芯片的连接良好；如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。

作为上述技术方案的改进，在判定该相连接的一对PIN脚与主芯片连接良好之前，还包含以下步骤：

对于输入输出状态交换后的各对PIN脚，主芯片控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次相反；

主芯片读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则该相连接的一对PIN脚与主芯片的连接良好；如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。

作为上述技术方案的改进，主芯片控制各输出状态的PIN脚分别输出一个高或低电平的步骤中，如果各输出状态的PIN脚在与主芯片相连的一端相邻，则控制该相邻的PIN脚输出高低错开的电平。

作为上述技术方案的改进，如果该LCD接口的PIN脚在与主芯片相连的一端，与至少两个PIN脚相邻，则依次将该PIN脚与相邻的PIN脚连接，分别进行上述测试。

本发明还提供了一种模块的LCD接口的PIN脚测试方法，包含以下步骤：

在模块主芯片的CPU的LCD功能单元中置入预设数据，CPU将该预设数据以高低电平的形式输出到LCD接口与主芯片连接的各PIN脚上；

CPU分别读取各PIN脚上的电平值；

比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则该PIN脚与主芯片的连接良好；如果不一致，则该PIN脚与主芯片的连接异常。

作为上述技术方案的改进，在判断该PIN脚与主芯片的连接良好之前，还包含以下步骤：

在LCD功能单元中置入第二预设数据，CPU将第二预设数据以高低电平的形式输出到该LCD接口中与主芯片连接的各PIN脚上；

CPU分别读取各PIN脚上的电平值；

比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则该PIN脚与主芯片的连接良好；如果不一致，则该PIN脚与主芯片的连接异常。

作为上述技术方案的改进，在LCD功能单元中置入第二预设数据的步骤中，该第二预设数据在各PIN脚上所对应的高低电平值与第一预设数据相反。

作为上述技术方案的改进，第一预设数据和/或第二预设数据在各相邻PIN脚上所对应的电平值高低错开，其中，相邻PIN脚为LCD接口中与主芯片相连的一端相邻的PIN脚。

作为上述技术方案的改进，CPU分别读取各PIN脚上的电平值的步骤中，CPU通过模/数转换功能读取各PIN脚上的电平值。

本发明实施方式与现有技术相比，主要区别及其效果在于：对于复用为输入输出口的LCD接口，将该LCD接口中、在与模块主芯片相连的一端相邻的两个PIN脚的对外一端连接在一起，分别将两个PIN脚设置为一输入和一输出状态；主芯片控制各输出状态的PIN脚分别输出一个高或低电平；主芯片读取各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则该相连接的一对PIN脚与主芯片的连接良好；如果不一致，则该相连接的一对PIN脚与主芯片的连接异常。通过该方式，使得无需在模块夹具上安装LCD屏的情况下，能够对模块LCD接口的连接性进行测试，解决了在夹具上安装LCD屏之后，因LCD屏使用寿命有限而引起的使用不便和成本的问题，不仅操作简单，测试效果好，而且节省了成本。

在模块主芯片上CPU的LCD功能单元中置入预设数据，CPU通过执行相应的指令，将该LCD功能单元中的预设数据以高低电平的形式输出到LCD接口与主芯片连接的各PIN脚上；CPU分别读取各PIN脚上的电平值；比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则该PIN脚与主芯片的连接良好；如果不一致，则该PIN脚与主芯片的连接异常。通过该方式，使得无需在模块夹具上安装LCD屏的情况下，能够对模块LCD接口的连接性进行测试，解决了在夹具上安装LCD屏之后，因LCD屏使用寿命有限而引起的使用不便和成本的问题，不仅操作简单，而且节省了成本。

附图说明

图1是本发明第一实施方式的模块LCD接口的PIN脚测试方法流程图；

图2是本发明第二实施方式的模块LCD接口的PIN脚测试方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种模块的LCD接口的PIN脚测试方法，适用于LCD接口可以复用为通用的输入输出口(GPIO)的情况，确保在模块夹具上没有LCD屏的时候也能够对LCD接口的连接性进行测试。具体流程如图1所示。

步骤101中，将LCD接口作为GPIO口，将该LCD接口中、在与模块主芯片相连的一端相邻的两个PIN脚的对外一端连接在一起，分别将两个PIN脚设置为一输入和一输出状态。

举例而言，假设一LCD接口中包含8个PIN脚，分别为PIN脚A-H，每个PIN脚的一端与主芯片相连，另一端与LCD接口对外的接触点相连。在与主芯片相连接的一端，PIN脚A与B相邻，C与D相邻，E与F相邻，G与H相邻。在LCD接口对外的一端，通过导线或模拟开关将PIN脚A与B相连，C与D相连，E与F相连，G与H相连。分别设置A、C、E、G脚为输出口，B、D、F、H脚为输入口。(如果A-H中，A与B相邻，同时又与C相邻，则在A与B按照此原理测试完毕之后，还需要确保A与C之间也要按照此原理测试一遍。)

步骤102中，由主芯片上的CPU控制各输出状态的PIN脚(A、C、E、G脚)分别输出一个高电平或者一个低电平，且确保所有的输出PIN脚同时输出的电平值为高、低错开的电平(例如：A、C、E、G脚同时输出的电平分别为高电平、低电平、高电平、低电平)。

步骤103中，由CPU的模/数转换器(Analog-to-Digital Converter，简称“ADC”)功能读取各输入状态的PIN脚(B、D、F、H脚)上的电平值。

步骤104中，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则进入步骤105；如果不一致，则进入步骤116，判定该相连接的一对PIN脚与主芯片的连接异常。

针对上述例子，假设步骤102中通过软件让主芯片CPU控制PIN脚A、E输出高电平、C、G输出低电平；接着由CPU的ADC功能读取脚B、D、F、H上的电平值，看是否与输出PIN脚电平相对应，即PIN脚B上读取的电平值是否与A输出的相一致；PIN脚D上读取的电平值是否与C输出的相一致；......如果PIN脚B上读取的电平值为高电平，即与A输出的电平值一致，则进入步骤105；反之，则进入步骤116，判定PIN脚A、B与与主芯片的连接异常。其他几个PIN脚判断方式相同，在此不再赘述。

步骤105中，主芯片CPU控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次相反。即控制PIN脚A、E输出低电平、C、G输出高电平。

步骤106中，CPU的ADC功能再次读取各输入状态的PIN脚上的电平值。即PIN脚B、D、F、H上的电平值。

步骤107中，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则进入步骤108；如果不一致，则进入步骤116，判定该相连接的一对PIN脚与主芯片的连接异常。本步骤与步骤104相类似，在此不再赘述。

步骤108中，将相连接的各对PIN脚的输入输出状态交换。即设置A、C、E、G脚为输入口，B、D、F、H脚为输出口。

步骤109中，主芯片CPU控制各输出状态的PIN脚分别输出一个高或低电平，且确保所有的输出PIN脚同时输出的电平值为高、低错开的电平。

步骤110中，CPU的ADC功能读取各输入状态的PIN脚上的电平值。即PIN脚A、C、E、G上的电平值。

步骤111中，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则进入步骤112；如果不一致，则进入步骤116，判定该相连接的一对PIN脚与主芯片的连接异常。本步骤与步骤104相类似，在此不再赘述。

步骤112中，对于输入输出状态交换后的各对PIN脚，主芯片CPU控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次(步骤109)相反。即控制PIN脚B、D、F、H再次输出一个高或低电平，且每个PIN脚上输出的电平值都与前一次相反。

步骤113中，主芯片ADC功能读取各输入状态的PIN脚上的电平值，即PIN脚A、C、E、G上的电平值。

步骤114中，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则进入步骤115，最终判定该相连接的一对PIN脚与主芯片连接良好，不存在虚焊或者连焊等异常情况；如果不一致，则进入步骤116，判定该相连接的一对PIN脚与主芯片的连接异常。

通过上述流程，对于相连接的两个PIN脚，每个PIN脚都需要经过输入和输出的检测，以及高电平和低电平的检测，只有在无论由哪个PIN脚进行输入、哪个PIN脚进行输出，且无论输出/输入的是高电平还是低电平的情况下，输入和输出的电平状态都能够相吻合的情况下，才说明这两个PIN脚与主芯片之间的连接均良好，否测，就说明连接可能有问题。

本实施方式解决了在夹具上安装LCD屏之后，因LCD屏使用寿命有限而引起的使用不便和成本的问题。确保不需要在夹具上安装LCD屏就能够达到所需要得到的测试结果，不仅操作简单，而且节省了成本。

需要说明的是，本实施方式中，如果在设置为输出状态的各PIN脚中，有两个或两个以上PIN脚在与主芯片相连的一端相邻，则CPU在控制这些PIN脚输出电平时，需要控制相邻的PIN脚输出高低错开的电平。针对上述例子，假设PIN脚A既与PIN脚B相邻，又与PIN脚C相邻，而PIN脚C还与PIN脚D相邻，在PIN脚A与B连接，C与D连接，且A、C均为输出口的情况下，步骤102和步骤105中，CPU控制PIN脚A、C、E、G同时输出高低错开的电平时，需要确保PIN脚A和PIN脚C所输出的电平值高低错开，即可以控制PIN脚A、C、E、G分别输出高电平、低电平、高电平、低电平，或者低电平、高电平、低电平、高电平。从而确保不会因为同为输出口的相邻PIN脚之间的虚焊或者连焊，而影响测试的整体。

对于上述情况，也可以通过避免将未连接在一起的相邻PIN脚同时设置为输入状态或输出状态，来简化后续操作。也就是说，在PIN脚A既与PIN脚B相邻，又与PIN脚C相邻，PIN脚C还与PIN脚D相邻，且PIN脚A与B连接，C与D连接的情况下，将PIN脚A和D设置为输出状态，且同时输出的电平高低错开，PIN脚B和C设置为输入状态即可。这样，就可以避免相邻PIN脚A、C同为输出口的情况。

同样，本实施方式中，如果LCD接口中，在与主芯片相连的一端，有PIN脚同时与其他的多个PIN脚相邻，则需要依次将该PIN脚与所相邻的PIN脚连接，分别进行上述测试流程。如PIN脚A既与PIN脚B相邻，又与PIN脚C相邻，则先将PIN脚A与B相连，执行上述测试流程；再将PIN脚A与C相连，再次执行上述测试流程。从而在最大程度上避免相邻PIN脚之间的虚焊或者连焊，对测试结果的影响。

本发明第二实施方式涉及一种模块的LCD接口的PIN脚测试方法，适用于所有LCD接口，主要针对LCD接口作为LCD屏的数据线，不能复用为通用的GPIO口的情况。本实施方式中，通过主芯片CPU向LCD的写寄存器，或者LCD的起始地址中写入一个预设数据，然后再执行所写入的数值，从而在LCD接口的各PIN脚上体现电平的高低变化，通过比较PIN脚上实际体现的电平值与写寄存器中预设数据所对应的电平值之间是否一致，来判断PIN脚与主芯片之间的连接是否良好。从而确保在模块夹具上没有LCD屏的时候也能够对LCD接口的连接性进行测试。具体流程如图2所示。

步骤201中，通过编写软件代码，在模块的LCD写寄存器或者LCD的起始地址中写入一预设数据，由主芯片上CPU执行写入的代码，该LCD写寄存器或起始地址中的预设数据将以高低电平的形式输出到LCD接口中与主芯片连接的各PIN脚上。即这个预设数据将会以高低电平的形式体现在LCD的数据线接口上。

步骤202中，主芯片CPU的ADC功能分别读取各PIN脚上的电平值。

步骤203中，比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则进入步骤204；如果不一致，则进入步骤208，判定该PIN脚与主芯片的连接异常。

为了能更好的区分开相邻的两个PIN脚的连接性，避免相邻的PIN脚连焊或虚焊，就需要确保写寄存器中的预设数据在执行写入的代码之后，体现在LCD接口的各相邻PIN脚上电平值为高低或低高错开分布。这里所说的相邻PIN脚为与主芯片相连的一端相邻的PIN脚。

举例而言，假设一LCD接口中包含8个PIN脚，分别为PIN脚A-H，在与主芯片相连接的一端，PIN脚A与B相邻，C与D相邻，E与F相邻，G与H相邻。由于希望写寄存器中的预设数据在执行写操作之后，体现在LCD接口的各相邻PIN脚上电平值为高低或低高错开分布，如01010101(二进制)，相对应的，写寄存器中的预设数据可以是55(写寄存器中数据通常为十六进制)。

除了让各相邻PIN脚上电平值高低错开分布外，本实施方式中还需要循环交替测试，在第一轮测试没有问题之后，将各PIN脚上的高低电平依次取反一次，即相邻的高低电平依次变为低高电平，重复以上步骤一次，以避免某些特殊情况的问题遗漏。只有当所有情况都没有问题，才说明LCD接口的连接良好。因此，在步骤201中，可以在LCD写寄存器中写入两个预设数据(第一预设数据和第二预设数据)，第二预设数据在各PIN脚上所对应的高低电平值与第一预设数据相反。步骤201中，首先执行第一预设数据的写操作；步骤204中，CPU执行第二预设数据的写操作。针对上述例子，第二预设数据体现在PIN脚A-H上的电平值应为：10101010，该LCD写寄存器中的第二预设数据为AA。

步骤205中，主芯片CPU的ADC功能分别读取各PIN脚上的电平值。

步骤206中，比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则进入步骤207，判定该PIN脚与主芯片的连接良好；如果不一致，则进入步骤208，判定该PIN脚与主芯片的连接异常。

本实施方式解决了在夹具上安装LCD屏之后，因LCD屏使用寿命有限而引起的使用不便和成本的问题。确保不需要在夹具上安装LCD屏就能够达到所需要得到的LCD接口测试结果，不仅操作简单，而且节省了成本。

本发明第三实施方式同样涉及一种模块的LCD接口的PIN脚测试方法，本实施方式为第一实施方式和第二实施方式的结合。在本实施方式中，首先判断待测试的LCD接口是否能够复用为GPIO接口，如果能够，则按照第一实施方式对该LCD接口的PIN脚进行测试，详见步骤101至步骤116；如果不能，则按照第二实施方式对该LCD接口的PIN脚进行测试，详见步骤201至步骤208。从而对于不同的LCD接口，均能够以最合适的方式进行测试。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (6)

1.一种模块的LCD接口的PIN脚测试方法，其特征在于，包含以下步骤：

判断LCD接口是否可复用为输入输出口；

对于复用为输入输出口的LCD接口，将该LCD接口中、在与模块主芯片相连的一端相邻的两个PIN脚的对外一端连接在一起，分别将两个PIN脚设置为一输入和一输出状态；

所述主芯片控制所述各输出状态的PIN脚分别输出一个高或低电平；

所述主芯片读取所述各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则所述相连接的一对PIN脚与主芯片的连接良好；如果不一致，则所述相连接的一对PIN脚与主芯片的连接异常；

所述主芯片控制所述各输出状态的PIN脚分别输出一个高或低电平的步骤中，如果所述各输出状态的PIN脚在与主芯片相连的一端相邻，则控制所述相邻的PIN脚输出高低错开的电平；

对于不可复用为输入输出口的LCD接口，在模块主芯片的CPU的LCD功能单元中置入第一预设数据，所述CPU将该第一预设数据以高低电平的形式输出到LCD接口与主芯片连接的各PIN脚上；

所述CPU分别读取各PIN脚上的电平值；

比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则该PIN脚与主芯片的连接良好；如果不一致，则该PIN脚与主芯片的连接异常；

所述第一预设数据在各相邻PIN脚上所对应的电平值高低错开，所述相邻PIN脚为所述LCD接口中与主芯片相连的一端相邻的PIN脚；

对于不可复用为输入输出口的LCD接口，在所述LCD功能单元中置入第二预设数据，所述CPU将所述第二预设数据以高低电平的形式输出到所述LCD接口中与主芯片连接的各PIN脚上；所述CPU分别读取各PIN脚上的电平值；

比较从各PIN脚上读取的电平值与输出到该PIN脚的电平值是否一致，如果一致，则该PIN脚与主芯片的连接良好；如果不一致，则该PIN脚与主芯片的连接异常；

所述在LCD功能单元中置入第二预设数据的步骤中，所述第二预设数据在各PIN脚上所对应的高低电平值与所述第一预设数据相反；

所述第二预设数据在各相邻PIN脚上所对应的电平值高低错开。

2.根据权利要求1所述的模块的LCD接口的PIN脚测试方法，其特征在于，在判定所述相连接的一对PIN脚与主芯片的连接良好之前，还包含以下步骤：

所述主芯片控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次相反；

所述主芯片读取所述各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则所述相连接的一对PIN脚与主芯片的连接良好；如果不一致，则所述相连接的一对PIN脚与主芯片的连接异常。

3.根据权利要求1所述的模块的LCD接口的PIN脚测试方法，其特征在于，在判定所述相连接的一对PIN脚与主芯片的连接良好之前，还包含以下步骤：

将所述相连接的各对PIN脚的输入输出状态交换，所述主芯片控制所述各输出状态的PIN脚分别输出一个高或低电平；

所述主芯片读取所述各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则所述相连接的一对PIN脚与主芯片的连接良好；如果不一致，则所述相连接的一对PIN脚与主芯片的连接异常。

4.根据权利要求3所述的模块的LCD接口的PIN脚测试方法，其特征在于，在判定所述相连接的一对PIN脚与主芯片连接良好之前，还包含以下步骤：

对于输入输出状态交换后的各对PIN脚，所述主芯片控制各输出状态的PIN脚再次输出一个高或低电平，所输出的电平值与前一次相反；

所述主芯片读取所述各输入状态的PIN脚上的电平值，比较所读取的电平值与该PIN脚所连接的输出状态的PIN脚的输出电平值是否一致，如果一致，则所述相连接的一对PIN脚与主芯片的连接良好；如果不一致，则所述相连接的一对PIN脚与主芯片的连接异常。

5.根据权利要求1至4中任意一项所述的模块的LCD接口的PIN脚测试方法，其特征在于，如果所述LCD接口的PIN脚在与主芯片相连的一端，与至少两个PIN脚相邻，则依次将该PIN脚与所述相邻的PIN脚连接，分别进行所述测试。

6.根据权利要求1所述的模块的LCD接口的PIN脚测试方法，其特征在于，所述CPU分别读取各PIN脚上的电平值的步骤中，所述CPU通过模/数转换功能读取各PIN脚上的电平值。