CN103164741A - 神经工作存储装置 - Google Patents

神经工作存储装置 Download PDF

Info

Publication number
CN103164741A
CN103164741A CN2012105287085A CN201210528708A CN103164741A CN 103164741 A CN103164741 A CN 103164741A CN 2012105287085 A CN2012105287085 A CN 2012105287085A CN 201210528708 A CN201210528708 A CN 201210528708A CN 103164741 A CN103164741 A CN 103164741A
Authority
CN
China
Prior art keywords
neuron
constructed
input
memory storage
work memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105287085A
Other languages
English (en)
Other versions
CN103164741B (zh
Inventor
李俊行
申昌雨
柳贤锡
朴根柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103164741A publication Critical patent/CN103164741A/zh
Application granted granted Critical
Publication of CN103164741B publication Critical patent/CN103164741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Feedback Control In General (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种神经工作存储装置。一种基于尖峰神经元的工作存储装置包括：输入接口，被构造为将多个输入尖峰信号转换为具有预定形式的各个突发信号，并输出多个突发信号的序列，突发信号以突发结构对应于输入尖峰信号；两个或多个存储单元(ME)，被构造为顺序存储分别对应于突发信号的输出序列的特征值，每个ME连续输出分别与存储的特征值对应的尖峰信号。

Description

神经工作存储装置
本申请要求于2011年12月9日提交到韩国知识产权局的第10-2011-0131604号韩国专利申请的权益，其全部公开为了所用目的通过引用包含于此。
技术领域
以下描述涉及一种包括尖峰神经元的工作存储装置。
背景技术
脉冲神经网络(SNN)模仿大脑中的神经细胞，以实现具有支持认知和推理的智能的神经电路。该领域中的技术包括神经细胞(以下称为神经元)的主操作的适当模仿以及神经元的连接，以实现用于执行预定功能的电路。现有的神经元电路技术包括分层连接神经元以对模式进行分类的模型。对于输入模式随时间变化的空时模式，难以通过现有模型的神经元电路来执行认知和推理。因此，期望在预定时间期间临时存储随时间变化的模式的神经元电路。
发明内容
在一个总的方面，提供一种基于尖峰神经元的工作存储装置，包括：输入接口，被构造为将多个输入尖峰信号转换为具有预定形式的各个突发信号，并输出多个突发信号的序列，突发信号以突发结构对应于输入尖峰信号；两个或多个存储单元(ME)，被构造为顺序存储分别对应于突发信号的输出序列的特征值，每个ME连续输出分别与存储的特征值对应的尖峰信号。
所述装置的总的方面还可提供：当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME失活，并且激活随后的一个ME。
所述装置的总的方面还可提供：当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME连续输出分别与存储的多个特征值之一对应的多个尖峰信号之一，直到所述一个ME被复位信号初始化为止。
所述装置的总的方面还可提供：对于分别与多个突发信号对应的多个特征值中的每一个，输入接口包括兴奋神经元和抑制神经元，兴奋神经元被构造为将多个输入尖峰信号之一转换为以突发结构的形式被包括，所述突发结构具有预定时隙，抑制神经元被构造为抑制兴奋神经元，以使突发结构的多个输入尖峰信号之一具有预定大小，以便产生多个突发信号中对应的一个突发信号。
所述装置的总的方面还可提供：对于分别与多个突发信号对应的多个特征值中的每一个，输入接口还包括突触和噪声去除神经元，突触具有短程促进特性，突触被构造为将多个输入尖峰信号之一传送到噪声去除神经元，噪声去除神经元被构造为从传送的多个输入尖峰信号之一去除噪声，噪声去除神经元还被构造为将传送的消除了噪声的多个输入尖峰信号之一传送到兴奋神经元。
所述装置的总的方面还可提供：每个ME包括门神经元、持续单元和控制神经元，门神经元被构造为当激活时将从输入接口接收的多个突发信号传送到持续单元，持续单元被构造为当传送的多个突发信号被输入时激活与多个特征值对应的一个或多个神经元，其中，所述多个特征值分别对应于传送的多个突发信号，持续单元还被构造为连续输出分别与多个特征值对应的多个尖峰信号，直到复位信号被输入为止，控制神经元被构造为激活或抑制门神经元。
所述装置的总的方面还可提供：控制神经元还被构造为，当控制神经元从前一ME接收到空闲信号或连续输出的多个尖峰信号时抑制门神经元，控制神经元还被构造为当不存在输入信号时激活门神经元。
所述装置的总的方面还可提供：控制神经元还被构造为，当多个突发信号之一被存储在前一ME中并且从前一ME输出空闲信号被中断时中断对门神经元的抑制。
所述装置的总的方面还可提供：门神经元的数量与由输入接口接收的多个输入尖峰信号的数量相等。
所述装置的总的方面还可提供：持续单元包括用于每个特征值的多个持续神经元、一个或多个空闲神经元以及一个或多个抑制神经元，多个持续神经元被构造为，当传送的多个突发信号被接收时连续输出分别与多个特征值对应的多个尖峰信号，空闲神经元被构造为响应于复位信号来输出指示空闲状态的空闲信号，抑制神经元被构造为抑制持续神经元和空闲神经元，以便针对每个输出仅有一种类型的尖峰信号被输出。
所述装置的总的方面还可提供：控制神经元还被构造为抑制门神经元，以在从多个持续神经元之一接收到多个尖峰信号之一时使门神经元失活。
在另一方面，提供一种基于尖峰神经元的工作存储装置，包括：输入接口，被构造为将多个输入尖峰信号转换为具有预定形式的各个突发信号，突发信号以突发结构对应于输入尖峰信号；复用器，被构造为将多个突发信号转换为具有预定值的复用的突发信号；移位选择器，被构造为当从复用器输出的复用的突发信号被输入时输出激活信号，以选择基于尖峰神经元的工作存储装置的两个或多个存储单元(ME)中的一个，ME被构造为当从移位选择器输出的激活信号被接收时，顺序存储分别与输入接口的多个突发信号对应的特征值，每个ME连续输出分别与存储的特征值对应的尖峰信号。
所述装置的另一方面还可提供：当从移位选择器的外部侧接收到用于选择一个ME的外部选择信号时，移位选择器输出激活信号以选择所述一个ME。
所述装置的另一方面还可提供：所述外部选择信号是多个外部选择信号之一，多个外部选择信号的数量与ME的数量相等。
所述装置的另一方面还可提供：当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME连续输出分别与多个特征值之一对应的多个尖峰信号之一，直到所述一个ME被复位信号初始化为止。
所述装置的另一方面还可提供：对于输入接口接收的分别与多个突发信号对应的多个特征值中的每一个，输入接口包括兴奋神经元和抑制神经元，兴奋神经元被构造为将多个输入尖峰信号之一转换为以突发结构的形式被包括，所述突发结构具有预定时隙，抑制神经元被构造为抑制兴奋神经元，以使突发结构的多个输入尖峰信号之一具有预定大小，以便产生多个突发信号中对应的一个突发信号。
所述装置的另一方面还可提供：对于输入接口接收的分别与多个突发信号对应的多个特征值中的每一个，输入接口还包括突触和噪声去除神经元，突触具有短程促进特性，突触被构造为将多个输入尖峰信号之一传送到噪声去除神经元，噪声去除神经元被构造为从传送的多个输入尖峰信号之一去除噪声，噪声去除神经元还被构造为由突触进行输入，并将传送的消除了噪声的多个输入尖峰信号之一传送到兴奋神经元。
所述装置的另一方面还可提供：每个ME包括门神经元和持续单元，门神经元被构造为当被移位选择器激活时将从输入接口接收的多个突发信号传送到持续单元，持续单元被构造为当传送的多个突发信号被输入时激活与多个特征值对应的一个或多个神经元，其中，所述多个特征值分别对应于传送的多个突发信号，持续单元还被构造为连续输出分别与多个特征值对应的多个尖峰信号，直到复位信号被输入为止。
所述装置的另一方面还可提供：门神经元的数量与由输入接口接收的多个输入尖峰信号的数量相等。
所述装置的另一方面还可提供：持续单元包括用于每个特征值的多个持续神经元以及一个或多个抑制神经元，多个持续神经元被构造为，当传送的多个突发信号被接收时连续输出分别与多个特征值对应的多个尖峰信号，抑制神经元被构造为抑制持续神经元，以便针对每个输出仅有一种类型的尖峰信号被输出。
所述装置的另一方面还可提供：当复位信号被接收时，抑制神经元初始化持续单元，以中断正被连续输出的尖峰信号。
所述装置的另一方面还可提供：移位选择器包括选择神经元、移位选择神经元、一个或多个抑制神经元以及控制神经元，选择神经元被构造为当激活时连续输出激活信号，以激活包括在选择的一个ME中的门神经元，移位选择神经元被构造为当从复用器接收到一个复用的突发信号时，激活随后的一个选择神经元，抑制神经元被构造为抑制持续选择神经元，以便所述随后的一个选择神经元输出激活信号，控制神经元被构造为连续输出抑制移位选择神经元的信号。
所述装置的另一方面还可提供：所述随后的一个选择神经元接收复位信号，所述随后的一个选择神经元连续将激活信号发送到包括在选择的一个ME中的门神经元。
所述装置的另一方面还可提供：控制神经元连续输出抑制包括在每个ME中的门神经元的信号。
从以下详细描述、附图和权利要求，其他特征和方面会是明显的。
附图说明
图1是示出工作存储装置的示例的示图。
图2是示出工作存储装置的输入接口的配置的示例的示图。
图3是示出由输入接口中的噪声去除神经元执行的输入和输出的示例的示图。
图4是示出可包括在突触中的短程突触可塑性(STP)的类型的示例的示图。
图5是示出在工作存储装置中基于输入信号的尖峰率由输入接口执行的输入和输出的示例的示图。
图6是示出保持输入状态的耦合递归网络的结构的示例的示图。
图7是示出保持输入状态的递归网络的结构的示例的示图。
图8是示出工作存储装置中的存储单元(ME)的配置的示例的示图。
图9是示出包括尖峰神经元的工作存储装置的配置的示例的示图。
图10是示出由图9的工作存储装置的输入接口执行的输入和输出的示例的示图。
图11是示出由图9的工作存储装置的ME执行的输出的示例的示图。
图12是示出对于图11上标记的每个时间ME的激活的神经元的模式的示例的示图。
图13是示出工作存储装置的另一示例的示图。
图14是示出图13的工作存储装置中的复用器的配置的示例的示图。
图15是示出由图14的复用器执行的输入和输出的示例的示图。
图16是示出图13的工作存储装置中的移位选择器的配置的示例的示图。
图17是示出由图16的移位选择器执行的输入和输出的示例的示图。
图18是示出图13的工作存储装置中的ME的配置的示例的示图。
图19是示出由图18的ME执行的输入和输出的示例的示图。
图20是示出包括尖峰神经元的图13的工作存储装置的配置的示例的示图。
图21是示出图20的工作存储装置的输入接口和复用器的输入和输出的示例的示图。
图22是示出图20的工作存储装置的移位选择器的输入和输出的示例的示图。
图23是示出图20的工作存储装置的ME的输出的示例的示图。
图24是示出对于图20上标记的每个时间ME的激活的神经元的模式的示例的示图。
图25是示出当ME被选择时由图20的工作存储装置的输入接口和复用器执行的输入和输出的示例的示图。
图26是示出当ME被选择时由图20的工作存储装置的移位选择器执行的输入和输出的示例的示图。
图27是示出当ME被选择时图20的工作存储装置的ME的输出的示例的示图。
图28是示出对于图27上标记的每个时间ME的激活的神经元的模式的示例的示图。
贯穿附图和详细描述，除非另外描述，否则相同的附图标号应该被理解为表示相同的元件、特征和结构。为了清晰、说明和方便，这些元件的相对尺寸和描述可以被夸大。
具体实施方式
提供以下详细描述以帮助读者全面地理解这里描述的方法、设备和/或系统。因此，这里描述的系统、设备和/或方法的各种改变、修改以及等同物可被推荐给本领域的普通技术人员。描述的处理步骤和/或操作的进行是示例；然而，处理步骤和/或操作的顺序不限于这里阐述的顺序，而可以改变为本领域已知的顺序，除非所述步骤和/或操作必须以特定顺序发生。此外，为了增加清晰和简明，可省略公知功能和结构的描述。
贯穿说明书，通过使用神经元电路在期望的时间期间临时存储随时间变化的模式的装置可被称为工作存储装置。
图1示出工作存储装置100的示例。参照图1，工作存储装置100包括输入接口110以及一个或多个存储单元(ME)，多个存储单元包括第零ME(ME0)120、第一ME(ME1)130和第M ME(MEM)140。
输入接口110可将由多个神经元之一输入的输入尖峰(input spike)转换为具有预定形式的突发尖峰(burst spike)。输入接口110可输出突发信号。输入接口110可将一系列的尖峰信号转换为具有预定时隙的突发结构，而不管尖峰率(spike rate)和尖峰长度(spike length)。
ME 120、130和140可被顺序地激活。ME 120、130和140中激活的一个可存储与输出的突发信号相应的输入值。当输入值被存储在ME 120、130和140中激活的一个时，ME 120、130和140中激活的一个可被失活，并且ME 120、130和140中随后的一个可被激活。即，除了ME0 120以外，ME 130和140可由前一个ME激活。存储与突发信号相应的输入值的ME 120、130和140中的一个可连续输出与输入值相应的尖峰信号，直到各个ME被复位信号初始化为止。
图2示出工作存储装置100的输入接口110的构造的示例。参照图2，对于每个输入，输入接口110可包括两个兴奋神经元和一个抑制神经元。在该示例中，可省略设置在输入侧以去除噪声的兴奋神经元211、212和213。以下，用于去除噪声的神经元211、212和213可被称为噪声去除神经元。当噪声去除神经元211、212和213被省略时，对于每个输入，输入接口110可包括单个兴奋神经元和单个抑制神经元。
图4示出可包括在突触中的短程突触可塑性(STP)的类型的示例。当噪声去除神经元211、212和213被包括在图2中时，输入和噪声去除神经元211、212和213中的一个可通过具有短程促进功能(short-term facilitationfunction)的突触来连接，以去除噪声。突触的STP表示由突触传送的连续尖峰信号的强度的改变。
参照图4，突触可具有以下多个特性之一，所述多个特性包括促进、压抑以及处于静态的特性。突触的促进是指这样的特性：当连续尖峰信号被输入时，首先以低强度执行传送，然后逐渐增加传送的强度。突触的压抑是指这样的特性：当连续尖峰信号被输入时，首先以高强度执行传送，然后逐渐降低传送的强度。处于静态的特性是指这样的特性：以预定强度执行连续尖峰信号的传送。
再次参照图2，噪声去除神经元211、212和213可使用由具有如图3所示的短程促进特性的突触输入的尖峰信号来去除噪声。图3示出由输入接口110中的噪声去除神经元211、212和213中的一个执行的输入和输出的示例。参照图3，当输入包括一个或两个尖峰的信号时，可通过具有短程促进特性的突触以及噪声去除神经元211、212和213中的一个来去除噪声。其结果是，可输出仅包括多个尖峰的信号。
不管尖峰率和尖峰长度，对于每个输入，输入接口110可使用兴奋神经元221、222和223中一个以及抑制神经元231、232和233中的一个将连续输入的尖峰信号转换为具有预定时隙的突发结构的突发信号。然后，输入接口110可输出突发信号。
例如，兴奋神经元221、222和223中的一个可将输入尖峰信号改变为具有预定时隙的突发结构。抑制神经元231、232和233中的一个可以抑制兴奋神经元221、222和223中的相应的一个，以使由兴奋神经元产生的突发信号具有预定大小。通过使用以突发模式操作的神经元，对于每个输入值，输入接口110包括单个神经元。
当具有长的长度的信号被输入时，输入接口110可以以适当的时间间隔输出突发信号，以指示输入状态被保持。图5示出在工作存储装置100中基于输入信号的尖峰率由输入接口110执行的输入和输出的示例。参照图5，即使考虑到具有长的长度的输入，输入接口110也可以以适当的时间间隔输出突发信号，以指示输入状态被保持。在该示例中，当输入尖峰的尖峰率高时，即，当在预定时间输入的尖峰的数量大时，输出突发信号的时间间隔可被缩短。当尖峰率低时，输出突发信号的时间间隔可被延长。以这种方式，可表现与具有长的长度的输入的尖峰率相关的信息。
以下，将参照图6和图7描述在没有输入的情况下，一旦网络被激活就保持激活状态的网络的结构。图6示出保持输入状态的耦合递归网络的结构的示例。参照图6，在图6的左侧示出耦合递归网络的结构，在图6的右侧示出耦合递归网络的简单结构。以下，耦合递归网络的结构可被表示为简单结构。
可通过将两个递归网络耦合来构造耦合递归网络。所述两个递归网络被分类为组X和组Y。组X的递归网络可包括一个或多个抑制神经元641以及一个或多个兴奋神经元611、621和631。组Y的递归网络可包括至少一个抑制神经元642以及多个兴奋神经元612、622和632。组X的兴奋神经元611、621和631以及组Y的兴奋神经元612、622和632彼此配对，以进行耦合。配对的兴奋神经元可交替输出尖峰信号，以保持输入尖峰信号。
这里，耦合递归网络中的兴奋神经元的突触可包括α-氨基-3-羟基-5-甲基异恶唑-4-丙酸(AMPA)受体。这里，对于尖峰信号，包括AMPA受体的突触可具有从大约1ms至5ms的范围中的反应速度。
图7示出保持输入状态的递归网络的结构的示例。参照图7，递归网络包括一个或多个抑制神经元740以及一个或多个兴奋神经元710、720和730。递归网络可使用具有非常低的反应速度的突触作为一个或多个兴奋神经元710、720和730之一的递归连接的突触，以使用递归网络保持输入尖峰信号。
对于图7，递归连接是指循环回到源的连接。具有上述非常低的反应速度的突触的示例可包括N-甲基-D-天门冬氨酸(NMPA)受体。在该示例中，对于尖峰信号，包括NMPA受体的突触可具有大约至少80ms的反应速度。
图8示出工作存储装置100中的ME 120、130和140之一的构造的示例。参照图8，图1的ME 120、130和140中的一个包括用于执行控制的兴奋神经元810(以下称为控制神经元810)、用作门的抑制神经元821、822和823(以下称为门神经元821、822和823)以及持续单元830。
门神经元821、822和823中的每个对应于由控制神经元810激活或抑制的神经元。门神经元821、822和823中的每个可将输入突发信号传送到持续单元830中的相应的神经元。在该示例中，门神经元的数量可等于输入接口110能够接收的输入的数量。即，对于每个输入可存在一个门神经元。
当突发信号被输入到持续单元830中时，持续单元830可激活与突发输入信号相应的一个或多个神经元，从而尖峰信号可被连续地输出，直到复位信号被输入为止。
持续单元830是通过连接两个递归网络(即，组X和组Y)形成的耦合递归网络。组X包括兴奋神经元841、851、861和871以及抑制神经元881。兴奋神经元841、851和861对应于各个输入，并且在下文中被称为持续神经元841、851和861。兴奋神经元871基于复位信号输出空闲状态，并且在下文中被称为空闲神经元871。当尖峰信号从持续神经元841、851和861、空闲神经元871、或者它们的任意组合输出时，抑制神经元881可抑制持续神经元841、851和861以及空闲神经元871。
此外，组Y与组X连接。组Y包括持续神经元842、852和862、空闲神经元872以及抑制神经元882。持续神经元842、852和862以及空闲神经元872是与组X的兴奋神经元841、851、861和871对应的兴奋神经元。
当复位信号被输入时，持续单元830中的空闲神经元871和872可被交替激活。其结果是，持续单元830可将空闲信号输出到随后的ME，以使随后的ME失活。
当通过门神经元821、822和823中的一个接收到突发信号时，持续单元830可使用持续神经元841、851、861、842、852和862中的与输入对应的一对持续神经元，通过这一对持续神经元交替输出尖峰信号来保持输出状态。在该示例中，持续单元830可通过使用抑制神经元881和882而仅使用一对持续神经元来保持输出状态。
这里，持续单元830中的持续神经元841、851、861、842、852和862的输出可被提供为控制神经元810的输入。控制神经元810可激活或抑制门神经元821、822和823，以使ME激活或失活。在从前一ME的空闲神经元接收到空闲信号时，控制神经元810可抑制门神经元821、822和823，以使门神经元821、822和823失活。控制神经元810可中断对门神经元821、822和823的抑制，以在突发信号被存储在前一ME中并且前一ME的空闲信号的输出被中断时激活ME。
其后，控制神经元810可抑制门神经元821、822和823，以在从持续单元830的持续神经元841、851、861、842、852和862中的至少一个接收到尖峰信号时使门神经元821、822和823失活。即，当控制神经元810从前一ME的空闲神经元接收到空闲信号或者从持续单元830的持续神经元841、851、861、842、852和862中的一个或多个接收到尖峰信号时，控制神经元810可抑制门神经元821、822和823，以使门神经元821、822和823失活。否则，当没有接收到输入时，控制神经元810可激活门神经元821、822和823。
虽然图8的持续单元830被构造为图6的耦合递归网络的形式，但是持续单元830可被构造为图7的递归网络的形式。
图9示出包括尖峰神经元的工作存储装置100的构造的示例。工作存储装置100可使用以上参照图2和图8描述的神经元被构造为如9中所示。以上参照图2和图8描述了每个单元的构造。其结果是，为了描述的简明和清晰，将省略其详细描述。
将参照图10、图11和图12来描述当值7、4、6、1、0和3被顺序输入到图9的工作存储装置100时由每个单元执行的输入和输出的示例。图10示出由图9的工作存储装置100的输入接口110执行的输入和输出的示例。图11示出由图9的工作存储装置100的ME 120、130和140执行的输出的示例。图12示出对于图11上标记的每个时间ME的激活的神经元的模式的示例。
参照图10，输入尖峰信号被转换为具有预定时隙的突发信号，并且突发信号被输出。在图10中，“Reset”表示用于初始化ME 120、130和140的尖峰信号，“Input”表示输入到输入接口110的尖峰信号，“In Intf”表示从输入接口110输出的突发信号。
参照图11，与尖峰信号对应的输入值可被顺序地存储在ME0 120至ME5中，并且每个ME可连续地输出与存储的输入对应的尖峰信号，直到复位信号被输入为止。在图11中，“Reset”表示用于初始化ME 120、130和140的尖峰信号，“Input”表示输入到输入接口110的尖峰信号，“ME0”至“ME5”表示从ME0 120至第五ME(ME5)输出的尖峰信号，在“ME0”至“ME5”的输出中由“1”表示的输出表示空闲信号。
参照在t0至t5的每个时间ME的状态，如图11和图12所示，可识别将随时间变化的尖峰信号的空时模式转换为空间模式的工作存储装置。
图13示出工作存储装置的构造的另一示例。参照图13，工作存储装置可包括输入接口1310、复用器1320、移位选择器1330以及多个ME，例如，第零ME(ME0)1340、第一ME(ME1)1350和第M ME(MEM)1360。
输入接口1310可将由多个神经元中的一个输入的输入尖峰转换为具有预定形式的突发尖峰。输入接口1310可输出突发信号。输入接口1310可将一系列尖峰信号转换为具有预定时隙的突发结构，而不管尖峰率和尖峰长度。输入接口1310可以被构造为与图1的输入接口110相同。
复用器1320可将从输入接口1310输出的突发信号复用为具有预定值的突发信号，以将复用的突发信号提供给移位选择器1330。
移位选择器1330可从ME 1340、1350和1360中选择在输入接口1310输出突发信号时突发信号将被存储到其中的ME。移位选择器1330可输出激活信号以激活选择的ME。移位选择器1330可基于两种方案来选择ME。第一种方案可在每当从复用器1320接收到复用的突发信号时选择随后的ME。第二种方案可在接收到外部选择信号S0、S1和S2中的一个时选择与选择信号相应的ME。在此例中，外部选择信号的类型的数量可以与ME的数量相等。
可响应于移位选择器1330的选择来激活ME 1340、1350和1360中的一个，并且激活的ME可存储从输入接口1310输出的突发信号。存储突发信号的ME可连续地输出与输入值相应的尖峰信号，直到ME被复位信号初始化为止。
图14示出图13的工作存储装置中的复用器1320的构造的示例。参照图14，复用器132可将通过兴奋神经元1410和抑制神经元1420输入的所有突发信号转换为具有预定值和预定时隙的突发信号，并可将所述突发信号输出到移位选择器1330。例如，兴奋神经元1410可将输入的突发信号转换为具有预定值的突发结构。抑制神经元1420可抑制兴奋神经元1410，从而使由兴奋神经元1410产生的突发结构的尖峰信号具有预定大小。为了从兴奋神经元1410产生突发结构的尖峰信号，将兴奋神经元1410连接到兴奋神经元1410自身的突触的STP具有压抑特性。
图15示出由图14的复用器1320执行的输入和输出的示例。参照图15，虽然具有值0、1、2、3和4的突发信号作为输入被输入到复用器1320，但是突发信号在被复用之后可被输出为具有值0.0。
图16示出图13的工作存储装置中的移位选择器1330的构造的示例。参照图16，可基于图7的耦合递归网络来构造移位选择器1330。因为即使在输入不存在时由耦合递归网络的输入激活的预定神经元组也连续保持激活状态，所以移位选择器1330被构造为如图16所示，以使ME 1340、1350和1360被顺序激活。
移位选择器1330包括组X、组Y、组t以及抑制神经元1610(以下称为控制神经元1610)以连续输出抑制的尖峰信号。控制神经元1610可连续输出信号来抑制包括在组t中的神经元。控制神经元1610可连续输出信号来抑制包括在每个ME(例如，ME 1340、1350和1360)中的门神经元。
组X包括兴奋神经元1621、1631和1651(以下称为选择神经元1621、1631和1651)以及抑制神经元1661。在该示例中，选择神经元1621、1631和1651可分别选择ME 1340、1350和1360。当尖峰信号从选择神经元1621、1631和1651中的一个或多个输出时，抑制神经元1661可抑制所有的选择神经元1621、1631和1651。与组X连接的组Y包括兴奋神经元1622、1632和1652(以下称为选择神经元1622、1632和1652)以及抑制神经元1662。组t包括兴奋神经元1623、1633和1653(以下称为移位选择神经元1623、1633和1653)，当从复用器1320接收到复用的突发信号并且从组Y中的选择神经元1623、1633和1653中的一个接收到尖峰信号时，移位选择神经元1622、1632和1652将尖峰信号输出到包括在组X中的随后的选择神经元。
当复位信号被输入到组X中的第零选择神经元1621时，配对的第零选择神经元1621和组Y的第零选择神经元1622可被交替激活。其结果是，移位选择器1330可连续输出尖峰信号以激活ME0 1340。在该示例中，以上参考的配对可被称为选择神经元组。
随后，每当从复用器1320接收到复用的突发信号时，移位选择器1330可通过使用包括在组t中的移位选择神经元1623、1633和1653中的一个来改变选择神经元组，以输出尖峰信号。即，移位选择器1330可基于第零→第一→第二→…→第M的顺序来激活选择神经元组，然后可再次开始激活第零选择神经元组。激活的选择神经元组可连续输出尖峰信号，以激活相应的ME。
移位选择器1330除了激活复用器1320输入的复用的突发信号以外，还可激活由外部选择信号S0、S1和SM选择的预定选择神经元组。即，当与组X的选择神经元组1621、1631和1651中的一个对应的外部选择信号S0、S1和SM被输入时，移位选择器1330可激活与外部选择信号S0、S1和SM对应的选择神经元组。
图17示出由图16的移位选择器1330执行的输入和输出的示例。参照图17，输出的值可基于复用器1320的输入而顺序增大。在这种情况下，“Reset”表示用于初始化ME 1340、1350和1360的尖峰信号，“Input”表示由复用器1320输入的复用的突发信号，“Gx”表示从包括在组X中的选择神经元1621、1631和1651以及抑制神经元1661的输出，“Gy”表示从包括在组Y中的选择神经元1622、1632和1652以及抑制神经元1662的输出，“Gt”表示从包括在组t中的移位选择神经元1623、1633和1653的输出。
图18示出图13的工作存储装置中的ME的构造的示例。参照图18，ME1340、1350和1360包括门神经元1821、1822、1823以及持续单元1830。门神经元1821、1822和1823可由以规则间隔从移位选择器1330连续接收的控制信号来抑制。当来自移位选择器1330的激活尖峰信号连同来自输入接口1310的突发信号一起被接收时，门神经元1821、1822和1823可将输入接口1310输入的突发信号传送到持续单元1830中的相应的神经元。当突发信号被输入时，持续单元1830可激活与输入相应的至少一个神经元，以连续输出尖峰信号，直到复位信号被输入为止。
持续单元1830可被构造为具有如下结构的耦合递归网络，在该结构中，两个递归网络(即，组X和组Y)被连接。组X可包括持续神经元1841、1851和1861以及抑制神经元1871。持续神经元1841、1851和1861分别与输入对应。当从持续神经元1841、1851和1861中的一个或多个输出尖峰信号时，抑制神经元1871可抑制持续神经元1841、1851和1861。此外，当接收到复位信号时，抑制神经元1871可抑制持续神经元1841、1851和1861。此外，与组X连接的组Y可包括持续神经元1842、1852和1862以及抑制神经元1872。
当通过门神经元1821、1822、1823中的一个接收到突发信号时，持续单元1830可通过交替使用持续神经元1841、1851、1861、1842、1852和1862之中与输入对应的一对持续神经元来输出尖峰信号，以保持输出状态。在该示例中，持续单元1830可通过利用抑制神经元1871和1872来仅使用一对持续神经元保持输出状态。当抑制神经元1871和1872接收到复位信号时，持续单元1830可失活。
当与图8的ME0 120相比时，图18的ME0 1340可省略在图8的ME0 120中指示空闲状态的空闲神经元组，并且与使用内部控制神经元相反，ME0 1340可使用从移位选择器1330接收到的信号来将ME激活或失活。因为图18的ME0 1340省略了空闲神经元组，所以可在初始状态下使所有持续神经元组失活。
图19示出由图18的ME 1340、1350、1360执行的输入和输出的示例。在此情况下，“Reset”表示用于初始化ME 1340、1350和1360的尖峰信号，“Input”表示由输入接口1310输入的突发信号，“S.sel”表示来自移位选择器1330的激活信号，“Gt”表示从包括在组t中的移位选择神经元1623、1633和1653的输出，“Gx”表示从包括在ME的组X中的持续神经元1841、1851和1861以及抑制神经元1871的输出，“Gy”表示从包括在ME的组Y中的持续神经元1842、1852和1862以及抑制神经元1872的输出。
图19示出当输入“0”和“4”被输入到具有八个输入的ME时，ME0 1340和第四ME(ME4)被移位选择器1330顺序激活。参照图19，在初始状态下ME失活。当ME0 1340被移位选择器1330激活且输入“0”被输入时，ME0 1340可输出与“0”对应的尖峰信号。随后，即使输入“1”、“2”和“3”被输入，因为ME没有被移位选择器1330激活，所以ME的状态也不会被改变。即，当ME被移位选择器1330激活时，相应的输入可被存储在ME中。然而，当ME失活时，即使输入被输入，ME的状态也不会被改变。当在ME4被移位选择器1330激活的同时输入“4”被新输入时，ME4可改变尖峰信号以输出与“4”对应的尖峰信号。此外，可通过接收在700ms产生的复位信号而使ME4的状态恢复为失活状态。
图20是示出包括尖峰神经元的图13的工作存储装置的构造的示例的示图。通过使用在前参照图2、图14、图16和图18描述的神经元将工作存储装置构造为如图20所示。已经在前参照图2、图14、图16和图18描述了每个单元的构造。其结果是，为了描述的简要和清楚，将省略其详细描述。
将参照图21至图24描述当值7、4、6、1、0和3被顺序输入到图20的工作存储装置时由每个单元执行的输入和输出的示例。图21示出图20的工作存储装置的输入接口1310和复用器1320的输入和输出的示例。图22示出图20的工作存储装置的移位选择器1330的输入和输出的示例。图23示出图20的工作存储装置的ME 1340、1350和1360的输出的示例。图24示出对于图20标记的每个时间，ME的激活的神经元的模式的示例。
参照图21，输入尖峰信号被转换为具有预定时隙的突发信号，并且突发信号被输出。此外，复用器1320可输出具有预定值的突发信号。在图21中，“Reset”表示初始化ME 1340、1350和1360的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“In Intf”表示从输入接口1310输出的突发信号，“Multiplexer”表示从复用器1320输出的复用的突发信号。
参照图22，每当值“7”、“4”、“6”、“1”、“0”和“3”被顺序输入到输入接口1310时，“SS_Gt”的值就顺序增大，“SS_Gx”和“SS_Gy”的值基于“SS_Gt”的值的顺序增大而顺序增大。因此，ME可被顺序地选择。在图22中，“Reset”表示初始化ME 1340、1350和1360的的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“SS_Gx”表示从包括在移位选择器1330的组X中的选择神经元1621、1631和1651以及抑制神经元1661的输出，“SS_Gy”表示从包括在移位选择器1330的组Y中的选择神经元1622、1632和1652以及抑制神经元1662的输出，“SS_Gt”表示包括在组t中的移位选择神经元1623、1633和1653的输出。
参照图23，与尖峰信号对应的输入值可被顺序地存储在ME0 1340至ME5中，并且存储输入的ME可连续输出与存储的输入相应的尖峰信号，直到复位信号被输入为止。在图23中，“Reset”表示初始化ME 1340、1350和1360的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“ME0”至“ME5”表示分别从ME0 1340至ME5输出的尖峰信号。
参照每个时间的ME的状态，如图23和图24中所示，可识别将随时间变化的尖峰信号的空时模式转换为空间模式的工作存储装置。
将参照图25至图28描述当值“7”、“4”、“6”、“1”、“0”和“3”被顺序输入到工作存储装置，第三ME(ME3)被移位选择器1330选择，并且输入“2”、“5”和“0”被顺序输入时，每个单元的输入和输出的示例。图25示出当ME被选择时由图20的工作存储装置的输入接口1310和复用器1320执行的输入和输出的示例。图26示出当ME被选择时由图20的工作存储装置的移位选择器1330执行的输入和输出的示例。图27示出当ME被选择时图20的工作存储装置的ME的输出的示例。图28示出对于图27上标记的每个时间ME的激活的神经元的模式的示例。
参照图25，输入尖峰信号被转换为具有预定时隙的突发信号，并且突发信号被输出。复用器1320可输出具有预定值的突发信号。在图25中，“Reset”表示初始化ME 1340、1350和1360的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“In Intf”表示从输入接口1310输出的突发信号，“Multiplexer”表示从复用器1320输出的复用的突发信号，“Select”表示输入到移位选择器1330的选择信号。
参照图26，每当值“7”、“4”、“6”、“1”、“0”和“3”被顺序输入到输入接口1310时，“SS_Gt”的值就顺序增大，“SS_Gx”和“SS_Gy”的值基于“SS_Gt”的值的顺序增大而顺序增大。因此，ME可被顺序地选择。此外，当与ME3对应的选择信号作为“Select”被输入时，“SS_Gt”的值可被改变为“3”，从而与SS_Gx和SS_Gy的值对应的ME3可被选择。在ME3被选择之后，每当值“2”、“5”和“0”被顺序输入时，SS_Gt、SS_Gx和SS_Gy的值可顺序增大。
在图26中，“Reset”表示初始化ME 1340、1350和1360的的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“SS_Gx”表示从包括在移位选择器1330的组X中的选择神经元1621、1631和1651以及抑制神经元1661的输出，“SS_Gy”表示从包括在移位选择器1330的组Y中的选择神经元1622、1632和1652以及抑制神经元1662的输出，“SS_Gt”表示包括在组t中的移位选择神经元1623、1633和1653的输出，“Select”表示输入到移位选择器1330的选择信号。
参照图27，与尖峰信号对应的输入值可被顺序地存储在ME0 1340至ME5中并且可被连续输出。当与ME3对应的选择信号作为“Select”被输入，然后输入“2”、“5”和“0”被顺序输入到ME时，先前存储在ME3、ME4和ME5中的值“1”、“0”和“3”可被分别改变为值“2”、“5”和“0”并被连续输出。在图27中，“Reset”表示初始化ME 1340、1350和1360的尖峰信号，“Input”表示输入到输入接口1310的尖峰信号，“ME0”至“ME5”表示从ME0 1340至ME5输出的尖峰信号，“Select”表示输入到移位选择器1330的选择信号。
图28示出在图27中限定的tx和ty时每个ME的状态。当在tx时每个ME的状态与在ty时每个ME的状态相比较时，ME3、ME4和ME5的状态被更新。
根据以上教导，示例实施例可提供一种基于可在期望时间期间临时存储随时间变化的输入模式的基于尖峰神经元的工作存储装置，从而可实现变化的模式的认知。
这里描述的单元可使用硬件组件和软件组件(即，麦克风、放大器、带通滤波器、音频数字转换器和处理装置)来实现。处理装置可使用一个或多个通用或专用计算机(诸如处理器、控制器和算术逻辑单元、数字信号处理器、微计算机、现场可编程阵列、可编程逻辑电路、微处理器或能够以限定的方式响应并执行指令的任何其他装置)来实现。处理装置可运行操作系统(OS)以及一个或多在OS上运行的软件应用。处理装置还可响应于软件的运行而访问、存储、操作、处理和创建数据。为了简单的目的，处理装置的描述被用作单数；然而，本领域技术人员将理解，处理装置可包括多个处理元件以及多种类型的处理元件。例如，处理装置可包括多个处理器或者处理器与控制器。
此外，可采用不同的处理配置，诸如并行处理器。如这里所使用的，配置为执行功能A的处理装置包括编程为运行特定软件的处理器。此外，配置为执行功能A、功能B和功能C的处理装置可包括如下配置，例如，配置为执行功能A、B和C的处理器，配置为执行功能A的第一处理器和配置为执行功能B和C的第二处理器，执行功能A的第一处理、配置为执行功能B的第二处理器以及配置为执行功能C的第三处理器，配置为执行功能A的第一处理器和配置为执行功能B和C的第二处理器，配置为执行功能A、功能B和功能C的第一处理器和配置为执行功能A、功能B和功能C的第二处理器等。
软件可包括独立或共同指示或配置处理装置按照期望操作的计算机程序、代码块、指令或者它们的组合。软件和数据可被永久或临时实施在任何类型的机器、组件、物理或虚拟设备、计算机存储介质或装置中，或者在能够将指令或数据提供给处理装置或由处理装置解释的传播信号波中。软件还可被分布在网络连接的计算机系统上，从而软件以分布方式被存储和执行。特别地，软件和数据可由一个或多个计算机可读记录介质存储。计算机可读记录介质可包括能够存储其后可由计算机系统或处理装置读取的数据的任何数据存储装置。计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘、光学数据存储装置。此外，用于实现这里公开的示例实施例的功能程序、代码和代码段可被实施例所属领域的编程人员基于并使用这里提供的附图的流程图和框图以及相应的描述来容易地解释。
以上描述了多个示例实施例。然而，应该理解，可进行各种修改。例如，如果描述的技术以不同的顺序被执行和/或如果描述的系统、架构、装置或电路中的组件以不同的方式被组合和/或由其他组件或其等同物替换或补充，则可实现适当的结果。因此，其他实施方式落入权利要求的范围。

Claims (24)

1.一种基于尖峰神经元的工作存储装置，包括：
输入接口，被构造为将多个输入尖峰信号转换为具有预定形式的各个突发信号，并输出多个突发信号的序列，突发信号以突发结构对应于输入尖峰信号；
两个或多个存储单元(ME)，被构造为顺序存储分别对应于突发信号的输出序列的特征值，每个ME连续输出分别与存储的特征值对应的尖峰信号。
2.如权利要求1所述的工作存储装置，其中，当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME失活，并且激活随后的一个ME。
3.如权利要求1所述的工作存储装置，其中，当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME连续输出分别与存储的多个特征值之一对应的多个尖峰信号之一，直到所述一个ME被复位信号初始化为止。
4.如权利要求1所述的工作存储装置，其中，对于分别与多个突发信号对应的多个特征值中的每一个，输入接口包括兴奋神经元和抑制神经元，兴奋神经元被构造为将多个输入尖峰信号之一转换为以突发结构的形式被包括，所述突发结构具有预定时隙，抑制神经元被构造为抑制兴奋神经元，以使突发结构的多个输入尖峰信号之一具有预定大小，以便产生多个突发信号中对应的一个突发信号。
5.如权利要求4所述的工作存储装置，其中，对于分别与多个突发信号对应的多个特征值中的每一个，输入接口还包括突触和噪声去除神经元，突触具有短程促进特性，突触被构造为将多个输入尖峰信号之一传送到噪声去除神经元，噪声去除神经元被构造为从传送的多个输入尖峰信号之一去除噪声，噪声去除神经元还被构造为将传送的消除了噪声的多个输入尖峰信号之一传送到兴奋神经元。
6.如权利要求1所述的工作存储装置，其中，每个ME包括门神经元、持续单元和控制神经元，门神经元被构造为当激活时将从输入接口接收的多个突发信号传送到持续单元，持续单元被构造为当传送的多个突发信号被输入时激活与多个特征值对应的一个或多个神经元，其中，所述多个特征值分别对应于传送的多个突发信号，持续单元还被构造为连续输出分别与多个特征值对应的多个尖峰信号，直到复位信号被输入为止，控制神经元被构造为激活或抑制门神经元。
7.如权利要求6所述的工作存储装置，其中，控制神经元还被构造为，当控制神经元从前一ME接收到空闲信号或连续输出的多个尖峰信号时抑制门神经元，
其中，控制神经元还被构造为当不存在输入信号时激活门神经元。
8.如权利要求7所述的工作存储装置，其中，控制神经元还被构造为，当多个突发信号之一被存储在前一ME中并且从前一ME输出空闲信号被中断时中断对门神经元的抑制。
9.如权利要求6所述的工作存储装置，其中，门神经元的数量与对应于由输入接口接收的多个输入尖峰信号的多个特征值的数量相等。
10.如权利要求6所述的工作存储装置，其中，持续单元包括用于每个特征值的多个持续神经元、一个或多个空闲神经元以及一个或多个抑制神经元，多个持续神经元被构造为，当传送的多个突发信号被接收时连续输出分别与多个特征值对应的多个尖峰信号，空闲神经元被构造为响应于复位信号来输出指示空闲状态的空闲信号，抑制神经元被构造为抑制持续神经元和空闲神经元，以便针对每个输出仅有一种类型的尖峰信号被输出。
11.如权利要求10所述的工作存储装置，其中，控制神经元还被构造为抑制门神经元，以在从多个持续神经元之一接收到多个尖峰信号之一时使门神经元失活。
12.一种基于尖峰神经元的工作存储装置，包括：
输入接口，被构造为将多个输入尖峰信号转换为具有预定形式的各个突发信号，突发信号以突发结构对应于输入尖峰信号；
复用器，被构造为将多个突发信号转换为具有预定值的复用的突发信号；
移位选择器，被构造为当从复用器输出的复用的突发信号被输入时输出激活信号，以选择基于尖峰神经元的工作存储装置的两个或多个存储单元(ME)中的一个，ME被构造为当从移位选择器输出的激活信号被接收时，顺序存储分别与输入接口的多个突发信号对应的特征值，每个ME连续输出分别与存储的特征值对应的尖峰信号。
13.如权利要求12所述的工作存储装置，其中，当从移位选择器的外部侧接收到用于选择一个ME的外部选择信号时，移位选择器输出激活信号以选择所述一个ME。
14.如权利要求13所述的工作存储装置，其中，外部选择信号是多个外部选择信号之一，
其中，多个外部选择信号的数量与ME的数量相等。
15.如权利要求12所述的工作存储装置，其中，当分别与多个突发信号之一对应的多个特征值之一被存储在一个ME中时，所述一个ME连续输出分别与所述多个特征值之一对应的多个尖峰信号之一，直到所述一个ME被复位信号初始化为止。
16.如权利要求12所述的工作存储装置，其中，对于分别与多个突发信号对应的多个特征值中的每一个，输入接口包括兴奋神经元和抑制神经元，兴奋神经元被构造为将多个输入尖峰信号之一转换为以突发结构的形式被包括，所述突发结构具有预定时隙，抑制神经元被构造为抑制兴奋神经元，以使突发结构的多个输入尖峰信号之一具有预定大小，以便产生多个突发信号中对应的一个突发信号。
17.如权利要求16所述的工作存储装置，其中，对于分别与多个突发信号对应的多个特征值中的每一个，输入接口还包括突触和噪声去除神经元，突触具有短程促进特性，突触被构造为将多个输入尖峰信号之一传送到噪声去除神经元，噪声去除神经元被构造为从传送的多个输入尖峰信号之一去除噪声，噪声去除神经元还被构造为由突触进行输入，并将传送的消除了噪声的多个输入尖峰信号之一传送到兴奋神经元。
18.如权利要求12所述的工作存储装置，其中，每个ME包括门神经元和持续单元，门神经元被构造为当被移位选择器激活时将从输入接口接收的多个突发信号传送到持续单元，持续单元被构造为当传送的多个突发信号被输入时激活与多个特征值对应的一个或多个神经元，其中，所述多个特征值分别对应于传送的多个突发信号，持续单元还被构造为连续输出分别与多个特征值对应的多个尖峰信号，直到复位信号被输入为止。
19.如权利要求18所述的工作存储装置，其中，门神经元的数量与对应于由输入接口接收的多个输入尖峰信号的多个特征值的数量相等。
20.如权利要求18所述的工作存储装置，其中，持续单元包括用于每个特征值的多个持续神经元以及一个或多个抑制神经元，多个持续神经元被构造为，当传送的多个突发信号被接收时连续输出分别与多个特征值对应的多个尖峰信号，抑制神经元被构造为抑制持续神经元，以便针对每个输出仅有一种类型的尖峰信号被输出。
21.如权利要求20所述的工作存储装置，其中，当复位信号被接收时，抑制神经元初始化持续单元，以中断正被连续输出的尖峰信号。
22.如权利要求18所述的工作存储装置，其中，移位选择器包括选择神经元、移位选择神经元、一个或多个抑制神经元以及控制神经元，选择神经元被构造为当激活时连续输出激活信号，以激活包括在选择的一个ME中的门神经元，移位选择神经元被构造为当从复用器接收到一个复用的突发信号时，激活随后的一个选择神经元，抑制神经元被构造为抑制移位选择神经元，以便所述随后的一个选择神经元输出激活信号，控制神经元被构造为连续输出抑制移位选择神经元的信号。
23.如权利要求22所述的工作存储装置，其中，所述随后的一个选择神经元接收复位信号，
其中，所述随后的一个选择神经元连续将激活信号发送到包括在选择的一个ME中的门神经元。
24.如权利要求22所述的工作存储装置，其中，控制神经元连续输出抑制包括在每个ME中的门神经元的信号。
CN201210528708.5A 2011-12-09 2012-12-10 神经工作存储装置 Active CN103164741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110131604A KR101912165B1 (ko) 2011-12-09 2011-12-09 스파이킹 뉴런 기반 작업 기억 장치
KR10-2011-0131604 2011-12-09

Publications (2)

Publication Number Publication Date
CN103164741A true CN103164741A (zh) 2013-06-19
CN103164741B CN103164741B (zh) 2017-04-12

Family

ID=47563014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210528708.5A Active CN103164741B (zh) 2011-12-09 2012-12-10 神经工作存储装置

Country Status (5)

Country Link
US (1) US9037524B2 (zh)
EP (1) EP2602749B1 (zh)
JP (1) JP6050105B2 (zh)
KR (1) KR101912165B1 (zh)
CN (1) CN103164741B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900115A (zh) * 2014-01-23 2016-08-24 高通股份有限公司 配置用于实现低尖峰发放率的神经网络
WO2018137411A1 (zh) * 2017-01-25 2018-08-02 清华大学 神经网络信息转换方法、系统及计算机设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053428B2 (en) * 2011-07-21 2015-06-09 Qualcomm Incorporated Method and apparatus of robust neural temporal coding, learning and cell recruitments for memory using oscillation
JP6467710B2 (ja) * 2015-04-06 2019-02-13 信太郎 本多 環境に適応する、汎用性を意識した人工知能システム
KR102446409B1 (ko) 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법
JP6805765B2 (ja) 2016-10-21 2020-12-23 富士通株式会社 ソフトウェアサービスの実行のためのシステム、方法、及びプログラム
US10776170B2 (en) 2016-10-21 2020-09-15 Fujitsu Limited Software service execution apparatus, system, and method
EP3312722A1 (en) 2016-10-21 2018-04-25 Fujitsu Limited Data processing apparatus, method, and program
JP7100422B2 (ja) 2016-10-21 2022-07-13 富士通株式会社 データプロパティ認識のための装置、プログラム、及び方法
EP3312724B1 (en) 2016-10-21 2019-10-30 Fujitsu Limited Microservice-based data processing apparatus, method, and program
US10970622B2 (en) * 2017-01-13 2021-04-06 International Business Machines Corporation Dynamic gating using neuromorphic hardware
US10922608B2 (en) * 2017-03-08 2021-02-16 Arm Ltd Spiking neural network
WO2019117958A1 (en) * 2017-12-15 2019-06-20 Intel Corporation Context-based search using spike waves in spiking neural networks
KR20210063721A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 뉴로모픽 장치 및 이를 포함하는 뉴로모픽 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624143B2 (ja) * 1993-09-24 1997-06-25 日本電気株式会社 ニューラルネットワークを用いた半導体集積回路装置
JP2736326B2 (ja) 1995-07-10 1998-04-02 工業技術院長 単一神経活動電位計測装置
KR100567465B1 (ko) 1997-06-11 2006-04-03 유니버시티 오브 서던 캘리포니아 신경망에서의 신호처리를 위한 다이내믹 시냅스
US6581046B1 (en) 1997-10-10 2003-06-17 Yeda Research And Development Co. Ltd. Neuronal phase-locked loops
KR100283470B1 (ko) 1998-12-09 2001-03-02 윤종용 반도체 메모리 장치의 어드레스 발생회로
AU2002338754A1 (en) * 2002-09-20 2004-04-08 Ecole Polytechnique Federale De Lausanne (Epfl) Spiking neural network device
JP4771249B2 (ja) 2003-03-24 2011-09-14 独立行政法人理化学研究所 相互結合型ニューラルネットワークシステム、相互結合型ニューラルネットワーク構造の構築方法、自己組織化ニューラルネットワーク構造の構築方法及びそれらの構築プログラム
JP4780921B2 (ja) * 2004-03-17 2011-09-28 キヤノン株式会社 並列パルス信号処理装置、及びその制御方法
JP4899177B2 (ja) 2004-11-22 2012-03-21 独立行政法人理化学研究所 自己発展型音声言語パターン認識システム、そのシステムで用いられる自己組織化ニューラルネットワーク構造の構築方法及びその構築プログラム
US7957793B2 (en) * 2004-12-22 2011-06-07 Wisconsin Alumni Research Foundation Methods for identifying neuronal spikes
JP4728055B2 (ja) * 2005-06-24 2011-07-20 エルピーダメモリ株式会社 人工神経回路
EP1964036A4 (en) * 2005-12-23 2010-01-13 Univ Sherbrooke ROOM-TIME PATTERN RECOGNITION USING A NEURONAL SPIKING NETWORK AND PROCESSING THEREOF FOR A PORTABLE AND / OR DISTRIBUTED COMPUTER
US8127075B2 (en) 2007-07-20 2012-02-28 Seagate Technology Llc Non-linear stochastic processing storage device
EP2263165A4 (en) 2008-03-14 2011-08-24 Hewlett Packard Development Co NEUROMORPHIC CIRCUIT
JP5155843B2 (ja) 2008-12-22 2013-03-06 シャープ株式会社 情報処理装置及びこれを用いたニューラルネットワーク回路
US20100179935A1 (en) 2009-01-13 2010-07-15 Gm Global Technology Operations, Inc. Spiking dynamical neural network for parallel prediction of multiple temporal events
JP2010287062A (ja) 2009-06-11 2010-12-24 Honda Motor Co Ltd ニューラルネットワーク・シミュレーション演算方法
US8527438B2 (en) 2009-12-22 2013-09-03 International Business Machines Corporation Producing spike-timing dependent plasticity in an ultra-dense synapse cross-bar array
CN102193518B (zh) * 2011-05-13 2013-04-24 南京理工大学 基于基底神经节的fpga仿生智能控制芯片
US9443190B2 (en) * 2011-11-09 2016-09-13 Qualcomm Incorporated Methods and apparatus for neural pattern sequence completion and neural pattern hierarchical replay by invoking replay of a referenced neural pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900115A (zh) * 2014-01-23 2016-08-24 高通股份有限公司 配置用于实现低尖峰发放率的神经网络
US10339447B2 (en) 2014-01-23 2019-07-02 Qualcomm Incorporated Configuring sparse neuronal networks
WO2018137411A1 (zh) * 2017-01-25 2018-08-02 清华大学 神经网络信息转换方法、系统及计算机设备

Also Published As

Publication number Publication date
JP6050105B2 (ja) 2016-12-21
KR20130064960A (ko) 2013-06-19
US20130151451A1 (en) 2013-06-13
US9037524B2 (en) 2015-05-19
JP2013122760A (ja) 2013-06-20
EP2602749B1 (en) 2019-09-25
EP2602749A1 (en) 2013-06-12
KR101912165B1 (ko) 2018-10-29
CN103164741B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
CN103164741A (zh) 神经工作存储装置
EP2801932B1 (en) Neuromorphic chip, method and apparatus for detecting spike event
CN108830110B (zh) 基于区块链的能源交互装置、能源互联网系统和交互方法
US4137562A (en) Data acquisition from multiple sources
CN110750341B (zh) 任务调度方法、装置、系统、终端设备及存储介质
CN109901878A (zh) 一种类脑计算芯片及计算设备
CN110728364A (zh) 一种运算装置和运算方法
CN111523648B (zh) 含有聚类拓扑耦合的神经网络脉冲同步方法及系统
CN105807722B (zh) 具备内部寄存器自复位功能的数值控制系统
CN108205704A (zh) 一种神经网络芯片
CN110929856B (zh) 一种npu与主cpu的数据交互方法和装置
CN109711540A (zh) 一种计算装置及板卡
CN110515591A (zh) 基于区块链的随机数生成方法及装置
CN108153260A (zh) 一种基于互联网的离散智能制造系统控制终端
KR20230007220A (ko) 멀티 인코딩 기반의 스파이크 뉴럴 네트워크 장치 및 그의 동작 방법
CN110196705A (zh) 一种拼接处理器输出分辨率筛选方法、装置及设备
CN105915233B (zh) 编码方法及装置、及译码方法及装置
CN111260046A (zh) 运算方法、装置及相关产品
Henderson et al. Reaction-diffusion computation in wireless sensor networks
CN110928675B (zh) 一种适应于神经网络处理器协同工作的方法和装置
Liang et al. Robust synchronization of a class of coupled delayed networks with multiple stochastic disturbances: the continuous-time case
CN109600321A (zh) 报文转发方法及装置
CN111062469B (zh) 计算装置及相关产品
de Garis et al. ATR's artificial brain (CAM-brain) project: a sample of what individual CoDi-1Bit model evolved neural net modules can do
CN109214507A (zh) 计算装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant