JP6050105B2 - スパイクニューロン基盤のワーキングメモリ装置 - Google Patents
スパイクニューロン基盤のワーキングメモリ装置 Download PDFInfo
- Publication number
- JP6050105B2 JP6050105B2 JP2012268875A JP2012268875A JP6050105B2 JP 6050105 B2 JP6050105 B2 JP 6050105B2 JP 2012268875 A JP2012268875 A JP 2012268875A JP 2012268875 A JP2012268875 A JP 2012268875A JP 6050105 B2 JP6050105 B2 JP 6050105B2
- Authority
- JP
- Japan
- Prior art keywords
- neuron
- signal
- spike
- input
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000002569 neuron Anatomy 0.000 title claims description 311
- 230000003936 working memory Effects 0.000 title claims description 59
- 230000002401 inhibitory effect Effects 0.000 claims description 32
- 230000004913 activation Effects 0.000 claims description 23
- 210000000225 synapse Anatomy 0.000 claims description 21
- 230000002085 persistent effect Effects 0.000 claims description 9
- 230000002688 persistence Effects 0.000 claims description 6
- 230000002459 sustained effect Effects 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 102000005962 receptors Human genes 0.000 description 3
- 108020003175 receptors Proteins 0.000 description 3
- 238000012421 spiking Methods 0.000 description 3
- 230000001537 neural effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000946 synaptic effect Effects 0.000 description 2
- 102000003678 AMPA Receptors Human genes 0.000 description 1
- 108090000078 AMPA Receptors Proteins 0.000 description 1
- XBDQKXXYIPTUBI-UHFFFAOYSA-N Propionic acid Substances CCC(O)=O XBDQKXXYIPTUBI-UHFFFAOYSA-N 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Memory System (AREA)
- Logic Circuits (AREA)
- Feedback Control In General (AREA)
Description
(外1)
に表示された出力はアイドル信号を示す。
110:入力インタフェース
120:第0格納部
130:第1格納部
140:第M格納部
1300:ワーキングメモリ装置
1310:入力インタフェース
1320:マルチプレクサ
1330:順次選択部
1340:第0格納部
1350:第1格納部
1360:第M格納部
Claims (21)
- 入力スパイク信号を一定形態のバースト構造のスパイク信号であるバースト信号に変換して出力する入力部と、
前記入力部から出力される前記バースト信号に対応する特徴値を格納する2つ以上の格納部と、を備え、
前記格納部は、前記入力部から出力される前記バースト信号の順に応じて順次に1つの格納部に1つのバースト信号に対応する特徴値を格納し、格納した特徴値に対応するスパイク信号を持続的に出力する、
ことを特徴とするスパイクニューロン基盤のワーキングメモリ装置。 - 前記格納部は、前記バースト信号に対応する特徴値が格納されている場合、非活性化されて次の順序の格納部を活性化する、
ことを特徴とする請求項1記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記格納部は、前記バースト信号が格納されている場合、初期化信号によって初期化されるまで入力値に対応するスパイク信号を持続的に出力する、
ことを特徴とする請求項1記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記入力部は、
入力に受信できる特徴値ごとに、入力されるスパイク信号を時間幅が一定のバースト構造に変更する活性ニューロンと、
前記活性ニューロンで変更されたバースト構造のスパイク信号が一定のサイズを有するように前記活性ニューロンを抑制してバースト信号を生成する抑制ニューロンと、
を含むことを特徴とする請求項1乃至3の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記入力部は、
入力に受信できる特徴値ごとに、前記入力されるスパイク信号をノイズ除去ニューロンに伝達する短期的な促進特性を有するシナプスと、
前記シナプスによって入力されたスパイク信号からノイズを除去して前記活性ニューロンに伝達する前記ノイズ除去ニューロンと、
をさらに含むことを特徴とする請求項4に記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記格納部それぞれは、
活性化された場合、前記入力部から受信する前記バースト信号を持続部に伝達するゲートニューロンと、
前記バースト信号が入力された場合、前記バースト信号に対応する前記特徴値に対応する少なくとも1つのニューロンを活性化させて、初期化信号が入力されるまで持続的に前記特徴値に対応するスパイク信号を出力する前記持続部と、
前記ゲートニューロンを活性化したり抑制する制御ニューロンと、
を含むことを特徴とする請求項1乃至5の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記制御ニューロンは、以前順序の格納部からアイドル信号を受信したり、または、前記持続部から前記特徴値に対応するスパイク信号を受信した場合に、前記ゲートニューロンを抑制し、
入力される信号がない場合、前記ゲートニューロンを活性化する、
ことを特徴とする請求項6記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記ゲートニューロンは、前記入力部で受信する入力に対応する特徴値の種類だけ存在する、
ことを特徴とする請求項6又は7記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記持続部は、
前記バースト信号を受信した場合、前記特徴値に該当するスパイク信号を持続的に出力するそれぞれの特徴値ごとの持続ニューロンと、
初期化信号によりアイドリング状態であることを示すアイドル信号を出力する少なくとも1つのアイドルニューロンと、
前記持続ニューロンと前記アイドルニューロンを抑制し、一回に一種類のスパイク信号だけが出力されるようにする少なくとも1つの抑制ニューロンと、
を含むことを特徴とする請求項6乃至8の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 入力スパイク信号を一定形態のバースト構造のスパイク信号であるバースト信号に変換して出力する入力部と、
前記バースト信号を予め設定した値を有する多重化されたバースト信号に変えて出力するマルチプレクサと、
前記マルチプレクサから出力される多重化されたバースト信号が入力された場合、次の順序の格納部を選択する活性化信号を出力する順次選択部と、
前記順次選択部で出力する前記活性化信号を受信した場合、前記入力部から出力される前記バースト信号に対応する特徴値を格納し、前記特徴値に対応するスパイク信号を持続的に出力する格納部を2つ以上備える、
ことを特徴とするスパイクニューロン基盤のワーキングメモリ装置。 - 前記順次選択部は、外部から前記格納部のいずれか1つを選択する外部選択信号を受信した場合、前記活性化信号を選択された格納部に出力する、
ことを特徴とする請求項10記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記格納部は、前記バースト信号が格納されている場合、初期化信号によって初期化されるまで前記特徴値に対応するスパイク信号を持続的に出力する、
ことを特徴とする請求項10又は11に記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記入力部は、
入力に受信できる特徴値ごとに、入力されるスパイク信号を時間幅が一定のバースト構造に変更する活性ニューロンと、
前記活性ニューロンで変更されたバースト構造のスパイク信号が一定のサイズを有するように前記活性ニューロンを抑制してバースト信号を生成する抑制ニューロンと、
を含むことを特徴とする請求項10乃至12の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記入力部は、
入力に受信できる特徴値ごとに、前記入力されるスパイク信号をノイズ除去ニューロンに伝達する短期的な促進特性を有するシナプスと、
前記シナプスによって入力されたスパイク信号からノイズを除去して前記活性ニューロンに伝達する前記ノイズ除去ニューロンと、
をさらに含むことを特徴とする請求項13に記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記格納部それぞれは、
前記順次選択部によって活性化された場合、前記入力部から受信する前記バースト信号を持続部に伝達するゲートニューロンと、
前記バースト信号が入力された場合、前記特徴値に対応する少なくとも1つのニューロンを活性化させて、初期化信号が入力されるまで持続的に前記特徴値に対応するスパイク信号を出力する前記持続部と、
を備えることを特徴とする請求項10乃至14の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記ゲートニューロンは、前記入力部に受信する入力に対応する特徴値の種類だけ存在する、
ことを特徴とする請求項15記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記持続部は、
前記バースト信号を受信した場合、前記特徴値に該当するスパイク信号を持続的に出力するそれぞれの特徴値ごとの持続ニューロンと、
前記持続ニューロンを抑制して一回に一種類のスパイク信号だけが出力されるようにする少なくとも1つの抑制ニューロンと、
を含むことを特徴とする請求項15又は16記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記抑制ニューロンは、初期化信号を受信した場合、前記持続部を初期化して持続的に出力した前記スパイク信号を遮断する、
ことを特徴とする請求項17記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記順次選択部は、
活性化された場合、対応する前記格納部に含まれたゲートニューロンを活性化する活性化信号を持続的に出力する選択ニューロンと、
前記マルチプレクサから前記多重化されたバースト信号を受信した場合、次の順序の選択ニューロンを活性化させる順次選択ニューロンと、
前記選択ニューロンを抑制して前記選択ニューロンのいずれか1つの選択ニューロンだけが前記活性化信号を出力するようにする少なくとも1つの抑制ニューロンと、
前記順次選択ニューロンを抑制する信号を持続的に出力する制御ニューロンと、
を含むことを特徴とする請求項10乃至18の何れか記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記選択ニューロンのうち第1順序の選択ニューロンは、前記初期化信号を受信し、前記初期化信号が受信された場合、前記活性化信号を第1順序の格納部に含まれたゲートニューロンに持続的に送信する、
ことを特徴とする請求項15に従属する場合の請求項19に記載のスパイクニューロン基盤のワーキングメモリ装置。 - 前記制御ニューロンは、前記格納部それぞれに含まれたゲートニューロンを抑制する信号を持続的に出力する、
ことを特徴とする請求項19又は20に記載のスパイクニューロン基盤のワーキングメモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110131604A KR101912165B1 (ko) | 2011-12-09 | 2011-12-09 | 스파이킹 뉴런 기반 작업 기억 장치 |
KR10-2011-0131604 | 2011-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013122760A JP2013122760A (ja) | 2013-06-20 |
JP6050105B2 true JP6050105B2 (ja) | 2016-12-21 |
Family
ID=47563014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268875A Active JP6050105B2 (ja) | 2011-12-09 | 2012-12-07 | スパイクニューロン基盤のワーキングメモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9037524B2 (ja) |
EP (1) | EP2602749B1 (ja) |
JP (1) | JP6050105B2 (ja) |
KR (1) | KR101912165B1 (ja) |
CN (1) | CN103164741B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053428B2 (en) * | 2011-07-21 | 2015-06-09 | Qualcomm Incorporated | Method and apparatus of robust neural temporal coding, learning and cell recruitments for memory using oscillation |
US10339447B2 (en) * | 2014-01-23 | 2019-07-02 | Qualcomm Incorporated | Configuring sparse neuronal networks |
JP6467710B2 (ja) * | 2015-04-06 | 2019-02-13 | 信太郎 本多 | 環境に適応する、汎用性を意識した人工知能システム |
KR102446409B1 (ko) | 2015-09-18 | 2022-09-22 | 삼성전자주식회사 | 시냅스 메모리 소자의 제조방법 |
EP3312724B1 (en) | 2016-10-21 | 2019-10-30 | Fujitsu Limited | Microservice-based data processing apparatus, method, and program |
JP6805765B2 (ja) | 2016-10-21 | 2020-12-23 | 富士通株式会社 | ソフトウェアサービスの実行のためのシステム、方法、及びプログラム |
EP3312722A1 (en) | 2016-10-21 | 2018-04-25 | Fujitsu Limited | Data processing apparatus, method, and program |
US10776170B2 (en) | 2016-10-21 | 2020-09-15 | Fujitsu Limited | Software service execution apparatus, system, and method |
JP7100422B2 (ja) | 2016-10-21 | 2022-07-13 | 富士通株式会社 | データプロパティ認識のための装置、プログラム、及び方法 |
US10970622B2 (en) * | 2017-01-13 | 2021-04-06 | International Business Machines Corporation | Dynamic gating using neuromorphic hardware |
WO2018137411A1 (zh) * | 2017-01-25 | 2018-08-02 | 清华大学 | 神经网络信息转换方法、系统及计算机设备 |
US10922608B2 (en) * | 2017-03-08 | 2021-02-16 | Arm Ltd | Spiking neural network |
CN111164615A (zh) * | 2017-12-15 | 2020-05-15 | 英特尔公司 | 在尖峰神经网络中使用尖峰波进行基于上下文的搜索 |
KR20210063721A (ko) | 2019-11-25 | 2021-06-02 | 삼성전자주식회사 | 뉴로모픽 장치 및 이를 포함하는 뉴로모픽 시스템 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2624143B2 (ja) * | 1993-09-24 | 1997-06-25 | 日本電気株式会社 | ニューラルネットワークを用いた半導体集積回路装置 |
JP2736326B2 (ja) | 1995-07-10 | 1998-04-02 | 工業技術院長 | 単一神経活動電位計測装置 |
CA2293477A1 (en) | 1997-06-11 | 1998-12-17 | The University Of Southern California | Dynamic synapse for signal processing in neural networks |
US6581046B1 (en) | 1997-10-10 | 2003-06-17 | Yeda Research And Development Co. Ltd. | Neuronal phase-locked loops |
KR100283470B1 (ko) | 1998-12-09 | 2001-03-02 | 윤종용 | 반도체 메모리 장치의 어드레스 발생회로 |
WO2004027704A1 (en) * | 2002-09-20 | 2004-04-01 | Ecole Polytechnique Federale De Lausanne (Epfl) | Spiking neural network device |
JP4771249B2 (ja) | 2003-03-24 | 2011-09-14 | 独立行政法人理化学研究所 | 相互結合型ニューラルネットワークシステム、相互結合型ニューラルネットワーク構造の構築方法、自己組織化ニューラルネットワーク構造の構築方法及びそれらの構築プログラム |
JP4780921B2 (ja) * | 2004-03-17 | 2011-09-28 | キヤノン株式会社 | 並列パルス信号処理装置、及びその制御方法 |
JP4899177B2 (ja) | 2004-11-22 | 2012-03-21 | 独立行政法人理化学研究所 | 自己発展型音声言語パターン認識システム、そのシステムで用いられる自己組織化ニューラルネットワーク構造の構築方法及びその構築プログラム |
US7957793B2 (en) * | 2004-12-22 | 2011-06-07 | Wisconsin Alumni Research Foundation | Methods for identifying neuronal spikes |
JP4728055B2 (ja) * | 2005-06-24 | 2011-07-20 | エルピーダメモリ株式会社 | 人工神経回路 |
EP1964036A4 (en) * | 2005-12-23 | 2010-01-13 | Univ Sherbrooke | ROOM-TIME PATTERN RECOGNITION USING A NEURONAL SPIKING NETWORK AND PROCESSING THEREOF FOR A PORTABLE AND / OR DISTRIBUTED COMPUTER |
US8127075B2 (en) | 2007-07-20 | 2012-02-28 | Seagate Technology Llc | Non-linear stochastic processing storage device |
WO2009113993A1 (en) | 2008-03-14 | 2009-09-17 | Hewlett-Packard Development Company, L.P. | Neuromorphic circuit |
JP5155843B2 (ja) | 2008-12-22 | 2013-03-06 | シャープ株式会社 | 情報処理装置及びこれを用いたニューラルネットワーク回路 |
US20100179935A1 (en) | 2009-01-13 | 2010-07-15 | Gm Global Technology Operations, Inc. | Spiking dynamical neural network for parallel prediction of multiple temporal events |
JP2010287062A (ja) | 2009-06-11 | 2010-12-24 | Honda Motor Co Ltd | ニューラルネットワーク・シミュレーション演算方法 |
US8527438B2 (en) | 2009-12-22 | 2013-09-03 | International Business Machines Corporation | Producing spike-timing dependent plasticity in an ultra-dense synapse cross-bar array |
CN102193518B (zh) * | 2011-05-13 | 2013-04-24 | 南京理工大学 | 基于基底神经节的fpga仿生智能控制芯片 |
US9443190B2 (en) * | 2011-11-09 | 2016-09-13 | Qualcomm Incorporated | Methods and apparatus for neural pattern sequence completion and neural pattern hierarchical replay by invoking replay of a referenced neural pattern |
-
2011
- 2011-12-09 KR KR1020110131604A patent/KR101912165B1/ko active IP Right Grant
-
2012
- 2012-07-23 US US13/555,382 patent/US9037524B2/en active Active
- 2012-12-07 JP JP2012268875A patent/JP6050105B2/ja active Active
- 2012-12-10 EP EP12196277.3A patent/EP2602749B1/en active Active
- 2012-12-10 CN CN201210528708.5A patent/CN103164741B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103164741A (zh) | 2013-06-19 |
US9037524B2 (en) | 2015-05-19 |
KR20130064960A (ko) | 2013-06-19 |
CN103164741B (zh) | 2017-04-12 |
EP2602749A1 (en) | 2013-06-12 |
EP2602749B1 (en) | 2019-09-25 |
US20130151451A1 (en) | 2013-06-13 |
JP2013122760A (ja) | 2013-06-20 |
KR101912165B1 (ko) | 2018-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6050105B2 (ja) | スパイクニューロン基盤のワーキングメモリ装置 | |
US10891544B2 (en) | Event-driven universal neural network circuit | |
US11164080B2 (en) | Unsupervised, supervised and reinforced learning via spiking computation | |
US10140571B2 (en) | Hierarchical scalable neuromorphic synaptronic system for synaptic and structural plasticity | |
US8812414B2 (en) | Low-power event-driven neural computing architecture in neural networks | |
US9563842B2 (en) | Structural plasticity in spiking neural networks with symmetric dual of an electronic neuron | |
US11853862B2 (en) | Method, digital electronic circuit and system for unsupervised detection of repeating patterns in a series of events | |
CN105719000A (zh) | 一种神经元硬件结构及用这种结构模拟脉冲神经网络的方法 | |
Kistler et al. | Stable propagation of activity pulses in populations of spiking neurons | |
KR20160112186A (ko) | 뉴럴 네트워크에서 이벤트에 기반한 학습 방법 및 장치 | |
JP5393589B2 (ja) | 電子回路 | |
Indiveri et al. | Spike-based learning in VLSI networks of integrate-and-fire neurons | |
US10489705B2 (en) | Discovering and using informative looping signals in a pulsed neural network having temporal encoders | |
Shibata et al. | Partial gathering of mobile agents in asynchronous unidirectional rings | |
Bayat et al. | Bottleneck of using a single memristive device as a synapse | |
JP5436327B2 (ja) | 電子回路及び配線方式 | |
CN109376853B (zh) | 回声状态神经网络输出轴突电路 | |
Długosz et al. | Convex combination initialization method for kohonen neural network implemented in the CMOS technology | |
Elsley | Learning to Understand and Control | |
Travis | Real time distributed processing of multiple associated pulse pattern sequences | |
KR20000037597A (ko) | 추계적인 동적 연상 기억망을 이용한 중첩패턴 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6050105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |