CN103163935B - 一种cmos集成电路中基准电流源产生电路 - Google Patents

Abstract

本发明提供一种CMOS集成电路中基准电流源产生电路，包括启动模块用于启动电流产生模块，当电流产生模块开始工作后，启动模块退出工作；电流产生模块产生一个与绝对温度成正比的电流；基准电压产生模块由与绝对温度成正比的电流结合具有负温度系数的PN结电压，产生一个与温度无关的基准电压；基准电流产生模块由基准电压与正温度系数的电阻结合产生一个与绝对温度互补的电流，该与绝对温度互补的电流与绝对温度成正比的电流结合产生一个与温度无关的基准电流。本发明提供的电路，利用一个正温度系数的电流和一个负温度系数的电流结合产生与温度无关的基准电流。而现有技术中由基准电压与电阻的比值实现的基准电流却受温度的影响。

Description

一种CMOS集成电路中基准电流源产生电路

技术领域

本发明涉及电流源产生技术领域，特别涉及一种CMOS集成电路中基准电流源产生电路。

背景技术

基准电流源是CMOS集成电路中非常重要的模块，基准电流源为CMOS集成电路提供电流偏置，因此，基准电流源的性能直接影响整个CMOS集成电路的性能。

现有技术中，基准电流源的产生一般是采用双极型晶体管实现的带隙基准电路。

带隙基准电路的工作原理是利用两个基射结电压的差(ΔVbe)的正温度系数和双极型晶体管的基极-发射极电压(Vbe)的负温度系数，以一定的比例相加和，即可将温度系数抵消，实现与温度无关的电压基准。因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。

带隙基准电路可以实现温度系数极低的基准电压参考，输出电压值基本稳定在1.25V左右。

而基准电流的产生一般是通过基准电压与电阻的比值来实现。使用片外电阻会增加焊盘(PAD)和分立器件的个数，而片内电阻一般具有温度系数。由于基准电压的实现与电阻的绝对阻值无关，所以可以得到基本不受温度影响的基准电压，但是由基准电压与电阻的比值实现的基准电流却受温度影响。

因此，如何产生一个稳定的，低温度系数的片上基准电流参考源，是CMOS集成电路领域需要解决的重要问题。

发明内容

本发明要解决的技术问题是提供一种CMOS集成电路中基准电流源产生电路，能够产生稳定的，低温度系数的基准电流。

本发明实施例提供一种CMOS集成电路中基准电流源产生电路，包括：电流产生模块、启动模块、基准电压产生模块和基准电流产生模块；

所述启动模块，用于启动所述电流产生模块，当所述电流产生模块开始工作后，启动模块退出工作；

所述电流产生模块，用于产生一个与绝对温度成正比的电流；

所述基准电压产生模块，用于由所述与绝对温度成正比的电流结合具有负温度系数的PN结电压，产生一个与温度无关的基准电压；

所述基准电流产生模块，用于由所述基准电压与正温度系数的电阻结合产生一个与绝对温度互补的电流，该与绝对温度互补的电流与所述与绝对温度成正比的电流结合产生一个与温度无关的基准电流。

优选地，所述电流产生模块包括：第一PMOS管M1、第二PMOS管M2、第一晶体管Q1、第二晶体管Q2、第一运算放大器A1和第一电阻R1；

第一PMOS管M1和第二PMOS管M2的源极均连接电源电压VCC，第一PMOS管和第二PMOS管的栅极相连并与第四节点相连；

第一电阻的一端连接第二节点，第一电阻的另一端连接第三节点；

第一晶体管Q1的基极和集电极均连接地，第一晶体管的发射极连接第一节点；

第二晶体管Q2的基极和集电极均连接地，第二晶体管的发射极连接第三节点；

第一运算放大器的同相输入端连接第二节点，第一运算放大器的反相输入端连接第一节点，第一运算放大器的输出端连接第四节点。

优选地，所述启动模块包括：第一NMOS管M3、第二NMOS管M5、第三PMOS管M4和第二电阻R2；

第三PMOS管的源极连接所述VCC，栅极连接第六节点，漏极连接第五节点；

第一NMOS管的源极接地，栅极连接第五节点，漏极连接所述第四节点；

第二NMOS管的源极接地，栅极连接第七节点，漏极连接所述第五节点；

第二电阻的一端接地，另一端连接所述第六节点。

优选地，所述基准电压产生模块包括：第四PMOS管M6、第三晶体管Q3和第三电阻R3；

第四PMOS管的源极连接所述VCC，栅极连接所述第四节点，漏极连接所述第七节点；

第三电阻的一端连接所述第七节点，另一端连接第八节点；

第三晶体管的基极和集电极均接地，发射极连接所述第八节点。

优选地，所述基准电流产生模块包括：第五PMOS管M7、第六PMOS管M10、第七PMOS管M11、第三NMOS管M8、第四NMOS管M9、第二运算放大器A2和第四电阻R4；

第五PMOS管的源极连接所述VCC，栅极连接所述第四节点，漏极连接第九节点；

第六PMOS管的源极连接所述VCC，栅极连接第十一节点，漏极连接第十节点；

第七PMOS管的源极连接所述VCC，栅极连接所述第十一节点，漏极连接第十二节点；

第三NMOS管的源极接地，栅极和漏极相连并连接所述第九节点；

第四NMOS管的源极接地，栅极连接所述第九节点，漏极连接所述第十节点；

第二运算放大器的同相输入端连接所述第十节点，反相输入端连接所述第七节点，输出端连接所述第十一节点；

第四电阻的一端连接所述第十节点，另一端接地。

优选地，所述第四电阻为具有正温度系数的片上电阻。

优选地，第二晶体管的发射极的面积是第一晶体管的发射极面积的N倍；第一PMOS管的宽长比和第二PMOS管的宽长比相等。

与现有技术相比，本发明具有以下优点：

本发明提供的CMOS集成电路中基准电流源产生电路，包括启动模块用于启动所述电流产生模块，当所述电流产生模块开始工作后，启动模块退出工作；电流产生模块产生一个与绝对温度成正比的电流；基准电压产生模块由所述与绝对温度成正比的电流结合具有负温度系数的PN结电压，产生一个与温度无关的基准电压；基准电流产生模块由所述基准电压与正温度系数的电阻结合产生一个与绝对温度互补的电流，该与绝对温度互补的电流与所述与绝对温度成正比的电流结合产生一个与温度无关的基准电流。本发明提供的电路，利用一个正温度系数的电流和一个负温度系数的电流结合产生与温度无关的基准电流。而现有技术中由基准电压与电阻的比值实现的基准电流却受温度的影响。

附图说明

图1是本发明提供的CMOS集成电路中基准电流源产生电路实施例一示意图；

图2是本发明提供的CMOS集成电路中基准电流源产生电路实施例二电路图；

图3是本发明提供的基准电流随温度变化的仿真曲线图；

图4是本发明提供的基准电流随电源电压变化的仿真曲线图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

参见图1，该图为本发明提供的CMOS集成电路中基准电流源产生电路实施例一示意图。

本实施例提供的CMOS集成电路中基准电流源产生电路，包括：电流产生模块10、启动模块20、基准电压产生模块30和基准电流产生模块40；

所述启动模块20，用于启动所述电流产生模块10，当所述电流产生模块10开始工作后，启动模块20退出工作；

由于电流产生模块10在上电时存在一个简并偏置点，处于此状态时，电流产生模块10中的晶体管的电流为0，加入启动模块20可以避免电流产生模块10进入此状态。

所述电流产生模块10，用于产生一个与绝对温度成正比(PTAT，Proportional to Absolute Temperature)的电流，记为I_PTAT；需要说明的是，与绝对温度成正比即具有正温度系数；

所述基准电压产生模块30，用于由所述与绝对温度成正比的电流结合具有负温度系数的PN结电压(Vbe)，产生一个与温度无关的基准电压；即，该基准电压不随温度的变化而变化；

所述基准电流产生模块40，用于由所述基准电压与正温度系数的电阻结合产生一个与绝对温度互补(CTAT，Complementary to Absolute Temperature)的电流，记为I_CTAT该与绝对温度互补的电流与所述与绝对温度成正比的电流结合产生一个与温度无关的基准电流。

需要说明的是，与绝对温度互补即具有负温度系数。

本发明提供的CMOS集成电路中基准电流源产生电路，包括启动模块用于启动所述电流产生模块，当所述电流产生模块开始工作后，启动模块退出工作；电流产生模块产生一个与绝对温度成正比的电流；基准电压产生模块由所述与绝对温度成正比的电流结合具有负温度系数的PN结电压，产生一个与温度无关的基准电压；基准电流产生模块由所述基准电压与正温度系数的电阻结合产生一个与绝对温度互补的电流，该与绝对温度互补的电流与所述与绝对温度成正比的电流结合产生一个与温度无关的基准电流。本发明提供的电路，利用一个正温度系数的电流和一个负温度系数的电流结合产生与温度无关的基准电流。而现有技术中由基准电压与电阻的比值实现的基准电流却受温度的影响。

下面结合图2具体介绍本发明实施例提供的基准电流源产生电路的工作原理。

参见图2，该图为本发明提供的CMOS集成电路中基准电流源产生电路实施例二电路图。

本实施例提供的电流产生模块10包括：第一PMOS管M1、第二PMOS管M2、第一晶体管Q1、第二晶体管Q2、第一运算放大器A1和第一电阻R1；

第一PMOS管M1和第二PMOS管M2的源极均连接电源电压VCC，第一PMOS管和第二PMOS管的栅极相连并与第四节点4相连；

第一电阻R1的一端连接第二节点2，第一电阻R1的另一端连接第三节点3；

第一晶体管Q1的基极和集电极均连接地GND，第一晶体管Q1的发射极连接第一节点1；

第二晶体管Q2的基极和集电极均连接地GND，第二晶体管Q2的发射极连接第三节点3；

第一运算放大器A1的同相输入端连接第二节点2，第一运算放大器A1的反相输入端连接第一节点1，第一运算放大器A1的输出端连接第四节点4。

Q2的发射极面积是Q1的发射极面积的N倍，这样可以保证当Q1和Q2的电流相等时，两个管子的发射结电压不相等。

M1的宽长比和M2的宽长比相等，因此M1和M2两个管子的电流相等，设流过的电流为I。

由于A1的反馈作用，使得第一节点1和第二节点2的电压相等，因此：

V_BE1＝V_BE2+I×R1    公式(1)

其中，V_BE1和V_BE2分别为Q1和Q2的发射结电压，由公式(1)可得：

$I=\frac{V_{\mathrm{BE}1}-V_{\mathrm{BE}2}}{R1}$ 公式(2)

根据双极型晶体管的特性：

$I=I_S\exp \left(\frac{V_{\mathrm{BE}1}}{V_T}\right)$ 公式(3)

$I=N{I}_S\exp \left(\frac{V_{\mathrm{BE}2}}{V_T}\right)$ 公式(4)

其中，I_S为饱和电流，V_T为热电压，N为Q2的发射极面积与Q1发射极面积的比值。

由公式(3)和公式(4)可得：

ΔV_BE＝V_BE1-V_BE2＝V_T ln N    公式(5)

因此，电流I为：

$I=\frac{V_T\ln N}{R1}$ 公式(6)

由式(6)可见I为一个PTAT电流，记为I_PTAT电流；M1和M2管子的电流为I_PTAT；通过镜像管M2、M6、M7、M8、M9的镜像，可以在M9上得到所需要的βI_PTAT电流，即M9的电流βI_PTAT是M2的电流I_PTAT的β倍。

本实施例提供的启动模块20包括：第一NMOS管M3、第二NMOS管M5、第三PMOS管M4和第二电阻R2；

第三PMOS管M4的源极连接所述VCC，栅极连接第六节点6，漏极连接第五节点5；

第一NMOS管M3的源极接地，栅极连接第五节点5，漏极连接所述第四节点4；

第二NMOS管M5的源极接地，栅极连接第七节点7，漏极连接所述第五节点5；

第二电阻R2的一端接地，另一端连接所述第六节点6。

启动模块20未启动时，M5的栅极电压接近于0，M5处于截止区，而M4导通，于是M3的栅极电压被拉到VCC，M3处于线性区，将第四节点4的电位拉低，从而使得电流产生模块10中的M1和M2导通，电流产生模块10启动。

电流产生模块10启动后，基准电压产生模块30中的基准电压V_ref约为1.25V(该电压是一个带隙电压)，1.25V大于NMOS管M5的阈值电压Vth，所以M5导通，M5导通后，将M3的栅极电压压拉到地电位，从而M3截止。当M3截止时，启动模块20不会对带隙基准电路产生影响。

本实施例提供的基准电压产生模块30包括：第四PMOS管M6、第三晶体管Q3和第三电阻R3；

第四PMOS管M6的源极连接所述VCC，栅极连接所述第四节点4，漏极连接所述第七节点7；

第三电阻R3的一端连接所述第七节点7，另一端连接第八节点8；

第三晶体管Q3的基极和集电极均接地GND，发射极连接所述第八节点8。

由于M6与M2的镜像作用，M6的电流为电流产生模块10的PTAT电流I，因此可得基准电压V_ref为：

$V_{\mathrm{ref}}=V_{\mathrm{BE}3}+\mathrm{IR}3=V_{\mathrm{BE}3}+\frac{V_T\ln N}{R1}R3$ 公式(7)

由于V_BE3具有负温度系数，ΔV_BE＝V_BE1-V_BE2＝V_T ln N具有正温度系数，通过设计R1和R3的比例，可以得到室温下为0温度系数的基准电压V_ref。

本实施例提供的基准电流产生模块40包括：第五PMOS管M7、第六PMOS管M10、第七PMOS管M11、第三NMOS管M8、第四NMOS管M9、第二运算放大器A2和第四电阻R4；

第五PMOS管M7的源极连接所述VCC，栅极连接所述第四节点4，漏极连接第九节点9；

第六PMOS管M10的源极连接所述VCC，栅极连接第十一节点11，漏极连接第十节点10；

第七PMOS管M11的源极连接所述VCC，栅极连接所述第十一节点11，漏极连接第十二节点12；

M10和M11的宽长比相等，因此，M10和M11流过的电流相等。

第三NMOS管M8的源极接地，栅极和漏极相连并连接所述第九节点9；

第四NMOS管M9的源极接地，栅极连接所述第九节点9，漏极连接所述第十节点10；

第二运算放大器A2的同相输入端连接所述第十节点10，反相输入端连接所述第七节点7，输出端连接所述第十一节点11；

第四电阻R4的一端连接所述第十节点10，另一端接地GND。

由于A2的反馈作用，使得第十节点10的电压等于基准电压V_ref，可得：

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{ref}}}{R4}$ 公式(8)

$I_{\mathrm{ref}}=\mathrm{\β}{I}_{\mathrm{PTAT}}+I_{\mathrm{CTAT}}=\mathrm{\β}\frac{V_T\ln N}{R1}+\frac{V_{\mathrm{ref}}}{R4}$ 公式(9)

通过对I_ref求导，可得：

$\frac{{\∂I}_{\mathrm{ref}}}{\∂T}=\mathrm{\β}\frac{\∂I_{\mathrm{PTAT}}}{\∂T}+\frac{\∂I_{\mathrm{CTAT}}}{\∂T}=\frac{\mathrm{\β}\ln N}{{R1}^2}\frac{R1\frac{{\∂V}_T}{\∂T}-V_T\frac{\∂R1}{\∂T}}{{R1}^2}-\frac{V_{\mathrm{ref}}}{{R4}^2}\frac{\∂R4}{\∂T}$ 公式(10)

另可以求出室温时温度系数为0时，需要的β值。

需要说明的是，该β值是M9到M2的镜像比例。

参见图3，该图为本发明提供的基准电流随温度变化的仿真曲线图；

图3中的纵坐标为电流I，横坐标为温度。

从图3中可以看出，应用本发明提供的电路，在室温条件下(例如25度时)，基准电流随温度变化很小，即电流和温度的斜率很小，温度系数接近于零。

参见图4，该图为本发明提供的基准电流随电源电压变化的仿真曲线图。

图4中的纵坐标为电流I，横坐标为电源电压。

从图4中可以看出，电源电压的工作范围，当电源电压在2.25V以上时，电流几乎不随电压发生变化。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种CMOS集成电路中基准电流源产生电路，其特征在于，包括：电流产生模块、启动模块、基准电压产生模块和基准电流产生模块；

所述启动模块，用于启动所述电流产生模块，当所述电流产生模块开始工作后，启动模块退出工作；

所述电流产生模块，用于产生一个与绝对温度成正比的电流；

所述基准电压产生模块，用于由所述与绝对温度成正比的电流结合具有负温度系数的PN结电压，产生一个与温度无关的基准电压；

所述基准电流产生模块，用于由所述基准电压与正温度系数的电阻结合产生一个与绝对温度互补的电流，该与绝对温度互补的电流与所述与绝对温度成正比的电流结合产生一个与温度无关的基准电流；

所述启动模块包括：第一NMOS管M3、第二NMOS管M5、第三PMOS管M4和第二电阻R2；

第三PMOS管的源极连接电源电压VCC，栅极连接第六节点，漏极连接第五节点；

第一NMOS管的源极接地，栅极连接第五节点，漏极连接第四节点；

第二NMOS管的源极接地，栅极连接第七节点，漏极连接所述第五节点；

第二电阻的一端接地，另一端连接所述第六节点。

2.根据权利要求1所述的CMOS集成电路中基准电流源产生电路，其特征在于，所述电流产生模块包括：第一PMOS管M1、第二PMOS管M2、第一晶体管Q1、第二晶体管Q2、第一运算放大器A1和第一电阻R1；

第一PMOS管M1和第二PMOS管M2的源极均连接电源电压VCC，第一PMOS管和第二PMOS管的栅极相连并与所述第四节点相连；

第一电阻的一端连接第二节点，第一电阻的另一端连接第三节点；

第一晶体管Q1的基极和集电极均连接地，第一晶体管的发射极连接第一节点；

第二晶体管Q2的基极和集电极均连接地，第二晶体管的发射极连接第三节点；

第一运算放大器的同相输入端连接第二节点，第一运算放大器的反相输入端连接第一节点，第一运算放大器的输出端连接第四节点。

3.根据权利要求2所述的CMOS集成电路中基准电流源产生电路，其特征在于，所述基准电压产生模块包括：第四PMOS管M6、第三晶体管Q3和第三电阻R3；

第四PMOS管的源极连接所述VCC，栅极连接所述第四节点，漏极连接所述第七节点；

第三电阻的一端连接所述第七节点，另一端连接第八节点；

第三晶体管的基极和集电极均接地，发射极连接所述第八节点。

4.根据权利要求3所述的CMOS集成电路中基准电流源产生电路，其特征在于，所述基准电流产生模块包括：第五PMOS管M7、第六PMOS管M10、第七PMOS管M11、第三NMOS管M8、第四NMOS管M9、第二运算放大器A2和第四电阻R4；

第五PMOS管的源极连接所述VCC，栅极连接所述第四节点，漏极连接第九节点；

第六PMOS管的源极连接所述VCC，栅极连接第十一节点，漏极连接第十节点；

第七PMOS管的源极连接所述VCC，栅极连接所述第十一节点，漏极连接第十二节点；

第三NMOS管的源极接地，栅极和漏极相连并连接所述第九节点；

第四NMOS管的源极接地，栅极连接所述第九节点，漏极连接所述第十节点；

第二运算放大器的同相输入端连接所述第十节点，反相输入端连接所述第七节点，输出端连接所述第十一节点；

第四电阻的一端连接所述第十节点，另一端接地。

5.根据权利要求4所述的CMOS集成电路中基准电流源产生电路，其特征在于，所述第四电阻为具有正温度系数的片上电阻。

6.根据权利要求2所述的CMOS集成电路中基准电流源产生电路，其特征在于，第二晶体管的发射极的面积是第一晶体管的发射极面积的N倍；第一PMOS管的宽长比和第二PMOS管的宽长比相等。