CN103163785B - 一种声纳半实物仿真系统 - Google Patents

Abstract

本发明公开了一种声纳半实物仿真系统，其中该系统包括仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机，其中DSP信号处理板和信号处理上位机构成信号处理的运算部分。本发明提出的树形拓扑结构半实物仿真系统，可以验证树形结构下算法的正确性、实时性、有效性，并且系统的通用性好。

Description

一种声纳半实物仿真系统

技术领域

本发明涉及数学仿真技术，尤其涉及声纳信号处理中的仿真技术。

背景技术

大型数字信号处理系统设计一般经过纯软件仿真、半实物仿真、设备样机等设计阶段，其中半实物仿真是算法由软件仿真向硬件移植的关键步骤。半实物仿真系统软件设计均以相应系统的硬件结构为基础，同时仅能验证相应硬件体系结构下算法的有效性、实时性等性质。

典型的声纳系统的处理机硬件使用一种级联式拓扑结构，如图1所示，这种结构由多片处理器协同完成运算，各片处理器之间通过共享内存实现通信。这种级联设计基于以下原因：典型的水声信号处理算法包含降频、FFT、宽带波束形成、匹配滤波、背景归一化等步骤为线性结构，适宜进行分段处理；声纳信号处理对实时性要求严格。

相应的，声纳系统的半实物仿真平台软件设计也以此级联式的硬件体系结构为基础，声纳信号处理算法表现为单一、连续的一条算法链，这些算法通过适应于硬件的驱动程序和硬件紧密联系起来构成完整的仿真系统。换言之，典型的声纳半实物仿真系统的软件只能将各个声纳信号处理算法模块拼接为一条流水线，如图2所示。并只能验证级联系统结构下声纳系统的准确性、实时性、有效性等性质。

针对树形结构，以往仿真系统表现出如下缺点：

1)典型的声纳半实物仿真系统软件设计与实现方法仅适用于级联式系统结构，无法满足本实验室研制的树型拓扑结构信号处理系统的使用要求。

2)依据级联结构的半实物仿真平台软件，无法验证树形结构下算法的正确性、实时性、有效性。

3)依据级联结构的半实物平台软件实时性差，仿真效率低下。级联系统需要在各级间传递中间结果，尤其在声纳信号处理中，这些通信数据量极大。使用共享存储器的方法进行传递时，明显受到存储器的读写速度限制。

4)由于通信时两级处理单元共享外部存储器的同一数据区域，需要同步两级处理器防止同时进行读写操作中出现错误，依据级联结构的半实物平台软件控制复杂，设计困难。

发明内容

本发明基于声纳系统树型体系结构，结合数学计算软件Matlab，依据实际应用环境和声纳算法流程特点，提出了半实物仿真系统设计与实现方法。

具体而言，本发明提出了一种声纳半实物仿真系统，其中该系统包括仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机，其中DSP信号处理板和信号处理上位机构成信号处理的运算部分，其中仿真上位机，为通用计算机，用于模拟回波信号产生、录制数据存储、仿真数据播放；D/A转换箱，为D/A板卡。将所述仿真上位机发送来的数字信号实时转换为多路模拟信号；

信号采集模块，为A/D板卡，由带通滤波器对模拟信号进行放大和子带划分；由FPGA同步控制A/D进行实时采样，将采样数据存储在FIFO芯片中；由FPGA使用板间通信协议经由总线背板完成信号采集模块和DSP信号处理板之间的通信；

总线背板，用于连通所述信号采集模块和所述DSP信号处理板以及所述信号处理上位机，为各板卡之间的通信提供硬件通路；

仿真上位机，使用PC板卡，用于初始化数据表，针对各工作模式的FFT、IFFT点数，产生计算FFT、IFFT蝶形运算所需旋转因子，并设置阵元位置、有效谱线范围、扫描波束方向、子带中心频率，得到宽带波束形成权矢量，以及设置匹配滤波容限、有效谱线范围、发射信号模式和参数，通过FFT计算得到匹配滤波器的频谱；

DSP信号处理板，包含交换机、主DSP、从DSP、FPGA模块，其中各DSP之间的通信由交换机通过SRIO协议完成，DSP通过两步完成和其他模块之间的通信，DSP通过板内通信协议与FPGA模块进行通信，FPGA模块完成板内通信协议向板间通信协议的转换，经由总线背板与其他模块进行通信。

根据本发明一个方面，其中所述仿真上位机进一步包括模拟回波信号产生模块、录制数据存储模块、数据播放模块。

模拟回波信号产生模块，基于Matlab平台，用于产生阵元路数的模拟回波，信号回波时间起点、脉冲长度可调，波形包括水声信号处理常用的CW波、LFM波，含有噪声、混响、干扰信号。

录制数据存储模块，用于按照数据播放模块要求的格式存储实际水声试验中录制的数据。

数据播放模块，包括D/A转换箱的底层驱动，可按采样率设置将存储的数据发送给D/A转换箱。

根据本发明一个方面，其中所述信号采集模块进一步包括：

带通滤波器，用于对模拟信号进行放大和子带划分；

FPGA模块，用于同步控制A/D进行实时采样，将采样数据存储在FIFO芯片中，FPGA模块还负责使用板间通信协议和其他板卡进行通信。

根据本发明一个方面，其中所述主DSP用于：

控制所述从DSP完成内存准备、结果存储、参数初始化；

通知信号处理上位机准备完成等待信号处理上位机命令码；

接收上位机命令码，提取工作模式，提取水声信号处理使用的FFT点数，时间窗长度，时间窗重叠率信息，提取从处理器所需的宽带波束形成、匹配滤波、子带频率等参数；

将以上信息分发给各从处理器。

根据本发明一个方面，其中所述主DSP进一步用于：

等待主机工作开始信号，接到信号后通过DMA方式由A/D板FIFO芯片中读取时间窗数据，依选定的FFT点数，进行输入数据的FFT运算，结果移位定标后保存；

查询空闲的从DSP，根据RapidIO协议将时间窗数据FFT结果发放给空闲的从DSP，控制从DSP进行后续信号处理流程；

接收从DSP信号处理结果，并反馈信号处理上位机。

根据本发明一个方面，其中所述从DSP用于：

根据主DSP提供的时间窗FFT数据和信号处理参数进行混响抑制、宽带波束形成、匹配滤波、背景归一化、检测、互谱测向和参数估计，并将目标信息反馈主DSP，各从DSP间无信息交互。

本发明提出的适用于树形拓扑结构的半实物仿真系统，可以验证树形结构下算法的正确性、实时性、有效性，并且通用性好。在只使用某一路从DSP的情况下，系统可适用于级联拓扑结构半实物仿真平台硬件，可以验证级联结构下算法的正确性、实时性、有效性。

附图说明

下面结合附图及具体实施例对本发明再作进一步详细的说明：

附图1所示为现有技术的声纳系统的处理机硬件级联式拓扑结构示意图；

附图2所示为现有技术中级联系统结构下仿真系统软件流程示意图；

附图3所示为本发明提出的声纳半实物仿真系统的处理机树形拓扑结构图；

附图4所示为本发明提出的声纳半实物仿真系统结构示意图；

附图5所示为本发明提出的信号处理板系统结构示意图；

附图6所示为本发明提出的DSP信号处理板模块各子模块功能示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图1-6，对本发明作详细的阐述。

树形数据处理模块拓扑结构

本发明基于的硬件系统在信号处理机结构上存在不同，由以往系统的级联式拓扑结构(如图1)转变为树形拓扑结构(如图3)。此种结构实时性、稳定性、处理效率、系统灵活性等方面较级联结构突出。

半实物仿真系统结构及功能

如图4本发明基于的硬件系统构架包含数字回放系统和信号处理机2部分，可分为仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机等模块。

DSP信号处理板和信号处理上位机构成了信号处理机的运算部分，为使半实物仿真系统适应树形拓扑结构而进行的革新主要体现在此部分的硬件和软件设计及算法上，所以将对此部分进行详细说明。

仿真上位机模块：

仿真上位机模块使用一台通用PC，包括模拟回波信号产生、录制数据存储、仿真数据播放等软件模块。

模拟回波信号产生模块，基于Matlab平台，产生阵元路数的模拟回波。信号回波时间起点、脉冲长度可调，波形包括水声信号处理常用的CW波、LFM波等波形，含有噪声、混响等水声信号处理常见干扰。此模块将仿真产生的模拟信号按照数据播放软件要求格式存储。

录制数据存储模块按数据播放软件要求的格式存储实际水声试验中录制的数据。

数据播放软件含有D/A转换箱的底层驱动，可按采样率设置将存储的数据发送给D/A转换箱。

D/A转换箱模块

D/A转换箱为一块D/A板卡，使用一块FPGA驱动多路D/A，将仿真上位机发送来的数字信号实时转换为多路模拟信号。

信号采集模块

信号采集系统模块使用一块A/D板卡，使用带通滤波器对模拟信号进行放大和子带划分，使用一块FPGA控制A/D完成对模拟信号的实时同步采样得到数字信号，并将数据存储在FIFO芯片中。同时FPGA使用板间协议，通过总线背板完成信号采集系统模块和信号处理模块之间的通信。

信号处理上位机模块

上位机使用一块PC板卡，如图6，上位机模块的功能包括：

1)开机初始化数据表，针对各工作模式的FFT、IFFT点数，产生计算FFT、IFFT蝶形运算所需旋转因子。

2)使用软件设置的阵元位置、有效谱线范围、扫描波束方向、子带中心频率，求得宽带波束形成权矢量。

3)使用软件设置的匹配滤波容限、有效谱线范围、发射信号模式和参数，通过FFT计算得到匹配滤波器的频谱。

DSP信号处理板模块

如图5，DSP信号处理板包含：交换机、DSP、FPGA等模块。各DSP之间的通信由交换机模块通过SRIO完成。DSP通过两步完成和其他模块之间的通信：DSP通过板内通信协议与FPGA模块进行通信，FPGA模块完成板内通信协议向板间通信协议的转换，经由总线背板与其他模块进行通信。图5中实线部分表示通过软件实际使用的数据通路，虚线表示硬件连接存在但软件未使用的数据通路，DSP5为备用处理器。

DSP0(对应图3中主处理器)功能包括：

1)控制从处理器(DSP1-4)完成内存准备、结果存储、参数初始化等准备工作，通知信号处理上位机准备情况并等待信号处理上位机命令码。

2)接收上位机命令码，提取工作模式；提取水声信号处理使用的FFT点数，时间窗长度，时间窗重叠率等信息；提取从处理器所需的宽带波束形成、匹配滤波、子带频率等参数；将以上参数分发给各从处理器。

3)等待主机工作开始信号，接到信号后通过DMA方式由A/D板FIFO芯片中读取时间窗数据，依选定的FFT点数，进行输入数据的FFT运算，结果移位定标后保存。

4)查询空闲的从处理器(DSP1-4)，通过RapidIO总线将时间窗数据FFT结果发放给空闲的从处理器，控制从处理器进行后续信号处理流程。

5)接收从处理器信号处理结果，并反馈信号处理上位机。

DSP1-4(对应图3中从处理器)：

依主处理器提供的时间窗FFT数据和信号处理参数进行混响抑制、宽带波束形成、匹配滤波、背景归一化、检测、互谱测向和参数估计等水声信号处理算法，并将将目标信息(结果)反馈主处理器。各数据处理器间无交互。

本发明提出的树形拓扑结构半实物仿真系统，可以验证树形结构下算法的正确性、实时性、有效性，并且通用性好。在只使用某一路从DSP的情况下，系统可适用于级联拓扑结构半实物仿真平台硬件，可以验证级联结构下算法的正确性、实时性、有效性。多级从DSP并行计算，提高了仿真实时性和效率。同时，较级联系统减少了各级间传递的中间结果。使用共享存储器的方法进行传递时，受到存储器的读写速度的限制减小。由于减少了通信使用的共享外部存储器，同步各处理器读写共享存储器的难度减小，设计复杂度降低困难。按照模块化设计原则，将整个系统所需的各个部分按照功能划分，然后进行设计。通过增加新的模块可以增加系统的功能，不必更改系统的其余部分。为每个模块设计了大量接口，在应用背景发生改变时，可以通过参数配置的方式实现信号处理模块的通用化。在算法实现上，主DSP芯片仅进行数据的准备工作，最大限度的保证了算法流程的完整性，利于算法的整体优化。

综上所述，虽然本发明已以优选实施例披露如上，然而其并非用以限定本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，可作各种变动与修饰。因此，本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (5)

1.一种声纳半实物仿真系统，该系统包括仿真上位机、D/A转换箱、信号采集模块、总线背板、DSP信号处理板、信号处理上位机，其中DSP信号处理板和信号处理上位机构成信号处理的运算部分,

仿真上位机，为通用计算机，用于模拟回波信号产生、录制数据存储、仿真数据播放；

D/A转换箱，为D/A板卡，用于将所述仿真上位机发送来的数字信号实时转换为多路模拟信号；

信号采集模块，为A/D板卡，由带通滤波器对D/A转换箱提供的模拟信号进行放大和子带划分；由FPGA控制多路A/D进行同步实时采样，并将采样数据存储在FIFO芯片中；由FPGA使用板间通信协议经由总线背板完成信号采集模块和DSP信号处理板之间的通信；

DSP信号处理板，包含交换机、主DSP、从DSP、FPGA，主DSP和从DSP之间的通信由交换机通过SRIO协议完成，主DSP和从DSP通过两步完成和其他模块之间的通信：主DSP和从DSP通过板内通信协议与FPGA进行通信；FPGA完成板内通信协议向板间通信协议的转换，经由总线背板与所述信号采集模块进行通信；

总线背板，用于连通所述信号采集模块和所述DSP信号处理板以及所述信号处理上位机，为各板卡之间的通信提供硬件通路；

信号处理上位机，使用PC板卡，用于初始化数据表，针对各工作模式的FFT、IFFT点数，产生计算FFT、IFFT蝶形运算所需旋转因子，并设置阵元位置、有效谱线范围、扫描波束方向、子带中心频率，得到宽带波束形成权矢量，以及设置匹配滤波容限、有效谱线范围、发射信号模式和参数，通过FFT计算得到匹配滤波器的频谱；

其中所述仿真上位机进一步包括模拟回波信号产生模块、录制数据存储模块、数据播放模块：

模拟回波信号产生模块，基于Matlab平台，用于产生阵元路数的模拟回波，信号回波时间起点、脉冲长度可调，波形包括水声信号处理常用的CW波、LFM波，含有噪声、混响、干扰信号；

录制数据存储模块，用于按照数据播放模块要求的格式存储实际水声试验中录制的数据；

数据播放模块，包括D/A转换箱的底层驱动，按采样率设置将存储的数据发送给D/A转换箱。

2.如权利要求1所述的系统，其中所述信号采集模块进一步包括：

带通滤波器，用于对模拟信号进行放大和子带划分；

FPGA，用于同步控制A/D进行实时采样，并将采样数据存储在FIFO芯片中。

3.如权利要求1所述的系统，其中所述主DSP用于：

控制所述从DSP完成内存准备、结果存储、参数初始化；并通知信号处理上位机准备完成，等待信号处理上位机命令码；接收上位机命令码，提取工作模式，提取水声信号处理使用的FFT点数，时间窗长度，时间窗重叠率信息，提取从DSP所需的宽带波束形成、匹配滤波、子带频率参数；将以上信息分发给各从DSP。

4.如权利要求1或2所述的系统，其中所述主DSP进一步用于：

等待主机工作开始信号，接到信号后通过DMA方式由A/D板FIFO芯片中读取时间窗数据，依选定的FFT点数，进行输入数据的FFT运算，结果移位定标后保存；

查询空闲的从DSP，根据RapidIO协议将时间窗数据FFT结果发放给空闲的从DSP，控制从DSP进行后续信号处理流程；

接收从DSP信号处理结果，并反馈信号处理上位机。

5.如权利要求1或3所述的系统，其中所述从DSP用于：

根据主DSP提供的时间窗FFT数据和信号处理参数进行混响抑制、宽带波束形成、匹配滤波、背景归一化、检测、互谱测向和参数估计，并将目标信息反馈主DSP，各从DSP间无信息交互。