CN204946009U

CN204946009U - 电力电子仿真系统

Info

Publication number: CN204946009U
Application number: CN201520556353.XU
Authority: CN
Inventors: 陆臻业; 王志鹏; 王佳
Original assignee: SHANGHAI KELIANG INFORMATION ENGINEERING Co Ltd
Current assignee: Shanghai Keliang Information Technology Co.,Ltd.
Priority date: 2015-07-28
Filing date: 2015-07-28
Publication date: 2016-01-06
Anticipated expiration: 2025-07-28

Abstract

本实用新型涉及电力电子仿真技术领域，公开了一种电力电子仿真系统。本实用新型中，电力电子仿真系统包含：CPU、FPGA板与控制器；控制器与FPGA板通信连接；FPGA板与CPU连接；控制器通过FPGA板与CPU通信连接；其中，FPGA板上包含第一解算器与通信接口，CPU上包含第二解算器；控制器通过通信接口与第一解算器通信连接；第一解算器与第二解算器通信连接；控制器通过通信接口与CPU通信连接。本实用新型实施方式利用CPU+FPGA的复合结构进行混合仿真，可以对高速电力电子器件进行仿真，满足了高速电力电子实时仿真的需求。

Description

电力电子仿真系统

技术领域

本实用新型涉及电力电子仿真技术领域，特别涉及一种电力电子仿真系统。

背景技术

目前在实时仿真领域，基于CPU(中央处理器)的低频电力电子仿真技术已经趋于成熟，在20us(微秒)的步长下可以精确地仿真频率10kHz(千赫兹)以下的电力电子系统。然而随着现代电力电子技术的高速发展以，尤其是大量可控器件(如换流阀、有源滤波器等)的运用，实际工程中电力系统频率往往会远大于10kHz，导致一般的CPU仿真手段已经难以满足相应实时仿真的需求。

实用新型内容

本实用新型的目的在于提供一种电力电子仿真系统，可以提高仿真系统的仿真频率。

为解决上述技术问题，本实用新型的实施方式提供了一种电力电子仿真系统，包含：中央处理器CPU、现场可编程逻辑门阵列FPGA板与控制器；

所述控制器与所述FPGA板通信连接；所述FPGA板与所述CPU连接；所述控制器通过所述FPGA板与所述CPU通信连接；

其中，所述FPGA板上包含第一解算器与通信接口，所述CPU上包含第二解算器；所述控制器通过所述通信接口与第一解算器通信连接；所述第一解算器与所述第二解算器通信连接；所述控制器通过所述通信接口与所述CPU通信连接。

本实用新型实施方式相对于现有技术而言，是利用中央处理器(CPU)与现场可编程逻辑门阵列(FPGA)板构建电力电子器件的仿真平台，其中，CPU上的第二解算器用于对低速电力电子器件进行仿真；由于FPGA板可以进行并行计算，提高数据处理速度，所以利用FPGA板上的第一解算器可以对高速电力电子器件进行仿真，提高仿真系统的仿真频率。所以，本实用新型实施方式利用CPU+FPGA的复合结构进行混合仿真，可以对高速电力电子器件进行仿真，满足了高速电力电子实时仿真的需求。

进一步地，所述FPGA板上可以包含至少两个所述第一解算器。FPGA板上第一解算器的数目可以根据待仿真的高速电力电子器件的数目确定，增加了系统的灵活性，适用性强。

进一步地，所述FPGA板上还包含至少一个设置模块；一个所述设置模块与两个所述第一解算器连接；所述设置模块还通过所述通信接口与所述控制器连接。利用设置模块可以对第一解算器的数目、控制器与第一解算器之间的数据交互模式、第一解算器的仿真步长等参数进行设置，使用便捷，提高了系统的实用性。

另外，所述第一解算器中包含第一电力电子系统的仿真模块；所述第二解算器中包含第二电力电子系统的仿真模块；其中，所述第一电力电子系统的仿真模块的仿真频率高于所述第二电力电子系统的仿真模块的仿真频率。

另外，所述通信接口为并行通信接口。

另外，所述通信接口为37针并行通信接口。

另外，所述通信接口包含数字量输入板卡与模拟量输出板卡。

附图说明

图1是根据本实用新型一较佳实施方式的电力电子仿真系统的结构示意图；

图2是本实用新型一较佳实施方式中的第一解算器与设置模块的连接关系示意图；

图3是本实用新型一较佳实施方式中的以FPGA为节点的硬件在环仿真结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本实用新型的一较佳实施方式涉及一种电力电子仿真系统，具体结构如图1所示，包含：CPU(中央处理器)、FPGA(现场可编程逻辑门阵列)板与控制器；控制器与FPGA板通信连接；FPGA板与CPU连接；控制器通过FPGA板与所述CPU通信连接。

具体地说，FPGA板上包含通信接口至少两个第一解算器，控制器通过通信接口与各个第一解算器通信连接。在本实施方式中，FPGA板上包含8个第一解算器(第一解算器1、第一解算器2、……、第一解算器8)。其中，第一解算器中包含第一电力电子系统的仿真模块(未示出)，第一电力电子系统的仿真模块的仿真频率高于10千赫兹(kHz)，仿真步长可以到达500ns以下，可以用于对高频的第一电力电子系统高速仿真。每一个第一解算器都可以对一个第一电力电子系统进行高速仿真，功能可以完全一样；或者，当一个第一电力电子系统中包含的电力电子器件较多时，可以将系统中不同的电力电子器件分配在不同的第一解算器中运行，进行仿真。

FPGA板上还包含至少一个设置模块，一个设置模块可以与两个第一解算器连接，即每个设置模块可以对两个第一解算器进行设置(比如第一解算器1、第一解算器2)，具体如图2所示，其中，第一解算器包括对应的电压电流输入端口、控制信号输入端口、软件复位端口及测量输出端口，同时通过设置模块可以对每个第一解算器需要仿真的电力电子拓扑模型进行选择(电力电子仿真系统中预存有各种电力电子拓扑模型，每一个模型都有唯一的名称，只要在设置模块的设置模块中输入相应的需要仿真的电力电子拓扑模型的名称，便可调用对应的电力电子拓扑模型)。设置模块通过通信接口与控制器连接。利用设置模块可以对第一解算器的数目、控制器与第一解算器之间的数据交互模式、第一解算器的仿真步长等参数进行设置，还可以进行FPGA板与CPU之间的通信配置，使用便捷，提高了系统的实用性。

为了使用FPGA板进行实时仿真，需要针对FPGA板开发相应的功能代码，包括I/O(输入输出)管理功能、脉冲发生功能、解算器功能、外部信号直接控制FPGA板进行仿真功能等。而相应的FPGA板功能开发是基于SIMULINK的功能建模，整个开发过程并不需要开发者懂得应用FPGA硬件语言或相应的编程能力，完全是基于SIMULINK的图形化建模过程，通过选择所需模块进行逻辑连接即可完成功能建模。一旦完成针对FPGA功能性建模，计算机将自动把FPGA模型翻译成相应的机器语言并烧录到FPGA板中。比如，在FPGA板上建立第一解算器时，基于SIMULINK的图形化建模，只要选择第一解算器包含的功能模块，并将这些选择的功能模块进行逻辑连接即可。这样，整个开发过程完全基于SIMULINK，可以避免相应的FPGA编程，对于大多数工程师来说大大减少了工作难度和工作量。

通信接口为并行通信接口。这样，可以提高控制器与FGPA板之间的数据交互的速度。在本实施方式中，采用37针并行通信接口。在实际应用中，也可以选择其他型号的通信接口。

CPU上包含第二解算器。具体地说，第二解算器中包含第二电力电子系统的仿真模块，第二电力电子系统的仿真模块的仿真频率低于10千赫兹，仿真步长可以达到20us，可以用于对低频的第二电力电子系统仿真。CPU上的电力系统仿真部分是整个系统的基础，可以用于建立基础电力系统环境，完成电力系统解耦等功能。

第二解算器与第一解算器通信连接。具体地说，CPU通过PCIe通讯协议与第一解算器进行电压电流等信息的交互，实现第一电力电子系统的仿真模块与第二电力电子系统的仿真模块的互联。

控制器通过通信接口发送控制指令给FPGA板上的第一解算器、CPU上的第二解算器。具体地说，控制器通过通信接口直接与FPGA板通讯，采样频率可以达到100kHz。控制器通过通信接口将控制指令发送至第一解算器，从而实现对FPGA上的可控的电力电子系统的仿真模块的直接控制。其中，FPGA板不仅负责高速电力电子解算仿真，同时还可以控制通信。而且，控制器通过通信接口以及FPGA板与CPU之间的通信通道发送控制指令给CPU上的第二解算器，控制第二解算器的对第二电力电子系统的仿真。

在仿真时，FPGA板上的第一电力电子系统的仿真模块会从CPU的第二电力电子系统的仿真模块中收集所需电压电流信号，从外部的控制器输入获取高频控制器控制信号等信息，控制信号频率可以达到100kHz，经由FPGA板计算处理后反馈给CPU，参加CPU中的仿真计算实现互联。这样，可以实现高速低速并存的实时仿真，同时可以通过上位机记录观测高频控制信号以及高速电力电子仿真结果。

其中，外部待测的控制器的控制信号通过37针输入输出数字量输入板卡(通信接口包含37针的数字量输入板卡与模拟量输出板卡)与FPGA板连接，直接控制基于FPGA的解算器中的第一电力电子系统的仿真模块中运行的电力电子仿真模型。同时，外部被测控制器通过模拟量输出板卡从FPGA板读取所需要的模拟量信号，计算出相应的控制脉冲，再传输给FPGA板，构成一个标准的硬件在环(HIL)测试结构。

在本实施方式中，以FPGA板为仿真节点，不仅减少了FPGA板与CPU之间通信的延迟，同时FPGA板具有更高的计算速度，因此可以将FPGA板的输入信号与输出信号的时间延迟降低至1us左右，满足较高频率下的仿真要求。

具体如图3所示，在FPGA板中包含电力电子拓扑仿真子模块。具体地说，是第一电力电子系统的仿真模块中包含电力电子拓扑仿真子模块。基于FPGA板的第一解算器的第一电力电子系统的仿真模块是整个系统的核心，利用电力电子拓扑仿真子模块按照相应的规则根据所需的电力电子拓扑结构建立第一电力电子系统的网表模型，并通过CPU中的第二解算器对其进行调用即可完成一个完整的CPU+FPGA结构实时仿真模型。以FPGA板为仿真节点，不仅减少了FPGA板与CPU之间通信的延迟，同时FPGA板具有更高的计算速度，因此可以将FPGA板的输入信号与输出信号的时间延迟降低至1us左右。

本实施方式使用基于FPGA板的高速仿真器对被控电路(电力电子拓扑)进行仿真。在进行硬件在环仿真时，控制信号由控制器发出，通过数字量输入板卡直接输入FPGA板中(本实施方式中，FPGA板进行I/O管理和高速仿真功能)的高速仿真器进行计算，一个步长计算完成之后电压电流信号通过模拟量输出板卡直接反馈给控制器。

在本实施方式中，仿真过程的延迟时间计算如下：

1.I/O>FPGA：250ns。即数字量输入板卡与FPGA板之间的延迟时间为250纳秒。

2.FPGA板计算延迟时间：500ns。

3.FPGA>I/O：250ns。即模拟量输出板卡与FPGA板之间的延迟时间为250纳秒。

理论上，仿真过程的延迟时间总和为1us左右。

可见，使用本新型的结构可以比基于CPU的仿真省去FPGA和CPU通信的过程避免了大量通信延迟，也可以利用FPGA高速仿真功能省去大量计算时间，将仿真延迟由100微秒级降低至1微秒级。

另外，由于FPGA板具有可重构性的特点，故而可以根据需要来修改FPGA板所实现的功能，因此可以实现任意结构的电力电子拓扑结构，并且改变拓扑结构之后无需重新编译，适用性强。

本实施方式相对于现有技术而言，是利用中央处理器(CPU)与现场可编程逻辑门阵列(FPGA)板构建电力电子器件的仿真平台，其中，CPU上的第二解算器用于对低速电力电子器件进行仿真；由于FPGA板可以进行并行计算，提高数据处理速度，所以利用FPGA板上的第一解算器可以对高速电力电子器件进行仿真，提高仿真系统的仿真频率。所以，本实施方式利用CPU+FPGA的复合结构进行混合仿真，可以对高速电力电子器件进行仿真，满足了高速电力电子实时仿真的需求。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims

1.一种电力电子仿真系统，其特征在于，包含：中央处理器CPU、现场可编程逻辑门阵列FPGA板与控制器；

2.根据权利要求1所述的电力电子仿真系统，其特征在于，所述FPGA板上包含至少两个所述第一解算器。

3.根据权利要求2所述的电力电子仿真系统，其特征在于，所述FPGA板上还包含至少一个设置模块；

一个所述设置模块与两个所述第一解算器连接；

所述设置模块还通过所述通信接口与所述控制器连接。

4.根据权利要求1所述的电力电子仿真系统，其特征在于，所述第一解算器中包含第一电力电子系统的仿真模块；所述第二解算器中包含第二电力电子系统的仿真模块；

其中，所述第一电力电子系统的仿真模块的仿真频率高于所述第二电力电子系统的仿真模块的仿真频率。

5.根据权利要求1所述的电力电子仿真系统，其特征在于，所述通信接口为并行通信接口。

6.根据权利要求5所述的电力电子仿真系统，其特征在于，所述通信接口为37针并行通信接口。

7.根据权利要求5所述的电力电子仿真系统，其特征在于，所述通信接口包含数字量输入板卡与模拟量输出板卡。